半导体装置和其形成方法与流程

1.本公开是关于半导体装置和其形成方法。


背景技术：

2.半导体装置使用在多种电子产品中，例如个人计算机、手机、数字相机和其他电子设备。半导体装置的制造通常通过依序在半导体基板上方沉积绝缘层或介电层、导电层和半导体层的材料，并使用微影技术图案化多种材料层以在半导体基板上形成电路组件和元件。
3.半导体工业通过持续缩减最小特征尺寸以持续改善多种电子组件(例如晶体管、二极管、电阻器、电容器等)的集成密度，从而允许更多组件集成在给定区域中。


技术实现要素：

4.根据本公开的实施例，提供一种半导体装置，包括从基板延伸的第一鳍片、在第一鳍片上且沿着第一鳍片的侧壁的第一栅极堆叠、沿着第一栅极堆叠的侧壁配置的第一栅极间隔物、在第一鳍片中且邻近第一栅极间隔物的第一磊晶源极/漏极区域，其中第一磊晶源极/漏极区域的外表面在第一平面具有多于八个晶面，第一平面正交于基板的顶表面。
5.根据本公开的实施例，提供一种形成半导体装置的方法，包括在从基板延伸的第一鳍片上和沿着第一鳍片的侧壁沉积第一虚拟栅极、沿着第一虚拟栅极的侧壁形成第一栅极间隔物、在邻近第一栅极间隔物的第一鳍片中形成第一凹槽，以及在第一凹槽中磊晶生长第一源极/漏极区域，第一源极/漏极区域的外表面在第一平面具有多于八个晶面，第一平面正交于基板的顶表面。
6.根据本公开的实施例，提供一种形成半导体装置的方法，包括在从基板向上延伸的第一鳍片上和沿着第一鳍片的侧壁形成第一虚拟栅极、沿着第一虚拟栅极的侧壁形成第一栅极间隔物、在邻近第一栅极间隔物的第一鳍片中蚀刻第一凹槽、以蚀刻剂前驱物对沉积前驱物的第一比例在第一凹槽中磊晶生长第一源极/漏极区域，以及以配置在第一鳍片上和沿着第一鳍片的侧壁的第一功能栅极堆叠替代第一虚拟栅极，其中第一比例在0.05/1至0.25/1的范围内。
附图说明
7.当结合附图阅读时，从以下详细描述中可以最好地理解本公开的各方面。应注意，根据工业中的标准方法，各种特征未按比例绘制。实际上，为了清楚地讨论，可任意增加或减少各种特征的尺寸。
8.图1根据一些实施例绘示鳍式场效应晶体管的示例的三维视图；
9.图2、图3、图4、图5、图6、图7、图8a、图8b、图9a、图9b、图10a、图10b、图10c、图10d、图11a、图11b、图11c、图12a、图12b、图13a、图13b、图14a、图14b、图15a、图15b、图15c、图16a、图16b、图17a、图17b和图17c是根据一些实施例的鳍式场效应晶体管制造中间阶段的
截面图。
10.【符号说明】
11.50:基板
12.50n:n型区域
13.50p:p型区域
14.51:分隔物
15.52:鳍片
16.54:绝缘材料
17.56:隔离区域
18.58:通道区域
19.60:虚拟介电层
20.62:虚拟栅极层
21.64:遮罩层
22.72:虚拟栅极
23.74:遮罩
24.80:栅极封装间隔物
25.82:源极/漏极区域
26.82a:内层
27.82b:外层
28.84,84a,84b:晶面平面
29.85:凹槽
30.86:栅极间隔物
31.87:接触蚀刻停止层
32.88:第一层间介电质
33.89:区域
34.90:凹槽
35.92:栅极介电层
36.94:栅极电极
37.94a:内衬层
38.94b:功函数调整层
39.94c:填充材料
40.96:栅极遮罩
41.108:第二层间介电质
42.110:栅极接触
43.112:源极/漏极接触
44.a-a,b-b,c-c:截面
45.d1,d2:距离
46.θ:角度
具体实施方式
47.为了实现提及主题的不同特征，以下公开内容提供了许多不同的实施例或示例。以下描述组件、配置等的具体示例以简化本公开。当然，这些仅仅是示例，而不是限制性的。例如，在以下的描述中，在第二特征之上或上方形成第一特征可以包括第一特征和第二特征以直接接触形成的实施例，并且还可以包括在第一特征和第二特征之间形成附加特征，使得第一特征和第二特征可以不直接接触的实施例。另外，本公开可以在各种示例中重复参考数字和/或字母。此重复是为了简单和清楚的目的，并且本身并不表示所讨论的各种实施例和/或配置之间的关系。
48.此外，本文可以使用空间相对术语，诸如“在
…
下面”、“在
…
下方”、“下部”、“在
…
上面”、“上部”等，以便于描述一个元件或特征与如图所示的另一个元件或特征的关系。除了图中所示的取向之外，空间相对术语旨在包括使用或操作中的装置的不同取向。装置可以以其他方式定向(旋转90度或在其他方向上)，并且同样可以相应地解释在此使用的空间相对描述符号。
49.根据多个实施例提供鳍式场效应晶体管(fin field-effect transistor，finfet)和其形成方法。形成finfet的中间阶段绘示如附图。本文讨论的一些实施例是关于使用后栅极(gate-last)(有时称为替代栅极制程)制程形成finfet的内容。在其他实施例中，可使用前栅极(gate-first)制程。一些实施例的变化亦在本文的讨论中。另外，一些实施例实现平面装置的观点，例如平面fet。本领域技术人员应理解其他修改的实现不脱离其他实施例的范畴。尽管本文讨论的方法实施例以特定顺序执行，其他多种方法实施例可以依据任何逻辑顺序执行，且可包括相比本文描述更少或更多的步骤。
50.在具体描述绘示的实施例前，将大致描述本公开实施例的一些优势特征和观点。大体而言，本公开是关于半导体装置和其形成方法，通过减少半导体装置的源极/漏极接触电阻而改善finfet装置的性能。在揭露的实施例中，源极/漏极区域包括具有放大的接触着陆区域(contact landing area)的多晶面磊晶源极/漏极区域，以减少接触和源极/漏极区域之间的电阻。在一些实施例中，单一鳍片的磊晶源极/漏极区域包括八个或更多个晶面平面(facet plane)。通过具有多个晶面平面的磊晶源极/漏极区域，磊晶源极/漏极区域的顶表面(接触着陆区域的所在位置)更平坦且允许更大的接触着陆区域。在源极/漏极区域的磊晶生长制程期间，可通过配置蚀刻剂前驱物对沉积前驱物的流速比例，以形成磊晶源极/漏极区域中的多个晶面平面。例如，通过具有蚀刻剂前驱物对沉积前驱物的极低流速比例，可增加晶面的数量。本公开揭露的制程和结构可改善finfet装置的性能和可靠性。
51.一些实施例在制造制程期间可实施于n型装置(例如n型finfet)和p型装置(例如p型finfet)两者。因此，一些实施例可实现互补装置的形成。下文的附图可能绘示单一装置，但本领域技术人员应理解在制程期间可形成多个装置，其中可包括不同装置类型。下文将讨论形成互补装置的一些观点，然而其观点并不一定需要绘示于附图中。
52.根据一些实施例，图1绘示finfet示例的三维视图。finfet包括在基板50(例如半导体基板)上的鳍片52。隔离区域56配置在基板50中，且鳍片52从相邻的隔离区域56之间凸起并位于其上方。尽管隔离区域56在描述或绘示中与基板50分离，本文使用的术语“基板”可用以代表仅仅是半导体基板或包括隔离区域的半导体基板。另外，尽管鳍片52绘示为和基板50相同单一且连续的材料，鳍片52及/或基板50可包括单一材料或多个材料。在本文
中，鳍片52代表在相邻的隔离区域56之间延伸的部分。
53.栅极介电层92沿着鳍片52的侧壁并位于鳍片52的顶表面之上，且栅极电极94位于栅极介电层92之上。源极/漏极区域82配置在鳍片52相对于栅极介电层92和栅极电极94的两侧。图1进一步绘示后续附图使用的参考截面。截面a-a沿着栅极电极94的纵轴，且例如垂直于finfet的源极/漏极区域82之间的电流方向。截面b-b垂直于截面a-a且沿着鳍片52的纵轴，例如在finfet的源极/漏极区域82之间的电流方向上。截面c-c平行于截面a-a且延伸穿过finfet的源极/漏极区域82。为清楚的目的，后续附图将代表这些参考截面。
54.本文讨论的一些实施例是关于使用后栅极制程形成finfet的内容。在其他实施例中，可使用前栅极制程。另外，一些实施例实现平面装置的观点，例如平面fet、纳米结构(例如纳米片、纳米导线、栅极全环绕或类似者)场效应晶体管(nanostructure fet，nsfet)或类似者。
55.根据一些实施例，图2至图17b是finfet制造中间阶段的截面图。图2至图7沿着图1中的参考截面a-a绘示，但绘示多个鳍片或多个finfet。图8a、图9a、图10a、图12a、图13a、图14a、图15a、图16a和图17a沿着图1中的参考截面a-a绘示，且图8b、图9b、图10b、图12b、图13b、图14b、图15b、图15c、图16b和图17b沿着图1中的相似截面b-b绘示沿着，但绘示多个鳍片或多个finfet。图10c、图10d、图11a、图11b、图11c和图17c沿着图1中的参考截面c-c绘示，但图10c至图10d绘示多个鳍片或多个finfet。
56.在图2中，提供基板50。基板50可以是半导体基板，例如块材半导体、绝缘体上半导体(semiconductor-on-insulator，soi)基板或类似者，其中半导体基板可以是掺杂(例如具有p型或n型掺杂剂)或未掺杂的。基板50可以是晶圆，例如硅晶圆。普遍地，soi基板是形成在绝缘层上的半导体材料层。绝缘层可以例如是埋藏式氧化物(buried oxide，box)层、氧化硅层或类似者。绝缘层在基板上，通常是硅或玻璃基板。亦可使用其他基板，例如多层或渐变基板。在一些实施例中，基板50的半导体材料可包括硅、锗、化合物半导体(包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟或锑化铟)、合金半导体(包括硅锗、砷磷化镓、砷化铝铟、砷化铝镓、砷化镓铟、磷化镓铟及/或砷磷化镓铟)或上述的组合。
57.基板50具有n型区域50n和p型区域50p。n型区域50n可以形成n型装置，例如nmos晶体管(n型finfet)。p型区域50p可以形成p型装置，例如pmos晶体管(p型finfet)。n型区域50n可以从p型区域50p(如所绘示的分隔物51)物理性分离，且任何数量的装置特征(例如其他主动装置、掺杂区域、隔离结构等)可以配置在n型区域50n和p型区域50p之间。
58.在图3中，鳍片52形成在基板50中。鳍片52是条状半导体。在一些实施例中，可以通过在基板50中蚀刻凹槽以形成鳍片52在基板50中。蚀刻可以是任何可接受的蚀刻制程，例如反应离子蚀刻(reactive ion etch，rie)、中性束蚀刻(neutral beam etch，nbe)、类似者或上述的组合。蚀刻可以是各向异性的。
59.鳍片可以通过任何适合的方法图案化。例如，鳍片52可以使用一或多个光刻制程图案化，包括双次图案化或多次图案化制程。普遍地，双次图案化或多次图案化制程结合光刻和自对准制程，允许形成的图案具有例如间距小于使用单一、直接光刻制程获得的间距。例如，在一个实施例中，牺牲层形成在基板上方且使用光刻制程图案化。沿着图案化牺牲层的侧边并使用自对准制程形成间隔物。接着移除牺牲层，且保留的间隔物可接着用以图案化鳍片。在一些实施例中，遮罩(或其他层)可保留在鳍片52上。
60.在图4中，绝缘材料54形成在基板50上方和相邻的鳍片52之间。绝缘材料54可以是氧化物(例如氧化硅)、氮化物、类似者或上述的组合，且可以通过高密度电浆化学气相沉积(high density plasma chemical vapor deposition，hdp-cvd)、可流动cvd(flowable cvd，fcvd)(例如在可控电浆系统中基于cvd的材料沉积和后固化以使其转化成其他材料，例如氧化物)、类似者或上述的组合形成。可使用任何可接受的制程形成其他绝缘材料。在绘示的实施例中，绝缘材料54是通过fcvd制程形成的氧化硅。一旦形成绝缘材料可执行退火制程。在一个实施例中，形成绝缘材料54以使得多余的绝缘材料54覆盖鳍片52。尽管绝缘材料54绘示为单一层，一些实施例可使用多层。例如，在一些实施例中可首先沿着基板50和鳍片52的表面形成内衬(未示出)。接着，可以在内衬上方形成填充材料(例如上方讨论的材料)。
61.在图5中，移除制程施加在绝缘材料54上以移除鳍片52上方多余的绝缘材料54。在一些实施例中，可使用平坦化制程，例如化学机械研磨(chemical mechanical polish，cmp)、回蚀制程、上述的组合或类似者。平坦化制程暴露鳍片52，使得在完成平坦化制程后鳍片52和绝缘材料54的顶表面齐平。在遮罩保留于鳍片52上的实施例中，平坦化制程可暴露遮罩或移除遮罩，使得在完成平坦化制程后遮罩或鳍片52的顶表面分别和绝缘材料54齐平。
62.在图6中，凹陷绝缘材料54以形成浅沟槽隔离(shallow trench isolation，sti)区域56。凹陷绝缘材料54使得在n型区域50n和p型区域50p中的鳍片52的上部从相邻的隔离区域56之间凸起。进一步地，隔离区域56的顶表面可具有平坦表面(如附图所绘示)、凸表面、凹表面(例如凹陷(dishing))或上述的组合。可通过适当的蚀刻形成平坦的、凸起的及/或凹陷的隔离区域56的顶表面。可使用可接受的蚀刻制程凹陷隔离区域56，例如对绝缘材料54的材料具有选择性的蚀刻制程(例如和鳍片52的材料相比，以更快的速率蚀刻绝缘材料54的材料)。例如，可使用稀释的氢氟酸(dilute hydrofluoric，dhf)移除氧化物。
63.和图2至图6相关描述的制程只是一种如何可形成鳍片52的示例。在一些实施例中，可以通过磊晶生长制程形成鳍片52。例如，可在基板50的顶表面上形成介电层，且可穿过介电层蚀刻凹槽以暴露下方的基板50。同质磊晶结构可在凹槽中磊晶生长，且可凹陷介电层使得同质磊晶结构从介电层凸起以形成鳍片52。另外，在一些实施例中，可使用异质磊晶结构的鳍片52。例如，可凹陷在图5中的鳍片52，且可磊晶生长和鳍片52不同的材料在凹陷的鳍片52上。在这样的实施例中，鳍片52包括凹陷的材料和配置在凹陷材料上的磊晶生长材料。在进一步实施例中，介电层可形成在基板50的顶表面上，且可蚀刻凹槽穿过介电层。异质磊晶结构可接着使用不同于基板50的材料磊晶生长在凹槽中，且可凹陷介电层使得异质磊晶结构从介电层凸起以形成鳍片52。在一些磊晶生长同质磊晶或异质磊晶结构的实施例中，尽管可一起使用原位和布植掺杂，磊晶生长材料在生长期间可以原位掺杂，其中可防止先前和后续的布植。
64.更进一步地，在n型区域50n(例如nmos区域)中磊晶生长的材料不同于p型区域50p(例如pmos区域)中的材料可以是优势。在多种实施例中，鳍片52的上部可以由硅锗(si
x
ge
1-x
，其中x可以在0至1的范围中)、碳化硅、纯粹或实质上纯锗、iii-v族化合物半导体、ii-vi族化合物半导体或类似者形成。例如，形成iii-v族化合物半导体的可用材料包括但不限于砷化铟、砷化铝、砷化镓、磷化铟、氮化镓、砷化铟镓、砷化铟铝、锑化镓、锑化铝、磷
化铝、磷化镓和类似者。
65.进一步在图6中，适当的阱(未示出)可以形成在鳍片52及/或基板50中。在一些实施例中，p阱可以形成在n型区域50n中，且n阱可以形成在p型区域50p中。在一些实施例中，p阱或n阱形成在n型区域50n和p型区域50p两者中。
66.在具有不同阱类型的实施例中，n型区域50n和p型区域50p的不同布植步骤的实现可以使用光阻及/或其他遮罩(未示出)。例如，光阻可以形成在n型区域50n中的鳍片52和隔离区域56上。图案化光阻以暴露基板50的p型区域。可使用旋涂技术形成光阻，并可使用可接受的光刻技术图案化。一旦图案化光阻，在p型区域50p中执行n型杂质布植，且光阻可做为遮罩以实质上避免n型杂质布植进n型区域50n。n型杂质可以是磷、砷、锑或类似者布植在区域中至浓度等于或小于10
18
cm-3
，例如介于约10
16
cm-3
和约10
18
cm-3
之间。在布植后，移除光阻，例如通过可接受的灰化制程。
67.接续p型区域50p的布植，光阻形成在p型区域50p中的鳍片52和隔离区域56上。图案化光阻以暴露基板50的n型区域50n。可使用旋涂技术形成光阻，且可使用可接受的光刻技术图案化。一旦图案化光阻，可在n型区域50n中执行p型杂质的布植，且光阻可做为遮罩以实质上避免p型杂质布植进p型区域50p。p型杂质可以是硼、氟化硼、铟或类似者布植在区域中至浓度等于或小于10
18
cm-3
，例如介于约10
16
cm-3
和约10
18
cm-3
之间。在布植后，可移除光阻，例如通过可接受的灰化制程。
68.在n型区域50n和p型区域50p的布植后，可执行退火以修复布植损伤并活化布植的p型及/或n型杂质。在一些实施例中，尽管可一起使用原位和布植掺杂，磊晶鳍片的生长材料在生长期间可以原位掺杂，其中可防止布植。
69.在图7中，虚拟介电层60形成在鳍片52上。虚拟介电层60可例如氧化硅、氮化硅、上述的组合或类似者，且可以根据可接受的技术沉积或热生长虚拟介电层60。虚拟栅极层62形成在虚拟介电层60之上，且遮罩层64形成在虚拟栅极层62之上。虚拟栅极层62可以沉积在虚拟介电层60上并接着平坦化，例如通过cmp。遮罩层64可以沉积在虚拟栅极层62之上。虚拟栅极层62可以是导电或非导电材料，且可以是选自包括非晶硅、多晶硅(polysilicon)、多晶硅锗(poly-sige)、金属氮化物、金属硅化物、金属氧化物和金属的群组。可以通过物理气相沉积(physical vapor deposition，pvd)、cvd、溅镀沉积或其他技术沉积所选择的材料，以沉积虚拟栅极层62。虚拟栅极层62可以由其他材料形成，其材料和隔离区域(例如隔离区域56及/或虚拟介电层60)的蚀刻相比具有高蚀刻选择性。遮罩层64可包括一或多个层，例如氮化硅、氮氧化硅或类似者。在此示例中，横跨n型区域50n和p型区域50p形成单一虚拟栅极层62和单一遮罩层64。应注意，为了绘示的目的，示出的虚拟介电层60仅覆盖鳍片52。在一些实施例中，可以沉积虚拟介电层60，使得虚拟介电层60覆盖隔离区域56、延伸超过隔离区域56以及位于虚拟栅极层62和隔离区域56之间。
70.图8a至图17b绘示制造实施例装置中的多种额外步骤。图8a至图17b绘示n型区域50n或p型区域50p其中之一的特征。例如，图8a至图17b中绘示的结构可以应用至n型区域50n和p型区域50p两者。内文中结合各个附图描述n型区域50n和p型区域50p的结构中的差异(如果存在的话)。
71.在图8a和图8b中，遮罩层64(参考图7)可以使用可接受的光刻和蚀刻技术进行图案化以形成遮罩74。遮罩74的图案接着可转移至虚拟栅极层62。在一些实施例中(未绘示)，
遮罩74的图案亦可通过可接受的蚀刻技术转移至虚拟介电层60以形成虚拟栅极72。虚拟栅极72覆盖鳍片52的个别通道区域58。可使用遮罩74的图案以物理性分隔各个虚拟栅极72和其邻近的虚拟栅极。虚拟栅极72亦可具有纵长(lengthwise)方向实质上垂直于个别磊晶鳍片52的纵长方向。
72.进一步在图8a和图8b中，栅极封装间隔物80可形成在虚拟栅极72、遮罩74及/或鳍片52的暴露表面上。热氧化或沉积和接续的各向异性蚀刻可形成栅极封装间隔物80。栅极封装间隔物80可以由氧化硅、氮化硅、氮氧化硅或类似者形成。
73.在形成栅极封装间隔物80后，可以执行轻度掺杂源极/漏极(lightly doped source/drain，ldd)区域(未明确绘示)的布植。在不同装置类型的实施例中，类似于上方图6中讨论的布植，遮罩(例如光阻)可以形成在n型区域50n之上，同时暴露p型区域50p，并且可以将适当类型(例如p型)杂质布植进p型区域50p中暴露的鳍片52。接着可移除遮罩。接续地，遮罩(例如光阻)可以形成在p型区域50p之上，同时暴露n型区域50n，并且可将适当类型杂质(例如n型)布植进n型区域50n中暴露的鳍片52。接着可移除遮罩。n型杂质可以是任何先前讨论的n型杂质，且p型杂质可以是任何先前讨论的p型杂质。轻度掺杂源极/漏极区域可具有杂质浓度从约10
15
cm-3
至约10
19
cm-3
。可使用退火以修复布植损伤和活化布植的杂质。
74.在图9a和图9b中，栅极间隔物86沿着虚拟栅极72和遮罩74的侧壁形成在栅极封装间隔物80上。可以通过共形沉积绝缘材料和接续地各向异性蚀刻绝缘材料形成栅极间隔物86。栅极间隔物86的绝缘材料可以是氧化硅、氮化硅、氮氧化硅、碳氮化硅、上述的组合或类似者。
75.应注意，上方揭露的内容通常描述形成间隔物和ldd区域的制程。可使用其他制程和顺序。例如，可以使用更少或额外的间隔物，可使用不同步骤顺序(例如形成栅极间隔物86之前可不蚀刻栅极封装间隔物80，生成“l型”栅极封装间隔物)、可以形成和移除间隔物及/或类似者。进一步地，可以使用不同结构和步骤形成n型和p型装置。例如，形成栅极封装间隔物80之前可以形成n型装置的ldd区域，而形成栅极封装间隔物80之后可形成p型装置的ldd区域。
76.在图9a、图9b、图10a、图10b、图10c、图10d、图11a、图11b和图11c中，源极/漏极区域82形成在鳍片52中以在个别的通道区域58中施加应力，从而改善性能。源极/漏极区域82形成在鳍片52中，使得各个虚拟栅极72配置在分别相邻成对的源极/漏极区域82之间。在一些实施例中，源极/漏极区域82可延伸进鳍片52，且亦可穿透鳍片52。在一些实施例中，使用栅极间隔物86以通过适当横向距离分离源极/漏极区域82和虚拟栅极72，使源极/漏极区域82不会造成在所得finfet中后续形成的栅极短路。
77.可以通过独特制程形成源极/漏极区域82，使得源极/漏极区域82可以具有不同于各个区域中的材料且可以由独特制程形成。当使用独特制程时，可使用多种遮蔽步骤以遮蔽和暴露适当区域。
78.首先参考图9a和图9b，在鳍片52上执行图案化制程以在鳍片52的源极/漏极区域中形成凹槽85。可执行图案化制程以使凹槽85形成在相邻的虚拟栅极堆叠(包括虚拟栅极72和遮罩74)之间(在鳍片52的内部区域中)，或是在隔离区域56和邻近的虚拟栅极堆叠之间(在鳍片52的末端区域中)。在一些实施例中，图案化制程可包括适合的各向异性干式蚀刻制程，同时使用虚拟栅极堆叠、栅极间隔物86及/或隔离区域56做为组合遮罩。适合的各
向异性干式蚀刻制程可包括反应离子蚀刻、中性束蚀刻、类似者或上述的组合。在一些在第一图案化制程中使用rie的实施例中，可选择制程变数(例如制程气体混合物、偏压和射频能源)使得蚀刻主要由物理性蚀刻(例如离子撞击)执行而非化学性蚀刻(例如透过化学反应的自由基蚀刻)。在一些实施例中，可增加偏压以增加离子撞击制程中使用的离子能量，并因此增加物理性蚀刻的速率。由于物理性蚀刻本质上是各向异性的且化学性蚀刻本质上是各向同性的，物理性蚀刻制程具有垂直方向上的蚀刻速率大于横向方向上的蚀刻速率。在一些实施例中，可以使用制程气体混合物包括氟甲烷、甲烷、溴化氢、氧、氩、上述的组合或类似者执行各向异性蚀刻制程。在一些实施例中，图案化制程形成的凹槽85具有u型底表面。凹槽85亦可称为u型凹槽85，如图9b中所示的示例凹槽85。在一些实施例中，凹槽85的深度从鳍片52的顶表面开始测量在约35nm至约60nm的范围内。
79.在图10a至图10d中，源极/漏极区域82形成在凹槽85中。在一些实施例中，源极/漏极区域82包括比典型源极/漏极区域还要多的晶面(参考图11a)。在源极/漏极区域82的磊晶生长制程的期间，可通过配置蚀刻剂前驱物对沉积前驱物的流速比例，形成磊晶源极/漏极区域82中的多个晶面平面。例如，通过具有蚀刻剂前驱物对沉积前驱物的极低流速比例，可增加晶面的数量。
80.n型区域50n中的磊晶源极/漏极区域82的形成可以通过遮蔽p型区域50p和蚀刻n型区域50n中鳍片52的源极/漏极区域，以形成鳍片52中的凹槽。接着，n型区域50n中的磊晶源极/漏极区域82磊晶生长在凹槽中。磊晶源极/漏极区域82可包括任何可接受的材料，例如适合n型finfet的材料。例如，当鳍片52是硅，n型区域50n中的磊晶源极/漏极区域82可包括施加拉伸应变在通道区域58中的材料，例如硅、碳化硅、掺杂磷的碳化硅、磷化硅或类似者。n型区域50n中的磊晶源极/漏极区域82可具有从鳍片52的个别表面升起的表面且可具有晶面。
81.在n型区域50n中源极/漏极区域82的实施例中，可由蚀刻剂前驱物对沉积前驱物的流速比例在0.05/1至0.25/1的范围内磊晶生长源极/漏极区域82。如果蚀刻剂前驱物对沉积前驱物的流速比例小于0.05/1，磊晶制程可能失去选择性，使得磊晶制程生长在不希望的位置。如果蚀刻剂前驱物对沉积前驱物的流速比例大于0.25/1，晶面的数量将小于八个，且将减少源极/漏极区域的接触着陆区域。在一些实施例中，在环境温度从500℃至700℃的范围内生长n型区域50n中的源极/漏极区域82。如果磊晶制程期间的温度低于500℃，n型区域50n中源极/漏极区域82的晶面可能减少。在一些实施例中，蚀刻剂前驱物包括hcl、cl2、类似者或上述的组合。在一些实施例中，沉积前驱物包括硅烷、二氯硅烷(dichlorosilane，dcs)、ph3、类似者或上述的组合。
82.形成p型区域50p中的磊晶源极/漏极区域82可以通过遮蔽n型区域50n和蚀刻p型区域50p中鳍片52的源极/漏极区域以形成鳍片52中的凹槽。接着，在凹槽中磊晶生长p型区域50p中的磊晶源极/漏极区域82。磊晶源极/漏极区域82可包括任何可接受的材料，例如适合p型finfet的材料。例如，当鳍片52是硅，p型区域50p中的磊晶源极/漏极区域82可包括施加压缩应变在通道区域58中的材料，例如硅锗、掺杂硼的硅锗、锗、锗锡或类似者。p型区域50p中的磊晶源极/漏极区域82可具有从鳍片52的个别表面升起的表面且可具有晶面。
83.在p型区域50p中源极/漏极区域82的实施例中，可由蚀刻剂前驱物对沉积前驱物的流速比例在0.05/1至0.25/1的范围内磊晶生长源极/漏极区域82。如果蚀刻剂前驱物对
沉积前驱物的流速比例小于0.05/1，磊晶制程可能失去选择性，使得磊晶制程生长在不希望的位置。如果蚀刻剂前驱物对沉积前驱物的流速比例大于0.25/1，晶面的数量将小于八个，且将减少源极/漏极区域的接触着陆区域。在一些实施例中，在环境温度从500℃至700℃的范围内生长p型区域50p中的源极/漏极区域82。如果磊晶制程期间的温度低于500℃，p型区域50p中源极/漏极区域82的晶面可能减少。在一些实施例中，蚀刻剂前驱物包括蚀刻剂前驱物包括氯化氢(hcl)、cl2、其他含氯蚀刻剂、类似者或上述的组合。在一些实施例中，沉积前驱物包括硅烷、二氯硅烷、geh4、b2h6、类似者或上述的组合。
84.归因于用以形成n型区域50n和p型区域50p中的磊晶源极/漏极区域82的磊晶制程，磊晶源极/漏极区域82的上表面具有晶面向外横向扩张至鳍片52的侧壁之外。在一些实施例中，这些晶面造成相同finfet的邻近源极/漏极区域82合并如图10c所绘示。在其他实施例中，在完成磊晶制程之后，邻近源极/漏极区域82保持分隔如图10d所绘示。在图10c至图10d绘示的实施例中，形成栅极间隔物86覆盖延伸高于隔离区域56的鳍片52的部分侧壁，从而阻挡磊晶生长。在一些其他实施例中，可调整用以形成栅极间隔物86的间隔物蚀刻以移除间隔物材料，允许磊晶生长区域延伸至隔离区域56的表面。
85.图11a、图11b和图11c是单一源极/漏极区域82的详细视图。在图11a中，绘示源极/漏极区域82的晶面平面84。具体而言，晶面平面84a位于源极/漏极区域82的顶部，且在一些实施例中，晶面平面84a沿着(100)平面。晶面平面84b是截面图中围绕源极/漏极区域82的其他晶面平面，且晶面平面84b包括沿着(11x)平面的晶面，例如(111)、(113)和(119)平面。在一些实施例中，各个源极/漏极区域82在截面图中可具有多于八个晶面。在一些实施例中，各个源极/漏极区域82在截面图中可具有八个晶面至十二个晶面。
86.邻近的晶面平面84b交错以形成邻近晶面平面84b之间的角度。在图11a的截面图中，在源极/漏极区域82的最宽部分交错的晶面平面84b形成角度θ。在一些实施例中，角度θ大于140
°
。在一些实施例中，角度θ在从140
°
至180
°
的范围内。
87.在图11a、图11b和图11c绘示的截面图中，蚀刻剂对沉积前驱物的极低流速比例可造成具有多于八个晶面的源极/漏极区域82。通过具有更多晶面平面84的磊晶源极/漏极区域82，磊晶源极/漏极区域82的顶表面(接触着陆区域的位置)更平坦，并因此允许更大的接触着陆区域。在图11b中，磊晶源极/漏极区域82的顶表面上的距离d1定义成两个顶部晶面平面84b的外侧边缘之间的距离，其中两个顶部晶面平面84b在顶部晶面平面84a的相对侧上。在图11b中，距离d2定义成图11b的截面图中源极/漏极区域82的最大宽度。在一些实施例中，距离d1高至距离d2的70％。在一些实施例中，距离d1在从距离d2的30％至70％的范围内。
88.在一些实施例中，各个源极/漏极区域82包括多个内层82a和外层82b，如图11c所绘示。在图11c中，内层82a形成在鳍片52的凹槽85中，且外层82b形成在内层82a之上。在一些实施例中，内层82a具有四个晶面在(111)平面上，且外层82b如上文所述具有多于八个晶面在(11x)平面上。
89.在一些实施例中，源极/漏极磊晶外层82b具有不同于内层82a的材料组成。在一些实施例中，源极/漏极磊晶内层82a具有锗浓度高于源极/漏极磊晶外层82b和硼浓度低于源极/漏极磊晶外层82b。在一些实施例中，源极/漏极磊晶内层82a具有锗浓度在40％至80％的范围内，且具有硼浓度在3e20 cm-3
至5e20 cm-3
的范围内。在一些实施例中，源极/漏极磊
晶外层82b具有锗浓度在20％至60％的范围内，且具有硼浓度在6e20 cm-3
至1e21 cm-3
的范围内。在一些实施例中，源极/漏极区域内层82a和外层82b可以在生长期间原位掺杂。在一些实施例中，源极/漏极区域内层82a和外层82b可以通过布植制程掺杂。在原位掺杂和布植掺杂两者中，制程可以是接续退火制程。
90.在一些实施例中，一旦生长外层82b，内层82a和外层82b之间的界面无法区分。如图10b中所绘示，源极/漏极区域82物理性接触栅极间隔物86。在一些实施例中，源极/漏极区域82可不物理性接触栅极间隔物86。
91.在一些实施例中，p型区域50p中的源极/漏极区域82包括内层82a和外层82b两者，而n型区域50n中的源极/漏极区域82并不包括多个层。在一些实施例中，p型区域50p和n型区域50n两者的源极/漏极区域82中包括相同数量的层。
92.上文所描述形成源极/漏极区域82的方法可通过减少半导体装置的源极/漏极接触电阻，改善finfet装置的性能。在本文揭露的实施例中，源极/漏极区域82包括具有放大接触着陆区域的多晶面磊晶源极/漏极区域82以减少后续形成的接触和源极/漏极区域82之间的电阻。在一些实施例中，单一鳍片的磊晶源极/漏极区域82包括八个或更多个晶面平面84。由于磊晶源极/漏极区域82具有多个晶面平面，磊晶源极/漏极区域82的顶表面(接触着陆区域的位置)更平坦，并因此允许更大的接触着陆区域。在源极/漏极区域82的磊晶生长制程期间，可通过配置蚀刻剂前驱物对沉积前驱物的流速比例形成磊晶源极/漏极区域82中的多个晶面平面84。例如，通过具有蚀刻剂前驱物对沉积前驱物的极低流速比例，可增加晶面平面84的数量。
93.在图12a和图12b中，第一层间介电(interlayer dielectric，ild)88沉积在图10a和图10b绘示的结构上。第一层间介电质88可以由介电材料所形成，且可以由任何适合的方法所沉积，例如cvd、电浆增强cvd(plasma-enhanced cvd，pecvd)或fcvd。介电材料可包括掺杂磷的硅酸盐玻璃(phospho-silicate glass，psg)、掺杂硼的硅酸盐玻璃(boro-silicate glass，bsg)、掺杂硼磷的硅酸盐玻璃(boron-doped phospho-silicate glass，bpsg)、未掺杂的硅酸盐玻璃(undoped silicate glass，usg)或类似者。可使用由任何可接受的制程形成的其他绝缘材料。在一些实施例中，接触蚀刻停止层(contact etch stop layer，cesl)87配置在第一层间介电质88和磊晶源极/漏极区域82、遮罩74、栅极间隔物86之间。接触蚀刻停止层87可包括介电材料具有蚀刻速率低于上方第一层间介电质88的材料，例如氮化硅、氧化硅、氮氧化硅或类似者。
94.在图13a和图13b中，可执行平坦化制程(例如cmp)以使第一层间介电质88的顶表面和虚拟栅极72或遮罩74的顶表面齐平。平坦化制程亦可移除虚拟栅极72上的遮罩74，以及沿着遮罩74的侧壁的部分栅极封装间隔物80和栅极间隔物86。在平坦化制程之后，虚拟栅极72、栅极封装间隔物80、栅极间隔物86和第一层间介电质88的顶表面齐平。因此，通过第一层间介电质88暴露虚拟栅极72的顶表面。在一些实施例中，可保留遮罩74，其中平坦化制程使第一层间介电质88的顶表面和遮罩74的顶表面齐平。
95.在图14a和图14b中，在蚀刻步骤中移除虚拟栅极72(和如果存在的遮罩74)，以形成凹槽90。亦可移除凹槽90中的部分虚拟介电层60。在一些实施例中，只移除虚拟栅极72，且保留虚拟介电层60并由凹槽90暴露虚拟介电层60。在一些实施例中，从晶粒(die)的第一区域(例如核心逻辑区域)中的凹槽90移除虚拟介电层60，并在晶粒的第二区域(例如输入/
输出区域)中的凹槽90保留虚拟介电层60。在一些实施例中，可通过各向异性干式蚀刻制程移除虚拟栅极72。例如，蚀刻制程可包括使用选择性蚀刻虚拟栅极72的反应气体的干式蚀刻制程，其反应气体少许或不蚀刻第一层间介电质88或栅极间隔物86。各个凹槽90暴露及/或位于个别鳍片52的通道区域58上方。各个通道区域58配置在相邻成对的磊晶源极/漏极区域82之间。在移除过程中，蚀刻虚拟栅极72时可使用虚拟介电层60做为蚀刻停止层。在移除虚拟栅极72后可选择移除虚拟介电层60。
96.在图15a和图15b中，形成栅极介电层92和栅极电极94以替代栅极。图15c绘示图15b的区域89的详细视图。栅极介电层92是沉积在凹槽90中的一或多个层，例如在鳍片52的顶表面和侧壁上、栅极封装间隔物80或栅极间隔物86的侧壁上。栅极介电层92亦可形成在第一层间介电质88的顶表面上。在一些实施例中，栅极介电层92包括一或多个介电层，例如一或多个层的氧化硅、氮化硅、金属氧化物、金属硅化物或类似者。例如，在一些实施例中，栅极介电层92包括通过热氧化或化学氧化形成的氧化硅和其上的高介电常数介电材料(例如金属氧化物或铪、铝、锆、镧、锰、钡、钛、铅的硅化物和上述的组合)之间的界面层。栅极介电层92可包括具有介电常数大于约7.0的介电层。栅极介电层92的形成方法可包括分子束沉积(molecular-beam deposition，mbd)、ald、pecvd和类似者。在部分虚拟介电层60保留于凹槽90内的实施例中，栅极介电层92包括虚拟介电层60的材料(例如sio2)。
97.栅极电极94分别沉积在栅极介电层92上并填充凹槽90的保留部分。栅极电极94可包括含金属材料，例如氮化钛、氧化钛、氮化钽、碳化钽、钴、钌、铝、钨、上述的组合或上述的多层材料。举例而言，尽管图15b中绘示单层的栅极电极94，栅极电极94可包括任何数量的内衬层94a、任何数量的功函数调整层94b和填充材料94c，如图15c所绘示。在填充凹槽90后，可执行平坦化制程(例如cmp)以移除多余的栅极介电层92和栅极电极94的材料，其中多余的部分位于第一层间介电质88的顶表面之上。因此，栅极电极94和栅极介电层92的材料的保留部分形成所得finfet的替代栅极。栅极电极94和栅极介电层92可以是整体称为“栅极堆叠”。栅极和栅极堆叠可沿着鳍片52的通道区域58的侧壁延伸。
98.可同时在n型区域50n和p型区域50p中形成栅极介电层92，使得各个区域中的栅极介电层92由相同材料形成，且可同时在n型区域50n和p型区域50p中形成栅极电极94，使得各个区域中的栅极电极94由相同材料形成。在一些实施例中，各个区域中的栅极介电层92可以由独特制程形成，使得各个区域中的栅极介电层92可以是不同材料，而且/或者栅极电极94可以由独特制程形成，使得各个区域中的栅极电极94可以是不同材料。当使用独特制程时，可使用多种遮蔽步骤以遮蔽和暴露适当区域。
99.在图16a和图16b中，栅极遮罩96形成在栅极堆叠(包括栅极介电层92和相应的栅极电极94)上，且栅极遮罩96可以是配置在栅极间隔物86的相对部分之间。在一些实施例中，形成栅极遮罩96包括凹陷栅极堆叠以使凹槽形成在栅极堆叠正上方和栅极间隔物86的相对部分之间。栅极遮罩96包括一或多个层的介电材料(例如氮化硅、氮氧化硅或类似者)填充在凹槽中，并接续平坦化制程以移除介电材料延伸在第一层间介电质88上的多余部分。
100.亦如图16a和图16b中所绘示，第二层间介电质108沉积在第一层间介电质88之上。在一些实施例中，第二层间介电质108是由可流动cvd方法形成的可流动薄膜。在一些实施例中，第二层间介电质108由介电材料(例如psg、bsg、bpsg、usg或类似者)所形成，且可以由
任何适合的方法(例如cvd和pecvd)所沉积。接续形成的栅极接触110(如图17a和图17b所示)穿过第二层间介电质108和栅极遮罩96以接触凹陷的栅极电极94的顶表面。
101.根据一些实施例，在图17a、图17b和图17c中，穿过第二层间介电质108和第一层间介电质88形成栅极接触110和源极/漏极接触112。穿过第一层间介电质88和第二层间介电质108形成源极/漏极接触112的开口，且穿过第二层间介电质108和栅极遮罩96形成栅极接触110的开口。可以使用可接受的光刻和蚀刻技术形成开口。在开口中形成例如扩散阻障层、粘附层或类似者的内衬层(未示出)和导电材料。内衬层可包括钛、氮化钛、钽、氮化钽或类似者。导电材料可以是铜、铜合金、银、金、钨、钴、铝、镍或类似者。可执行平坦化制程(例如cmp)以从第二层间介电质108的表面移除多余的材料。保留的内衬层和导电材料在开口中形成源极/漏极接触112和栅极接触110。可执行退火制程以在磊晶源极/漏极区域82和源极/漏极接触112之间的界面形成硅化物。如图17c中所绘示，在一些实施例中，磊晶源极/漏极区域82和源极/漏极接触112之间的界面长度和图11b的截面图中绘示的距离d1相等。在一些实施例中，磊晶源极/漏极区域82和源极/漏极接触112之间的界面长度大于图11b的截面图中绘示的距离d1。在一些实施例中，源极/漏极接触112和源极/漏极区域82之间的界面是曲形且沿着源极/漏极区域82的晶面外表面(参考图17c)。在一些实施例中，源极/漏极接触112和源极/漏极区域82之间的界面是平坦且并非沿着源极/漏极区域82的晶面外表面。源极/漏极接触112物理性和电性耦接至磊晶源极/漏极区域82，且栅极接触110物理性和电性耦接至栅极电极106。源极/漏极接触112和栅极接触110可以在不同制程中形成，或可以在相同制程中形成。虽然示出的源极/漏极接触112和栅极接触110形成在相同截面，应理解各个源极/漏极接触112和栅极接触110可以是形成在不同截面，其可避免接触之间的短路。
102.本文的实施例可实现优势。本文揭露的半导体装置和其形成方法通过减少半导体装置的源极/漏极接触电阻，改善finfet装置的性能。在本文揭露的实施例中，源极/漏极区域包括具有放大的接触着陆区域的多晶面磊晶源极/漏极区域，以减少接触和极/漏极区域之间的电阻。在一些实施例中，单一鳍片的磊晶源极/漏极区域包括八个或更多个晶面平面。由于磊晶源极/漏极区域具有多个晶面平面，磊晶源极/漏极区域的顶表面(接触着陆区域的位置)更平坦，且因此允许更大的接触着陆区域。在源极/漏极区域的磊晶生长制程期间，可以通过配置蚀刻剂前驱物对沉积前驱物的流速比例，形成磊晶源极/漏极区域中的多个晶面平面。例如，通过具有蚀刻剂前驱物对沉积前驱物的极低流速比例，可增加晶面的数量。本文揭露的制程和结构可改善finfet装置的性能和可靠性。
103.本文揭露的finfet实施例也可应用于纳米结构装置，例如纳米结构(例如纳米片、纳米导线、栅极全环绕或类似者)场效应晶体管(nanostructure field effect transistor，nsfet)。在nsfet的实施例中，通过图案化通道层和牺牲层的交替层堆叠，形成纳米结构以替代鳍片。虚拟栅极堆叠和源极/漏极区域的形成方式类似于上文描述的实施例。在移除虚拟栅极堆叠后，可部分或完整移除在通道区域中的牺牲层。替代栅极结构的形成方式类似于上文描述的实施例，替代栅极结构可部分或完整填充移除牺牲层之后留下的开口，并且替代栅极结构可部分或完整围绕nsfet装置的通道区域中的通道层。接触替代栅极结构和源极/漏极区域的层间介电质和接触的形成方式可类似于上文描述的实施例。
104.本公开的一个半导体装置实施例包括从基板延伸的第一鳍片。半导体装置也包括在第一鳍片上且沿着第一鳍片的侧壁的第一栅极堆叠。半导体装置也包括沿着第一栅极堆
叠的侧壁配置的第一栅极间隔物。半导体装置也包括在第一鳍片中且邻近第一栅极间隔物的第一磊晶源极/漏极区域，第一磊晶源极/漏极区域的外表面在第一平面具有多于八个晶面，第一平面正交于基板的顶表面。
105.半导体装置实施例可包括一或多个下述特征。装置的第一磊晶源极/漏极区域包括在第一鳍片上的第一磊晶层和在第一磊晶层上的第二磊晶层，第一磊晶层具有硼的第一掺杂浓度，第二磊晶层具有硼的第二掺杂浓度，第二掺杂浓度大于第一掺杂浓度。第一磊晶层具有锗浓度高于第二磊晶层。装置进一步包括从基板延伸的第二鳍片、在第二鳍片上且沿着第二鳍片的侧壁的第二栅极堆叠、沿着第二栅极堆叠的侧壁配置的第二栅极间隔物，和在第二鳍片中且邻近第二栅极间隔物的第二磊晶源极/漏极区域，第二源极/漏极区域包括第三磊晶层，第三磊晶层具有和第一磊晶层与第二磊晶层不同的材料组成。第一磊晶源极/漏极区域的外表面上的晶面沿着(111)、(113)和(119)平面。装置进一步包括在第一磊晶源极/漏极区域上和第一栅极间隔物的侧壁上的蚀刻停止层、在蚀刻停止层上的第一层间介电质、在第一层间介电质上的第二层间介电质，和延伸穿过第一层间介电质、第二层间介电质质和蚀刻停止层的第一导电接触，第一导电接触电性耦接至第一磊晶源极/漏极区域。第一磊晶源极/漏极区域接触第一栅极间隔物。第一磊晶源极/漏极区域的外表面上的邻近晶面交错形成第一角度，第一角度在从140
°
至180
°
的范围内。
106.本公开的一个形成半导体装置的方法实施例包括沉积第一虚拟栅极在第一鳍片上和沿着第一鳍片的侧壁，第一鳍片从基板延伸。方法也包括形成第一栅极间隔物沿着第一虚拟栅极的侧壁。方法也包括形成第一凹槽在邻近第一栅极间隔物的第一鳍片中。方法也包括磊晶生长第一源极/漏极区域在第一凹槽中，第一源极/漏极区域的外表面在第一平面具有多于八个晶面，第一平面正交于基板的顶表面。
107.形成半导体装置的方法实施例可包括一或多下述特征。方法中磊晶生长第一源极/漏极区域在第一凹槽中，包括以蚀刻剂前驱物对沉积前驱物的第一比例磊晶生长第一源极/漏极区域在第一凹槽中，第一比例在0.05/1至0.25/1的范围内。第一源极/漏极区域的外表面上的邻近晶面交错形成第一角度，第一角度在140
°
至180
°
的范围内。磊晶生长第一源极/漏极区域在第一凹槽中包括磊晶生长第一层在第一凹槽中和磊晶生长第二层在第一层上，第一层延伸至高于第一鳍片顶表面，第一层具有第一掺杂剂浓度的第一掺杂剂，第二层具有第二掺杂剂浓度的第一掺杂剂，第二掺杂剂浓度大于第一掺杂剂浓度。第一掺杂剂是硼。方法进一步包括以配置在第一鳍片上和沿着第一鳍片的侧壁的功能栅极堆叠替代第一虚拟栅极。方法进一步包括形成蚀刻停止层在第一源极/漏极区域上和第一栅极间隔物的侧壁上、形成第一层间介电质在蚀刻停止层上、形成第二层间介电质在第一层间介电质上、蚀刻孔洞穿过第一层间介电质、第二层间介电质和蚀刻停止层，以及形成第一导电接触在孔洞中，第一导电接触电性耦接至第一源极/漏极区域。第一导电接触在第一平面以第一距离物理性接触第一源极/漏极区域的顶表面，第一平面正交于基板的顶表面且垂直于第一鳍片的纵长轴，第一源极/漏极区域在第一平面的最宽部分以第二距离分离，第一距离在第二距离的30％至70％的范围内。第一源极/漏极区域的外表面上的晶面沿着(111)、(113)和(119)平面。
108.本公开的一个形成半导体装置的方法实施例包括形成第一虚拟栅极在从基板向上延伸的第一鳍片上和沿着第一鳍片的侧壁。方法也包括形成第一栅极间隔物沿着第一虚
拟栅极的侧壁。方法也包括蚀刻第一凹槽在邻近第一栅极间隔物的第一鳍片中。方法也包括以蚀刻剂前驱物对沉积前驱物的第一比例磊晶生长第一源极/漏极区域在第一凹槽中，第一比例在0.05/1至0.25/1的范围内。方法也包括以配置在第一鳍片上和沿着第一鳍片的侧壁的第一功能栅极堆叠替代第一虚拟栅极。
109.形成半导体装置的方法实施例可包括一或多个下述特征。方法中磊晶生长第一源极/漏极区域在第一凹槽中进一步包括从第一凹槽中的第一鳍片磊晶生长第一磊晶层，以及从第一磊晶层磊晶生长第二磊晶层，第二磊晶层具有硼浓度大于第一磊晶层。第一源极/漏极区域的外表面在第一平面具有多于八个晶面，第一平面正交于基板的顶表面。
110.前面概述一些实施例的特征，使得本领域技术人员可更好地理解本公开的观点。本领域技术人员应该理解，他们可以容易地使用本公开作为设计或修改其他制程和结构的基础，以实现相同的目的和/或实现与本文介绍的实施例相同的优点。本领域技术人员还应该理解，这样的等同构造不脱离本公开的精神和范围，并且在不脱离本公开的精神和范围的情况下，可以进行各种改变、替换和变更。