技术特征：
1.一种用于形成半导体衬底配置结构的方法，所述方法包括：将掩模(30)形成在半导体衬底(10)上，所述半导体衬底(10)包括介电绝缘层(11)和布置在所述介电绝缘层(11)上的第一金属化层(111)，所述掩模(30)包括至少一个开口，其中，所述第一金属化层(111)布置在所述掩模(30)与所述介电绝缘层(11)之间；将导电涂层(20)形成在第一金属化层(111)上，其中，所述导电涂层(20)在所述至少一个开口中形成在所述第一金属化层(111)的那些未被掩膜(30)覆盖的区域上；以及在形成所述导电涂层(20)之后，将所述掩模(30)从半导体衬底(10)上去除，其中形成掩模(30)包括或者将均匀的材料层施加在所述第一金属化层(111)上而使得掩模(30)在与掩模(30)的边缘邻近的区域中在垂直方向(z)上的厚度(d30)等于所述掩模(30)的更远离所述边缘的区域在垂直方向(z)上的厚度(d32)，或者将所述掩模(30)的材料施加在所述第一金属化层(111)上而使得所述掩模(30)在与所述掩模(30)的边缘邻近的区域中的厚度(d30)大于所述掩模(30)的更远离所述边缘的区域的厚度(d32)，其中，垂直方向(z)垂直于半导体衬底(10)的顶表面。2.根据权利要求1所述的方法，其中，所述方法还包括在形成所述导电涂层(20)之前使所述掩模(30)的材料硬化。3.根据权利要求2所述的方法，其中，使所述掩模(30)的材料硬化包括通过执行干燥或加热过程从所述材料中去除液体。4.根据权利要求1至3中任一项所述的方法，其中，与掩模(30)的边缘邻近的区域是布置在距所述掩模(30)的边缘2mm内或4mm内的区域。5.根据权利要求1至4中任一项所述的方法，其中，掩模(30)被形成为使得所述半导体衬底(10)的顶表面与所述掩模(30)的所述边缘之间的角度(α)在90
°
至130
°
之间。6.根据权利要求1至5中任一项所述的方法，其中，所述导电涂层(20)形成为在垂直方向(z)上具有至少300至1000nm的厚度(d1)。7.根据权利要求1至6中任一项所述的方法，其中，去除掩模(30)包括蚀刻工艺。
技术总结
一种半导体衬底配置结构包括半导体衬底(10)，所述半导体衬底(10)包括介电绝缘层(11)和附接到所述介电绝缘层(11)的第一金属化层(111)，其中，所述第一金属化层(111)在垂直方向(z)上布置在所述介电绝缘层(11)上。所述半导体衬底配置结构还包括在垂直方向(z)上布置在所述第一金属化层(111)上的导电涂层(20)，使得所述第一金属化层(111)布置在所述导电涂层(20)与所述介电绝缘层(11)之间。在距所述导电涂层(20)的外周的第一距离(x1)内的水平平面(x
技术研发人员：C
受保护的技术使用者：英飞凌科技股份有限公司
技术研发日：2021.03.23
技术公布日：2021/9/28