半导体器件及其制备方法与流程

本发明涉及半导体制造领域，尤其涉及一种半导体器件及其制备方法。

背景技术：

金属氧化物半导体场效应晶体管(mosfet)结构被广泛的运用于半导体集成电路(ic)的制程布局，在mosfet的结构中必需在侧壁上形成一侧壁绝缘层以隔离栓导电层与柵导电层，藉以避免两导体层的短路造成器件失效，但是也因此产生寄生电容。

随着动态随机存取存储器dram(dynamicrandomaccessmemory)的工艺持续微缩至纳米等级，在元件大幅微缩的条件下，改善半导体结构与接触导体间的寄生电容是一大挑战。

例如，对于位线(bitline)而言，其电压与位线的电容值成反比，为增大电压值，需减小电容值。而位线与存储节点(storagenode)之间形成的寄生电容占位线电容的60％以上。

因此，如何能够减小半导体结构和接触导体间的寄生电容，提高半导体器件的可靠性，已成为本领域技术人员亟待解决的一个重要问题。

技术实现要素：

本发明所要解决的技术问题是，提供一种半导体器件及其制备方法，其能够在不影响半导体器件性能的情况下，形成空气间隔，以提高半导体器件的可靠性。

为了解决上述问题，本发明提供了一种半导体器件的制备方法，其包括如下步骤：提供半导体结构；于所述半导体结构的侧面形成第一介质层；于所述第一介质层侧面形成第二介质层，所述第二介质层具有多个暴露所述第一介质层的针孔；以所述针孔为通道，去除至少部分所述第一介质层；于所述第二介质层侧面形成第三介质层，所述第三介质层密封所述针孔，以在所述第二介质层与所述半导体结构的侧壁之间形成密闭的空气间隔。

在一实施例中，所述第一介质层为氧化物层。

在一实施例中，所述第二介质层为氮化物层、碳化物层或者碳氮化物层。

在一实施例中，所述第三介质层为氮化物层、碳化物层或者碳氮化物层。

在一实施例中，所述第三介质层的致密度大于所述第二介质层的致密度。

在一实施例中，形成所述第二介质层及所述第三介质层的方法为等离子体增强化学气相沉积法。

在一实施例中，形成所述第二介质层的步骤中，采用的工艺条件包括第一沉积温度、第一流量的第一源气体和第二流量的第二源气体；形成所述第三介质层的步骤中，采用的工艺条件包括第二沉积温度、第三流量的第一源气体和第四流量的第二源气体；其中，所述第一沉积温度小于所述第二沉积温度，所述第一流量小于所述第三流量，所述第二流量小于所述第四流量。

在一实施例中，所述第一沉积温度为200～300℃，所述第二沉积温度为300～450℃。

在一实施例中，所述第一源气体为二氯硅烷，所述第二源气体为氨气。

在一实施例中，所述第一流量为0.06～0.1slm，所述第二流量为0.5～1slm，所述第三流量为0.15～0.2slm，所述第四流量为1.5～2slm。

在一实施例中，提供半导体结构的步骤进一步包括如下步骤：提供半导体衬底；于所述半导体衬底上形成多条位线结构；于所述位线结构顶面及侧面形成底层介质层，所述位线结构与所述底层介质层共同作为所述半导体结构。

在一实施例中，所述底层介质层为氮化物层、碳化物层或碳氮化物层。

在一实施例中，于所述第二介质层侧面形成第三介质层，所述第三介质层密封所述针孔，以在所述第二介质层与所述半导体结构的侧壁之间形成密闭的空气间隔的步骤之后，还包括如下步骤：在相邻两个所述半导体结构之间形成着陆焊垫。

为了实现上述目的，本发明还提供一种半导体器件，其包括：半导体结构；第二介质层，位于所述半导体结构的侧面，且在所述第二介质层与所述半导体结构侧面之间具有空气间隔，所述第二介质层具有多个朝向所述空气间隔的针孔；第三介质层，位于所述第二介质层的侧面，且所述第三介质层填充所述针孔，以使所述空气间隔密闭。

在一实施例中，所述第三介质层的致密度大于所述第二介质层的致密度。

在一实施例中，所述半导体结构包括位线结构及位于所述位线结构顶面及侧面的底层介质层，所述空气间隔形成在所述第二介质层与所述底层介质层之间。

在一实施例中，所述半导体器件还包括至少一着陆焊垫，所述着陆焊垫设置于相邻的两个所述半导体结构之间，且所述着陆焊垫的顶面等高。

本发明的优点在于，在形成所述半导体结构后就形成空气间隔，形成所述空气间隔后再形成着陆焊垫，使得不需要在形成所述着陆焊垫后再对第一介质层进行处理而形成空气间隔，避免了去除部分着陆焊垫而导致着陆焊垫形状发生变化，避免形成缩颈现象，影响着陆焊垫的性能；另外，也不会有反应产生的副产物堆积在空气间隔顶部，影响半导体器件的可靠性的情况。本发明制备方法简单易行，且能够大大提高半导体器件的可靠性。

附图说明

图1是本发明第一实施例提供的一半导体器件的截面示意图；

图2a～图2c是本发明一实施例提供的在半导体结构的侧壁形成空间间隔的过程中主要的工艺截面示意图；

图3是本发明第二实施例提供的半导体器件的制备方法的步骤示意图；

图4a～图4f是本发明第二实施例提供的在形成所述半导体器件的过程中主要的工艺截面示意图；

图5a～图5b是本发明第二实施例提供的在形成半导体结构的过程中主要的工艺截面示意图。

具体实施方式

应当理解，以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，元件的尺寸不限于所公开的范围或值，但可以取决于工艺条件和/或器件的期望特性。此外，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。为了简单和清楚的目的，可以以不同比例任意地绘制各个部件。

而且，为便于描述，在本文中可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)，而在此使用的空间相对描述符可以同样地作出相应的解释。另外，术语“由…制成”可以表示“包含”或“由…组成”。

下面结合附图对本发明提供的半导体器件及其制备方法的实施例做详细说明。

图1是本发明第一实施例提供的一半导体器件的截面示意图，请参阅图1，所述半导体器件包括多个半导体结构100、设置在相邻的所述半导体结构100之间的导电插塞101及设置在所述导电插塞101上的着陆焊垫110。而如背景技术所述，半导体结构100与着陆焊垫110之间具有较大的寄生电容，其会影响半导体器件的可靠性。

研究发现，通过改善相对介电常数εr可改善寄生电容值，因此，为了降低所述半导体结构100与所述着陆焊垫110之间的寄生电容，将所述半导体结构侧壁上的氧化物层使用空气替代(空气相对介电常数为1)，形成空气间隔。图2a～图2c是本发明一实施例提供的在半导体结构100的侧壁形成空间间隔的过程中主要的工艺截面示意图。在半导体结构100的侧壁形成空间间隔的方法包括如下步骤：

请参阅图2a，在图1所示的半导体器件的基础上，去除部分着陆焊垫110，暴露出所述半导体结构100的侧壁的部分氧化物层102，例如，暴露出所述氧化物层102的上部。

请参阅图2b，采用湿法刻蚀等工艺沿所述氧化物层102暴露的表面去除所述氧化物层102，从而在所述半导体结构100的侧壁与导电插塞101之间形成空气间隔103；

请参阅图2c，采用填充层104密封所述空气间隔103的顶部，从而在所述半导体结构100侧壁形成密闭的空气间隔，降低所述半导体结构100与着陆焊垫110之间的寄生电容。

该种方法形成的半导体器件，其半导体结构与着陆焊垫之间的寄生电容确实降低了，但是，发明人发现，在形成空气间隔的过程中，请参阅图2b，需要去除部分着陆焊垫110以暴露部分氧化物层102，在去除氧化物层102的过程中，容易导致着陆焊垫110的形状发生变化，形成缩颈现象，影响着陆焊垫的性能，另外，反应产生的副产物堆积在空气间隔顶部，形成桥接，影响半导体器件的可靠性。

鉴于上述原因，本发明第二实施例提供了一种半导体器件的制备方法，其能够形成空气间隔，且不会对着陆焊垫产生影响，更不会存在堆积在空气间隔顶部的副产物。

图3是本发明第二实施例提供的半导体器件的制备方法的步骤示意图。请参阅图3，本发明半导体器件的制备方法包括如下步骤：步骤s30，提供半导体结构；步骤s31，于所述半导体结构的侧面形成第一介质层；步骤s32，于所述第一介质层侧面形成第二介质层，所述第二介质层具有多个暴露所述第一介质层的针孔；步骤s33，以所述针孔为通道，去除至少部分所述第一介质层；步骤s34，于所述第二介质层侧面形成第三介质层，所述第三介质层密封所述针孔，以在所述第二介质层与所述半导体结构的侧壁之间形成密闭的空气间隔。

图4a～图4f是本发明第二实施例提供的在形成所述半导体器件的过程中主要的工艺截面示意图。

请参阅步骤s30及图4a，提供半导体结构400。所述半导体结构400为需要通过形成空气间隔而提高性能的结构。在本实施例中，所述半导体结构400包括位线结构401及位于所述位线结构401顶面及侧面的底层介质层402。所述位线结构401需要在其侧壁形成空气间隔，以减小所述位线结构401与着陆焊垫之间的寄生电容。

本实施例还提供了一种形成所述半导体结构400的方法，所述方法包括如下步骤：

请参阅图5a，提供半导体衬底500。

所述半导体衬底500的材料可为单晶硅(si)、单晶锗(ge)、或硅锗(gesi)、碳化硅(sic)；也可以是绝缘体上硅(soi)，绝缘体上锗(goi)；或者还可以为其它的材料，例如砷化镓等ⅲ-ⅴ族化合物等。在本实施例中，所述半导体衬底500的材料为单晶硅(si)。所述半导体衬底500内具有被浅沟槽隔离结构501间隔的有源区502。进一步，在本实施例中，所述半导体衬底500内还设置有埋入式字线，由于该结构并非是本发明的改进之处，因此，在图中并未绘示。

请参阅图5b，于所述半导体衬底500上形成多条位线结构401。

所述位线结构401包括位线接触部401a及设置在所述位线接触部401a上的位线401b。所述位线接触部401a与有源区502电连接，进而实现所述位线401b与有源区502的电连接。其中，在该实施例中，可通过化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺、等离子体增强化学气相沉积工艺等形成所述位线接触部401a及所述位线401b。位线接触部401a的材料可为多晶硅，位线401b的材料可为金属钨，位线接触部401a和位线401b之间还可形成有阻挡层，阻挡层材料可为氮化钛。

于所述位线结构401顶面及侧面形成底层介质层402，所述位线结构401与所述底层介质层402共同作为所述半导体结构，如图4a所示。其中，所述底层介质层402可为氮化硅层、碳化硅层、或者碳氮化硅层中的一种。

上述仅是列举了一种形成半导体结构的方法，在本发明其他实施例中，也可根据所述半导体结构的具体结构采用其他方法形成所述半导体结构。

请参阅步骤s31及图4b，于所述半导体结构400的侧面形成第一介质层410。其中，在所述半导体结构400的侧面，所述第一介质层410至少与所述位线401b对应。在本实施例中，所述第一介质层401覆盖所述半导体结构400的全部侧面。

在该步骤中，可通过化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺、等离子体增强化学气相沉积工艺等形成所述第一介质层410。其中，所述第一介质层410为氧化物层，例如氧化硅层。

于所述半导体结构400的侧面形成所述第一介质层410的方法可进一步包括如下步骤：于所述半导体结构400的顶面、侧面及所述半导体衬底500暴露的表面形成第一介质层材料；刻蚀所述第一介质层材料，仅保留位于所述半导体结构400侧壁的第一介质层材料作为所述第一介质层410。进一步，在形成所述第一介质层410后，还包括清洗步骤，以去除刻蚀残留物，避免其影响后续的工艺。

请参阅步骤s32及图4c，于所述第一介质层410侧面形成第二介质层420，所述第二介质层420具有多个暴露所述第一介质层410的针孔421。

在本实施例中，可通过等离子体增强化学气相沉积法形成致密度较低的所述第二介质层420，以在所述第二介质层420中自然形成所述针孔421。其中，在该步骤中，所述等离子体增强化学气相沉积法采用的工艺条件包括第一沉积温度、第一流量的第一源气体和第二流量的第二源气体。可通过调节所述第一沉积温度、第一源气体的类型及流量及第二源气体的类型及流量形成致密度低的第二介质层420，从而自然形成所述针孔421。

例如，在本发明一实施例中，在执行等离子体化学气相沉积工艺时，控制所述第一沉积温度为200～300℃。控制所述第一源气体为二氯硅烷，所述第一流量为0.06～0.1slm，控制所述第二源气体为氨气，所述第二流量为0.5～1slm，以形成致密度低的第二介质层420，从而自然形成所述针孔421。

进一步，所述第二介质层420可为氮化物层、碳化物层或者碳氮化物层中的一种。例如，氮化硅层、碳化硅层、碳氮化硅层。

请参阅步骤s33及图4d，以所述针孔421为通道，去除至少部分所述第一介质层410。

在该步骤中，采用湿法刻蚀或者干法刻蚀工艺通过所述针孔421去除所述第一介质层410。所述第一介质层410被去除，在其原始位置形成空气间隔430，所述空气间隔430的侧壁分别为所述第二介质层420及所述半导体结构400。由于针孔421在第一介质层410上的分布较为均匀，可是实现在当半导体结构400具有较高的高度时，也能充分去除第一介质层410，从而形成具有较大深宽比的空气间隔430。

在该实施例中，所述第一介质层410被全部去除，而在本发明其他实施例中，所述第一介质层410也可被部分去除，在所述第一介质层410被去除的部分形成所述空气间隔。

请参阅步骤s34及图4e，于所述第二介质层420侧面形成第三介质层440，由于台阶覆盖，所述第三介质层440填充并密封所述针孔421，以在所述第二介质层420与所述半导体结构400的侧壁之间形成密闭的所述空气间隔430。

在本实施例，所述第三介质层440覆盖所述第二介质层420的侧面，以密封所述针孔421。在本发明其他实施例中，所述第三介质层440还覆盖所述第二介质层420的顶面及所述半导体结构400的顶面。

在形成所述第三介质层440的过程中，所述第三介质层440也沉积在所述针孔421内，从而实现密闭所述针孔421的目的。

其中，所述第三介质层440的致密度大于所述第二介质层420的致密度。在本实施例中，可通过等离子体增强化学气相沉积法形成致密度较高的所述第三介质层440。在该步骤中，所述等离子体增强化学气相沉积法采用的工艺条件包括第二沉积温度、第三流量的第一源气体和第四流量的第二源气体。可通过调节所述第二沉积温度、第一源气体的第三流量及第二源气体的第四流量，使所述第二沉积温度大于所述第一沉积温度、所述第一流量小于所述第三流量，所述第二流量小于所述第四流量，以形成致密度大于第二介质层420的第三介质层440。

例如，在本发明一实施例中，在执行等离子体化学气相沉积工艺时，控制所述第二沉积温度为300～450℃。控制所述第一源气体为二氯硅烷，所述第三流量为0.15～0.2slm，控制所述第二源气体为氨气，所述第四流量为1.5～2slm，以形成致密度较高的第三介质层440。

进一步，所述第三介质层440可为氮化物层、碳化物层或者碳氮化物层中的一种。例如，氮化硅层、碳化硅层、碳氮化硅层。所述第三介质层440可与所述第二介质层420的材料相同，例如，均为氮化硅层，或者所述第三介质层440与所述第二介质层420的材料不相同，例如，所述第二介质层420为氮化硅层，所述第三介质层440为碳氮化硅层。

进一步，在本实施例中，在步骤s34之后，还包括如下步骤：请参阅图4f，在相邻两个所述半导体结构400之间形成着陆焊垫450。

在该步骤中，可首先在相邻两个所述半导体结构400之间形成导电插塞460，再在所述导电插塞460上形成着陆焊垫450。所述着陆焊垫450能将有源区502与电容结构(附图中未绘示)电连接，从而形成存储单元。

本发明制备方法在形成所述半导体结构时就形成空气间隔，形成所述空气间隔后再形成着陆焊垫，使得不需要在形成所述着陆焊垫后再对第一介质层进行处理而形成空气间隔，避免了导致着陆焊垫形状发生变化，避免形成缩颈现象，影响着陆焊垫的性能；另外，也不会有反应产生的副产物堆积在空气间隔顶部，影响半导体器件的可靠性。本发明制备方法简单易行，且能够大大提高半导体器件的可靠性。

本发明第三实施例还提供一种采用上述制备方法形成的半导体器件。请参阅图4f，所述半导体器件包括半导体结构400、第二介质层420及第三介质层430。

所述半导体结构400设置在半导体衬底500上。所述半导体衬底500的材料可为单晶硅(si)、单晶锗(ge)、或硅锗(gesi)、碳化硅(sic)；也可以是绝缘体上硅(soi)，绝缘体上锗(goi)；或者还可以为其它的材料，例如砷化镓等ⅲ-ⅴ族化合物等。在本实施例中，所述半导体衬底500的材料为单晶硅(si)。所述半导体衬底500内具有被浅沟槽隔离结构501间隔的有源区502。进一步，在本实施例中，所述半导体衬底500内还设置有埋入式字线，由于该结构并非是本发明的改进之处，因此，在图中并未绘示。

在本实施例中，所述半导体结构400包括位线结构401及位于所述位线结构401顶面及侧面的底层介质层402。所述位线结构401需要在其侧壁形成空气间隔，以减小所述位线结构401与着陆焊垫之间的寄生电容。

所述位线结构401包括位线接触部401a(请参阅图5b)及设置在所述位线接触部401a上的位线401b(请参阅图5b)。所述位线接触部401a与有源区502电连接，进而实现所述位线401b与有源区502的电连接。所述底层介质层402覆盖所述位线结构401表面，以作为隔离保护层。所述底层介质层402可为氮化硅层、碳化硅层、或者碳氮化硅层中的一种。

所述第二介质层420位于所述半导体结构400的侧面，且在所述第二介质层420与所述半导体结构400侧面之间具有空气间隔430，所述第二介质层420具有多个朝向所述空气间隔430的针孔421。

其中，在本实施例中，所述空气间隔430形成在所述第二介质层420与所述底层介质层402之间，所述针孔421是在形成所述第二介质层420时自然形成。所述第二介质层420可为氮化物层、碳化物层或者碳氮化物层中的一种。例如，氮化硅层、碳化硅层、碳氮化硅层。

所述第三介质层440位于所述第二介质层420的侧面，且所述第三介质层440填充所述针孔421，以使所述空气间隔430密闭。

在本实施例中，所述第三介质层440覆盖所述第二介质层420的侧面，部分所述第三介质层440沉积在所述针孔421内，以密闭所述针孔421，进而密闭所述空气间隔430。

进一步，所述第三介质层440的致密度大于所述第二介质层420的致密度，使得所述第二介质层420存在所述针孔421，而所述第三介质层440并不存在针孔，从而避免所述空气间隔430通过第三介质层440而与外界连通。

进一步，所述第三介质层440可为氮化物层、碳化物层或者碳氮化物层中的一种。例如，氮化硅层、碳化硅层、碳氮化硅层。所述第三介质层440可与所述第二介质层420的材料相同，例如，均为氮化硅层，或者所述第三介质层440与所述第二介质层420的材料不相同，例如，所述第二介质层420为氮化硅层，所述第三介质层440为碳氮化硅层。

进一步，在本实施例中，所述半导体结构还包括设置在相邻两个所述半导体结构400之间的导电插塞460及设置在所述导电插塞460上方的着陆焊垫450。所述着陆焊垫450能将有源区502与电容结构(附图中未绘示)电连接，从而形成存储单元。

进一步，在本实施例中，由于在形成所述半导体结构400时形成所述空气间隔430，形成所述空气间隔430后再形成着陆焊垫450，避免由于去除部分着陆焊垫450而导致的着陆焊垫450形状发生变化，所述着陆焊垫450的顶面等高，无缩颈现象，更没有刻蚀副产物沉积在空气间隔的顶部，从而不会影响着陆焊垫450的性能，因此，本发明半导体器件在降低半导体结构与着陆焊垫之间的寄生电容的同时，还大大提高了半导体器件的可靠性。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。