一种光电探测器结构及其制备方法与流程

本发明涉及半导体生产领域，特别涉及一种光电探测器结构及其制备方法。

背景技术：

高性能的光电探测器是连接光学器件与电子器件的核心设备，其优异的光电性能为实现光电信号的高效转换传输，与信息的准确读取提供坚实的基础，为光电集成芯片技术方案提供了核心的设备保障。

传统的pin探测器结构大部分内部无光学谐振增强效应，其响应度有待提升。也有少数设置谐振腔结构的探测器，但是其通常利用结构精细且复杂的布拉格反射镜，制作工艺也很复杂。

为此，提出本发明。

技术实现要素：

本发明的主要目的在于提供一种光电探测器结构，其在pin堆叠结构下方设有较厚的双层氧化硅结构，这样利于增强器件内部光学反射，在器件内部形成光学谐振腔，增强其光学谐振腔效应；在同样入射光的条件下，该结构光电探测器相比于传统探测器响应度更高，光电转换能力更强。

本发明的另一目的在于提供上述光电探测器结构的制备方法，该方法先分开制作两个衬底后键合，将多层结构集成为一体，具有材料缺陷少、流程简单等优点。

一种光电探测器结构，包括由下至上依次堆叠的：

衬底，

第一氧化硅层，

第二氧化硅层，所述第二氧化硅层的厚度为10nm～1μm，

氧化铝层，

p-i-n堆叠层。

一种光电探测器结构的制备方法，包括：

形成衬底a：

在衬底上形成锗缓冲层；

形成本征半导体层；

形成p型半导体层；

形成氧化铝层，

形成或不形成第二氧化硅层，得到衬底a，并且所述第二氧化硅层的厚度为10nm～1μm；

形成衬底b：在另一衬底上形成第一氧化硅层，并且若衬底a不形成第二氧化硅层，则继续形成第二氧化硅层，得到衬底b；

键合：

将所述衬底a和所述衬底b键合；

去除所述衬底a中的衬底和锗缓冲层；

在所述本征半导体层表面形成n型半导体层，或者对所述本征半导体层的浅表层进行n型离子注入以形成n型半导体层。

与现有技术相比，本发明达到了以下技术效果：

(1)在pin堆叠结构下方设有较厚的双层氧化硅结构，这样利于增强器件内部光学反射，在器件内部形成光学谐振腔，增强其光学谐振腔效应；在同样入射光的条件下，该结构光电探测器相比于传统探测器响应度更高，光电转换能力更强。

(2)利用先制作p层和i层、后键合、最后制作n层的手段可以减小pin堆叠结构的缺陷问题，改善器件可靠性。

(3)在外延锗缓冲层的基础上可以获得高质量的锗，提高器件可靠性。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。

图1为本发明提供的一种光电探测器的结构示意图；

图2至图6为制作图1所示结构中不同步骤形成的结构示意图。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。

在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。

在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。

如图1所示的光电探测器结构，其在pin堆叠结构下方设置较厚的双层氧化硅结构，这样利于增强器件内部光学反射，在器件内部形成光学谐振腔，增强其光学谐振腔效应。

该探测器包括由下至上依次堆叠的：

衬底201，

第一氧化硅层202，

第二氧化硅层106，所述第二氧化硅层106的厚度为10nm～1μm，

氧化铝层105，

p-i-n堆叠层。

其中，衬底主要是硅基衬底(但本发明对此并不特别限定，也适用于其他半导体材料的衬底)，但对晶向、有无埋氧层等方面无具体要求，可以是本领域技术人员熟知的任何用以承载半导体集成电路组成元件的底材，例如绝缘体上硅(silicon-on-insulator，soi)、体硅(bulksilicon)、锗硅等。

第一氧化硅层202的厚度优选10nm～1μm，氧化铝层105的厚度不作特别限制。

第二氧化硅层106的厚度是形成谐振腔的关键之一，厚度要求达到10nm～1μm，这样在同样入射光的条件下，如图1所示的光电探测器相比于传统探测器响应度更高，光电转换能力更强。

p-i-n堆叠层主要指垂直堆叠结构，包括述p型掺杂半导体层、本征半导体层和n型掺杂半导体层，这三者采用锗，如图1所示分别为p型锗层104、本征锗层103和n型锗层107。

所述p-i-n堆叠层还连接有电极，通常是p层和n层分别连接有电极。

上述光电探测器可以是任意用途的探测器，例如光电子发射器件、光电倍增管、光电导器件等。

上述光电探测器的制备方法对其质量很关键，采用如下方法可以获得高质量、缺陷少、响应度高的器件，包括制作牺牲衬底、支撑衬底和键合三部分。

制作如图2所示的衬底a(即牺牲衬底)：

第一步，在衬底101上形成锗缓冲层102。这一步所用的衬底主要是硅基衬底(但本发明对此并不特别限定，也适用于其他半导体材料的衬底)，但对晶向、有无埋氧层等方面无具体要求，可以是本领域技术人员熟知的任何用以承载半导体集成电路组成元件的底材，例如绝缘体上硅(silicon-on-insulator，soi)、体硅(bulksilicon)、锗硅等。

第二步，以锗为例，形成本征半导体层103，形成手段是任意的，例如采用典型的apcvd、uhvcvd、lpcvd、rtcvd、pecvd、mbe或外延生长等，优选rpcvd。

第三步，形成p型锗层104，形成手段也是任意的，例如采用典型的apcvd、uhvcvd、lpcvd、rtcvd、pecvd、mbe或外延生长等，优选rpcvd。同步掺杂，或者分布掺杂，p型掺杂的离子可以是硼、镓等。

第四步，形成氧化铝层105，氧化铝可以降低界面缺陷以及增强粘附性。

第五步，形成第二氧化硅层106，并且所述第二氧化硅层的厚度为10nm～1μm；沉积的手段包括但不限于apcvd、uhvcvd、lpcvd、rtcvd、pecvd等(除了热氧化形式之外形成的氧化层，包括硅源为正硅酸乙酯(teos)的氧化硅)。

制作如图3所示的衬底b(即支撑衬底)：

在另一衬底201上形成第一氧化硅层202，第一氧化硅层202为热氧化层，衬底主要是硅基衬底(但本发明对此并不特别限定，也适用于其他半导体材料的衬底)，但对晶向、有无埋氧层等方面无具体要求，可以是本领域技术人员熟知的任何用以承载半导体集成电路组成元件的底材，例如绝缘体上硅(silicon-on-insulator，soi)、体硅(bulksilicon)、锗硅等。

键合：

第一步，将图2所述的衬底a和图3所述的衬底b键合，所述第一氧化硅层202和所述第二氧化硅层106接触，得到如图4所示的结构；在键合之前对表面的氧化硅层进行表面平滑处理，例如cmp。

第二步，去除所述衬底101和锗缓冲层102，得到如图5所示的结构；去除的手段不限，例如磨抛、湿法腐蚀、干法刻蚀、cmp中的一种或多种手段结合去除。

第三步，在所述本征层表面形成n型锗层107，如图1所示，或者对所述本征层的浅表层进行n型离子注入以形成n型锗层，n型离子可以是磷、砷等。

最后形成电极，探测器结构，如图6所示。

或者，本发明也可以在衬底b上形成第二氧化硅层，具体方法如下：

制作衬底a：

第一步，在衬底上形成锗缓冲层。

第二步，形成本征锗层。

第三步，形成p型锗层。

第四步，形成氧化铝层。

制作衬底b(即支撑衬底)：

第一步，在另一衬底上形成第一氧化硅层，第一氧化硅层为热氧化层。

第二步，继续形成第二氧化硅层，并且所述第二氧化硅层的厚度为10nm～1μm，形成方法采用热氧化法之外的其他方法，沉积的手段包括但不限于apcvd、uhvcvd、lpcvd、rtcvd、pecvd等(除了热氧化形式之外形成的氧化层，包括硅源为正硅酸乙酯(teos)的氧化硅)。

键合：

第一步，将衬底a和衬底b键合；在键合之前进行表面平滑处理，例如cmp。

第二步，去除衬底a的硅衬底和锗缓冲层；去除的手段不限，例如磨抛、湿法腐蚀、干法刻蚀、cmp中的一种或多种手段结合去除。

第三步，在所述本征层表面形成n型锗层，或者对所述本征层的浅表层进行n型离子注入以形成n型锗层，n型离子可以是磷、砷等。

最后形成电极，探测器结构，亦如图6所示。

以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。