技术特征：
1.一种半导体器件制备方法，其特征在于，所述方法包括：步骤一，提供一基体，所述基体包括设置栅极结构和有源结构的衬底层；步骤二，在所述基体上方淀积形成第一介质层；步骤三，形成联接构件，包括：开设一次性贯穿所述第一介质层的用于暴露所述栅极结构或/和有源结构的开口，在开口中淀积导电材料形成连接所述栅极结构或/和有源结构的联接构件；步骤四，在第一介质层和联接构件上方形成金属层，需要与所述金属层连通的栅极结构或/和有源结构经由所述联接构件实现所述金属层的连通。2.根据权利要求1所述的半导体器件制备方法，其特征在于，所述方法还包括：在所述步骤三中，对于需要与金属层连通的栅极结构和有源结构，均为其开设一次性贯穿所述第一介质层的开口，在开口中淀积导电材料形成连接所述栅极结构或/和有源结构的联接构件。3.根据权利要求1所述的半导体器件制备方法，其特征在于，所述第一介质层包括下层间介质层和上层间介质层，所述步骤二具体包括：在所述基体上方沉淀形成下层间介质层，在所述下层间介质层上沉淀形成上层间介质层；所述方法还包括：在所述步骤二中形成下层间介质层后，对于部分需要与金属层连通的栅极结构或/和有源结构，为其开设贯穿所述下层间介质层的开口，在开口中淀积导电材料形成接触构件；在所述步骤三中，对于剩余部分需要与金属层连通的栅极结构或/和有源结构，为其开设一次性贯穿所述下层间介质层和上层间介质层的开口，在开口中分别淀积导电材料形成联接构件；以及，形成贯穿所述上层间介质层的用于与所述接触构件连接的导通构件。4.根据权利要求1所述的半导体器件制备方法，其特征在于，所述的在开口中淀积导电材料，包括：先在开口中的整个底面和部分/整个侧面淀积一层导电材料形成衬垫层，然后在开口中淀积导电材料至填满整个开口。5.根据权利要求1所述的半导体器件制备方法，其特征在于，所述方法还包括：在形成联接构件时，沿所述第一介质层深度方向开设的开口中分批次填充形成沿所述第一介质层的深度方向堆叠的至少两层联接结构，先形成与所述栅极结构和/或有源结构抵接的最底部的一层联接结构，最后形成与所述金属层抵接的最顶部的一层联接结构。6.根据权利要求6所述的半导体器件制备方法，其特征在于，所述的分批次填充形成沿所述第一介质层的深度方向堆叠的至少两层联接结构，包括：非顶部联接结构形成步骤：通过原子层沉积沿着开口的底部和侧壁淀积形成具有凹槽的初设衬垫层，并在凹槽中填充虚设件；通过蚀刻初设衬垫层和虚设件至所需高度；去除虚设件露出凹槽，并在凹槽中填充金属材料；蚀刻金属材料至所需高度得到一层联接结构；如果接下来要形成的非最顶部的联接结构，则再次执行所述非顶部联接结构形成步骤，否则执行如下的顶部联接结构形成步骤：顶部联接结构形成步骤：在设有联接结构的开口中以及第一介质层的表面上，依次沉积衬垫层和联接件的材料，在通过平坦化去除多余的材料，以暴露第一介质层的表面并在开口中形成最顶部的一层联接结构。7.根据权利要求1所述的半导体器件制备方法，其特征在于，所述步骤四具体包括：在
第一介质层和联接构件上方形成连续的停止层；蚀刻停止层，填充形成贯穿停止层的金属层，需要与所述金属层连通的栅极结构或/和有源结构经由所述联接构件实现所述金属层的连通。8.根据权利要求1所述的半导体器件制备方法，其特征在于，所述的蚀刻停止层，填充形成贯穿停止层的金属层，具体包括：通过光刻，在连续的停止层中蚀刻贯穿停止层的沟槽以暴露需要与金属层连通的联接构件，形成图案化的停止层；在图案化的停止层的沟槽中及其上方淀积连续的金属，并通过平坦化以暴露图案化的停止层且形成图案化的金属层。9.根据权利要求1所述的半导体器件制备方法，其特征在于，所述步骤三中，在开设开口时，先形成暴露有源结构预定区域的开口，再形成暴露栅极结构预定区域的开口。10.根据权利要求9所述的半导体器件制备方法，其特征在于，所述基体还包括阻挡层、第二介质层和终止层；阻挡层抵接栅极结构的侧壁，并覆盖衬底层的位于栅极结构之间的部分的上表面以及有源结构的上表面，所述阻挡层与栅极结构高度平齐，所述阻挡层向内凹陷形成位于栅极结构之间的凹槽；第二介质层填充所述凹槽且与栅极结构高度平齐；终止层覆盖在栅极结构、阻挡层、第二介质层的上方；所述的形成暴露有源结构预定区域的开口，包括：开设贯穿所述第一介质层、终止层、第二介质层、阻挡层的开口以暴露有源结构预定区域；所述的形成暴露栅极结构预定区域的开口，包括：开设贯穿所述第一介质层和终止层的开口以暴露栅极结构预定区域。
技术总结
本发明公开了一种半导体器件制备方法，包括：提供一基体，基体包括设置栅极结构和有源结构的衬底层；在基体上方淀积形成第一介质层；形成联接构件，包括：开设一次性贯穿第一介质层的用于暴露栅极结构或/和有源结构的开口，在开口中淀积导电材料形成连接栅极结构或/和有源结构的联接构件；在第一介质层和联接构件上方形成金属层，金属层经由联接构件实现与栅极结构或/和有源结构的连通；本发明能够节省大量光掩模，节省传统方法中的中段制程，缩短工艺流程，而且采用单一的联接构件可避免错位的问题。避免错位的问题。避免错位的问题。
技术研发人员：王宪程
受保护的技术使用者：广州集成电路技术研究院有限公司
技术研发日：2021.04.20
技术公布日：2022/10/20