光电芯片的三维封装方法及封装结构与流程

本公开涉及光芯片与电芯片的封装结构及其封装方法，具体涉及光芯片与电芯片的三维封装方法及三维封装结构。

背景技术：

神经形态计算是电子领域中近似大脑的操作的方法。神经形态计算的一个突出方法是人工神经网络(artificialneuralnetwork；ann)，它是人工神经元的集合，人工神经元以特定的方式相互连接，以类似于大脑功能的方式处理信息。人工神经网络被广泛用于人工智能处理任务，这些网络使用多层相互连接的人工神经元执行复杂的数学运算。

为了加速人工神经网络计算任务，人们已经进行了各种努力来设计和实现特定的电子计算系统。为了高速且低功耗地执行各种应用中的人工智能任务，光子计算长期以来一直被视为替代选择。光谱涵盖了广泛的波长范围，因此许多不同波长的光子可以同时进行多路复用和调制，而不会相互干扰光信号。信息以光速传播则可以带来最小的时间延迟。过去几十年，光学通信取得了巨大的成功，但使用光子进行计算仍具有挑战性，尤其是在与最先进的电子处理器相当的规模和性能水平上。虽然全光计算的实现仍然存在许多技术瓶颈，但是使用光电混合系统来实现特定领域的计算加速仍然具有很大的潜力。例如，线性光学元件可以接近光速地计算卷积、傅立叶变换、随机投影和许多其它运算，因为这些运算可作为光与物质交互或光传播的副产物。这些运算是ann架构的基本构建模块，驱动着大多数现代视觉计算算法。

光芯片中的调制器和探测器必须与外部的驱动器、跨阻放大器等协作，如何巧妙地设计封装结构，使得光芯片和电芯片之间形成有效的信号互联，成为产业界的一个关注重点。目前，光芯片与电芯片的封装形式主要有三种方式：1)单片集成，2)二维封装，3)三维封装。单片集成是在同一个流片平台上同时加工光器件与电器件，最终的芯片中同时包含光芯片和电芯片，信号通过芯片内部的金属直接互联。然而，由于目前的硅光芯片的工艺远落后于电芯片的工艺，为了实现单片集成，必须做出妥协，导致电器件和光器件的性能都达不到最优。二维封装是将光芯片和电芯片并排放置在基板上，但是会导致光芯片和电芯片之间的互联线数目受限(互联线只能存在于光芯片和电芯片相邻的那条边)，因此该方案不适用于高io数目的应用场景，同时该方案无法实现小体积的紧凑封装结构。

相比于二维封装，三维封装(即将光芯片和电芯片层叠安装在基板上)可以最大限度地减小封装尺寸。在光芯片和电芯片的三维封装中，为了避免打薄光芯片时造成翘曲从而导致光芯片和电芯片的连接点错位或失效，或者为了使光芯片和电芯片的封装具有较高的强度，通常需要在光芯片表面形成塑封层。然而，光芯片具有用于输入光的光耦合接口，直接对光芯片的表面进行塑封会导致光耦合界面的损坏，从而导致光耦合接口的插入损耗大幅增加并影响光电芯片的实际使用。

技术实现要素：

鉴于上述问题，本公开旨在提供一种光电芯片的三维封装方法及封装结构，其可以在使用注塑材料固定光电芯片以提高封装强度和避免光芯片翘曲的同时，实现对光芯片上的光耦合接口的保护。

本公开的第一方面提供了一种光电芯片的三维封装方法，包括：在光芯片的第一表面的第一区域上固定电芯片；在所述光芯片的第一表面的第二区域上固定裸芯片，其中所述光芯片在所述第二区域处设置有光耦合接口，所述裸芯片具有单面开口的空腔，所述空腔的开口面对所述光耦合接口并覆盖所述光耦合接口；在固定了所述电芯片和所述裸芯片的所述光芯片上形成注塑材料层，使得所述注塑材料层覆盖所述电芯片、所述裸芯片和所述光芯片的第一表面的裸露区域；减薄所述注塑材料层、所述电芯片和所述裸芯片，使得所述裸芯片的空腔上下贯通；以及将所述光芯片的第二表面固定到封装基板上。

在一些实施例中，所述光芯片中具有用于将所述电芯片电连接至所述封装基板的电通道，所述电通道与所述光芯片的第一表面上的第一金属凸起连接；所述在光芯片的第一表面的第一区域上固定电芯片包括：将所述电芯片倒装至所述光芯片的第一表面的第一区域，并且所述电芯片的引脚与所述第一金属凸起接合；所述裸芯片具有开口的一面上具有裸芯片金属凸起；以及所述在所述光芯片的第一表面的第二区域上固定裸芯片包括：将所述裸芯片金属凸起与所述光芯片上的第二金属凸起接合。

在一些实施例中，所述光芯片中的电通道为导电通孔，所述导电通孔在所述光芯片的第二表面固定到所述封装基板上后通过所述光芯片的第二表面上的第三金属凸起连接至所述封装基板上的电连接点。

在一些实施例中，在光芯片的第一表面的第一区域上固定电芯片之前，还包括：在所述光芯片中形成金属盲孔，所述金属盲孔贯通所述光芯片的第一表面，并且在所述光芯片的第一表面上的所述金属盲孔处形成所述第一金属凸起；在所述光芯片上形成所述注塑材料层之后，还包括：从所述光芯片的第二表面减薄所述光芯片使得所述金属盲孔贯通所述光芯片的第二表面以形成所述导电通孔，并且在所述光芯片的第二表面上的所述导电通孔处形成所述第三金属凸起；以及所述将所述光芯片的第二表面固定到封装基板上包括将所述光芯片的第二表面上的第三金属凸起与所述封装基板上的电连接点接合。

在一些实施例中，减薄所述注塑材料层、所述电芯片和所述裸芯片使得所述注塑材料层、所述电芯片和所述裸芯片具有相同的高度。

在一些实施例中，所述三维封装方法还包括：在减薄所述注塑材料层、所述电芯片和所述裸芯片之前，将所述光芯片的第二表面固定至支撑构件；以及在将所述光芯片的第二表面固定到封装基板上之前，将所述光芯片的第二表面从所述支撑构件分离。

在一些实施例中，所述三维封装方法还包括：将光纤阵列穿过所述裸芯片的空腔使用光耦合胶耦合至所述光耦合接口。

本公开的第二方面提供了一种光电芯片的三维封装结构，包括：封装基板，光芯片，其第二表面固定于所述封装基板上；电芯片，固定于所述光芯片的第一表面的第一区域；裸芯片，固定于所述光芯片的第一表面的第二区域，其中所述光芯片在所述第二区域处设置有光耦合接口，所述裸芯片具有上下开口的空腔，所述空腔的下开口面对所述光耦合接口并覆盖所述光耦合接口；以及注塑材料层，位于所述光芯片的第一表面上，包围所述电芯片和所述裸芯片，所述空腔不被所述注塑材料层填充和覆盖。

在一些实施例中，所述光芯片中具有用于将所述电芯片电连接至所述封装基板的电通道，所述电通道与所述光芯片的第一表面上的第一金属凸起连接；所述电芯片倒装至所述光芯片的第一表面的第一区域，所述电芯片的引脚与所述第一金属凸起接合；所述裸芯片具有开口的一面上具有裸芯片金属凸起；以及所述裸芯片金属凸起与所述光芯片上的第二金属凸起接合。

在一些实施例中，所述光芯片中的电通道为导电通孔，所述导电通孔贯穿所述光芯片；并且所述导电通孔通过所述光芯片的第二表面上的第三金属凸起连接至所述封装基板上的电连接点。

在一些实施例中，所述注塑材料层、所述裸芯片和所述电芯片具有相同的高度。

在一些实施例中，所述光耦合接口为光栅耦合器的光耦合接口。

在一些实施例中，所述三维封装结构还包括：光纤阵列，其穿过所述裸芯片的空腔通过光耦合胶耦合至所述光耦合接口。

本公开的第三方面提供了另一种光电芯片的三维封装方法，包括：在光芯片的第一表面的第一区域上固定电芯片；在所述光芯片的第一表面的第二区域上形成光耦合胶层，其中所述光芯片在所述第二区域处设置有光耦合接口，所述光耦合胶层覆盖所述光耦合接口；在所述光芯片的第一表面上形成注塑材料层，所述注塑材料层包围所述电芯片和所述光耦合胶层，其中所述注塑材料层位于所述光耦合接口上方的部分具有上下开口的贯通缺口，所述贯通缺口的下开口的覆盖范围包括所述光耦合接口；将所述光芯片的第二表面固定到封装基板上。

在一些实施例中，所述三维封装方法还包括：在所述光耦合胶层上固定裸芯片；其中，在所述光芯片的第一表面上形成注塑材料层包括：在固定了所述电芯片和所述裸芯片的所述光芯片上注塑形成所述注塑材料层，使得所述注塑材料层覆盖所述电芯片、所述裸芯片和所述光芯片的第一表面的裸露区域；以及减薄所述注塑材料层，使得所述注塑材料层位于所述裸芯片上的部分被去除，并且所述方法还包括：对所述裸芯片位于所述光耦合接口上方的部分进行刻蚀，使得所述裸芯片被完全刻除，或者使得所述裸芯片被部分刻除以形成上下开口的空腔，所述空腔的下开口的覆盖范围包括所述光耦合接口。

在一些实施例中，在所述光芯片的第一表面上形成注塑材料层包括：在固定了所述电芯片和形成了所述光耦合胶层的所述光芯片上注塑形成所述注塑材料层，使得所述注塑材料覆盖所述电芯片、所述光耦合胶层和所述光芯片的第一表面的裸露区域；对所述注塑材料层位于所述光耦合接口上方的部分进行刻蚀，使得所述注塑材料层位于所述光耦合接口上方的部分形成所述上下开口的贯通缺口，所述贯通缺口的下开口的覆盖范围包括所述光耦合接口。

在一些实施例中，所述三维封装方法还包括：在所述光耦合胶层上固定光波导模块，所述光波导模块用于将光从所述光波导模块的上表面耦合到与其下表面对应的所述光耦合接口；其中，在所述光芯片的第一表面上形成注塑材料层包括：在固定了所述电芯片和所述光波导模块的光芯片上注塑形成注塑材料层，使得所述注塑材料层覆盖所述电芯片、所述光波导模块和所述光芯片的第一表面的裸露区域；以及减薄所述注塑材料层，使得所述注塑材料层位于光波导模块上的部分被去除。

在一些实施例中，所述光芯片中具有用于将所述电芯片电连接至所述封装基板的电通道，所述电通道与所述光芯片的第一表面上的第一金属凸起连接；所述在光芯片的第一表面的第一区域上固定电芯片包括：将所述电芯片倒装至所述光芯片的第一表面的第一区域，并且所述电芯片的引脚与所述第一金属凸起接合。

在一些实施例中，所述光芯片中的电通道为导电通孔，所述导电通孔在所述光芯片的第二表面固定到所述封装基板上后通过所述光芯片的第二表面上的第三金属凸起连接至所述封装基板上的电连接点。

在一些实施例中，在光芯片的第一表面的第一区域上固定电芯片之前，还包括：在所述光芯片中形成金属盲孔，所述金属盲孔贯通所述光芯片的第一表面，并且在所述光芯片的第一表面上的所述金属盲孔处形成所述第一金属凸起；在所述光芯片上形成所述注塑材料层之后，还包括：从所述光芯片的第二表面减薄所述光芯片使得所述金属盲孔贯通所述光芯片的第二表面以形成所述导电通孔，并且在所述光芯片的第二表面上的所述导电通孔处形成所述第三金属凸起；以及所述将所述光芯片的第二表面固定到封装基板上包括将所述光芯片的第二表面上的第三金属凸起与所述封装基板上的电连接点接合。

在一些实施例中，所述三维封装方法还包括：减薄所述裸芯片和所述电芯片使得所述注塑材料层、所述裸芯片和所述电芯片具有相同的高度。

在一些实施例中，所述三维封装方法还包括：减薄所述注塑材料层和所述电芯片，使得所述注塑材料层和所述电芯片具有相同的高度。

在一些实施例中，所述三维封装方法还包括：减薄所述光波导模块和所述电芯片，使得所述注塑材料层、所述光波导模块和所述电芯片具有相同的高度。

在一些实施例中，所述三维封装方法还包括：在减薄所述注塑材料层之前，将所述光芯片的第二表面固定至支撑构件；以及在将所述光芯片的第二表面固定到封装基板上之前，将所述光芯片的第二表面从所述支撑构件分离。

在一些实施例中，所述三维封装方法还包括：将光纤阵列穿过所述裸芯片的空腔使用光耦合胶耦合至所述光耦合接口。

在一些实施例中，所述三维封装方法还包括：将光纤阵列穿过所述注塑材料层的贯通缺口使用光耦合胶耦合至所述光耦合接口。

在一些实施例中，所述三维封装方法还包括：使用光耦合胶将光纤阵列或激光器耦合至所述光波导模块的上表面。

本公开的第四方面提供了另一种光电芯片的三维封装结构，包括：封装基板，光芯片，其第二表面固定于所述封装基板上；电芯片，固定于所述光芯片的第一表面的第一区域；光耦合胶层，固定于所述光芯片的第一表面的第二区域上，其中所述光芯片在所述第二区域处设置有光耦合接口；以及注塑材料层，位于所述光芯片的第一表面上，包围所述电芯片和所述光耦合胶层，其中所述注塑材料层位于所述光耦合接口上方的部分具有上下开口的贯通缺口，所述贯通缺口的下开口的覆盖范围包括所述光耦合接口。

在一些实施例中，所述的三维封装结构还包括：裸芯片，固定于所述光耦合胶层上，且位于所述贯通缺口内被所述注塑材料层包围，所述裸芯片在位于所述光耦合接口上方的部分具有上下开口的空腔，所述空腔的下开口的覆盖范围包括所述光耦合接口，且所述空腔不被所述注塑材料层填充和覆盖。

在一些实施例中，所述的三维封装结构还包括：光波导模块，固定于所述光耦合胶层上，且位于所述贯通缺口内被所述注塑材料层包围，用于将光从所述光波导模块的上表面耦合到与其下表面对应的所述光耦合接口。

在一些实施例中，所述光芯片中具有用于将所述电芯片电连接至所述封装基板的电通道，所述电通道与所述光芯片的第一表面上的第一金属凸起连接；所述电芯片倒装至所述光芯片的第一表面的第一区域，所述电芯片的引脚与所述第一金属凸起接合。

在一些实施例中，所述光芯片中的电通道为导电通孔，所述导电通孔贯穿所述光芯片；并且所述导电通孔通过所述光芯片的第二表面上的第三金属凸起连接至所述封装基板上的电连接点。

在一些实施例中，所述注塑材料层和所述电芯片具有相同的高度。

在一些实施例中，所述注塑材料层、所述裸芯片和所述电芯片具有相同的高度。

在一些实施例中，所述注塑材料层、所述光波导模块和所述电芯片具有相同的高度。

在一些实施例中，所述光耦合接口为光栅耦合器的光耦合接口。

在一些实施例中，所述的三维封装结构还包括：光纤阵列，其穿过所述注塑材料层的贯通缺口通过光耦合胶耦合至所述光耦合接口。

在一些实施例中，所述的三维封装结构还包括：光纤阵列，其穿过所述裸芯片的空腔通过光耦合胶耦合至所述光耦合接口。

在一些实施例中，所述的三维封装结构还包括：激光器或光纤阵列，其通过光耦合胶耦合至所述光波导模块的上表面。

附图说明

图1示出了根据本公开的实施例的光电芯片的三维封装方法的示例工艺流程图。

图2示出了根据本公开的实施例的光电芯片的三维封装方法所包括的另一示例步骤的工艺流程图。

图3示出了根据本公开的实施例的在光芯片中形成导电通孔的方法的工艺流程图。

图4示出了根据本公开的实施例的光电芯片的三维封装结构的示例的剖面图。

图5示出了根据本公开的实施例的光电芯片的三维封装结构的示例的俯视图。

图6示出了根据本公开的实施例的光电芯片的三维封装方法的另一示例工艺流程图。

图7示出了根据本公开的实施例的光电芯片的三维封装方法中形成注塑材料层的示例工艺流程图。

图8示出了根据本公开的实施例的光电芯片的三维封装方法的又一示例工艺流程图。

图9示出了根据本公开的实施例的光电芯片的三维封装方法的又一示例工艺流程图。

图10示出了根据本公开的实施例将光纤阵列耦合至光电芯片的三维封装结构的方法的示例图。

图11示出了根据本公开的实施例的光电芯片的三维封装结构的示例图。

图12示出了根据本公开的实施例的包括裸芯片的三维封装结构的示例图。

图13示出了根据本公开的实施例的包括光波导模块的三维封装结构的示例图。

具体实施方式

下面将参照附图更详细地描述本公开的实施例。虽然附图中示出了本公开的一些实施例，然而，应当理解的是，本公开不应该被解释为限于这里阐述的实施例，相反地，提供这些实施例是为了更加透彻和完整地理解本公开。应当理解的是，本公开的附图及实施例仅用于示例性作用，并非用于限制本公开的保护范围。

应当理解的是，本公开的方法实施方式中记载的各个步骤可以按照不同的顺序执行，和/或并行执行。此外，方法实施例可以包括其它的步骤和/或省略某些步骤。

本公开的实施例提供了一种光电芯片的三维封装方法。图1示出了根据本公开的实施例的光电芯片的三维封装方法100的工艺流程图。本公开中所称“光电芯片”表示“光芯片和电芯片”。

如图1所示，根据本公开的实施例的光电芯片103的三维封装方法100包括：首先在光芯片102(又称为光子集成电路(pic))的第一表面的第一区域上固定电芯片103(又称为电子集成电路(eic))(s101)，然后光芯片102的第一表面的第二区域上固定裸芯片104(dummychip)(s102)。在本公开中，光芯片102是集成了光子器件的集成电路，例如是集成了光栅耦合器、光波导阵列、马赫泽德干涉仪和/或光电探测器等光子器件的硅光子集成电路，光芯片102可用于信号传输和/或光子计算，例如用于人工智能中的计算。电芯片103是指电子集成电路，例如是集成了处理器和/或存储器等电子器件的硅电子集成电路。裸芯片104是其上不集成或不具有任何光子器件和电子器件的晶片，例如裸硅片。

在图1所示的示例中，电芯片103和裸芯片104以左右并排的方式布置在光芯片102的第一表面(上表面)的不同区域中，并且电芯片103与裸芯片104之间间隔一定的距离。

应当理解的是，图1所示的示例仅仅是示意性地。根据本公开的实施例，电芯片103和裸芯片104可以以任何合适方式布置在光芯片102的表面上。例如，取决于光芯片102中的光器件的布置，可以将电芯片103布置在光器件中对温度不敏感的区域中，以降低电芯片103散热对光器件的性能造成的影响。例如，微环谐振器对温度的波动非常敏感，如果光芯片102中布置有微环谐振器，应当避免将电芯片103布置在微环谐振器所在的光芯片102的区域中，从而避免电芯片103的散热对微环谐振器造成损坏。相反地，由于裸芯片104是未集成任何器件的裸硅片，其不存在类似于电芯片103的散热问题，因此可以将裸芯片104布置在对温度敏感的光器件所在的区域中。此外，取决于光芯片102的尺寸或整个封装的尺寸，也可以将电芯片103和裸芯片104并排且紧邻地布置，从而适应整个封装的尺寸或者使得整个封装的尺寸更加紧凑。电芯片103和裸芯片104在光芯片102上的布置方式不限于上述方案。

如图1所示，光芯片102在固定裸芯片104所在的第二区域处设置有光耦合接口1021，光耦合接口1021用于将外部光源发射的光耦合进入光芯片102，以供光芯片102中的各种光器件使用。例如，根据本公开的实施例的光耦合接口1021可以是光栅耦合器的耦合接口，该光栅耦合器例如可以是具有多个通道(例如，32个或64个或更多)的回环光栅耦合器。外部光源提供的光可以通过光纤阵列输入到光栅耦合器的光耦合接口1021，以供光栅耦合器和后续的光器件使用。

为了形成对该光耦合接口1021的保护，根据本公开的实施例的裸芯片104具有单面开口的空腔，该空腔的开口面对光耦合接口1021并覆盖光耦合接口1021。裸芯片104及其空腔可以对光耦合接口1021形成封闭的保护空间。在一个示例中，裸芯片104和空腔的横截面可以具有如图1(b)所示的长方形形状，而当从下往上观察时，包含空腔的裸芯片104可以具有类似于“回”字形的形状。应当理解的是，如上所述的“回”字形的形状仅仅是裸芯片104及其空腔的形状的示例，裸芯片及其空腔的形状不限于上述形状。例如，根据实际需要，裸芯片可以具有各种形状，包括但不限于立方体、长方体、圆柱体、其它多边形柱体结构或不规则结构，并且裸芯片中的空腔也可以具有各种形状，包括但不限于立方体、长方体、圆柱体、其它多边形柱体结构或不规则结构，以适应光耦合接口的位置和形状，从而对光耦合接口形成封闭的保护空间。

此外，应当理解的是，尽管在图1中示出了首先在光芯片102的第一表面的第一区域上固定电芯片103，然后在光芯片102的第一表面的第二区域上固定裸芯片104的示例，但是这仅仅是示意性的。根据实际需要，电芯片103和裸芯片104的固定次序可以是任意的，例如，可以在固定电芯片103之前先固定裸芯片104，也可以在同一道工序中同时固定电芯片103和裸芯片104。本公开的说明书和权利要求中即使先描述“固定电芯片”的步骤后描述“固定裸芯片”的步骤，也不表示两个步骤具有先后顺序关系。

再次参考图1，在光芯片102的第一表面固定了电芯片103和裸芯片104(s101、s102)之后，根据本公开的实施例的光电芯片103的三维封装方法100还包括：在固定了电芯片103和裸芯片104的光芯片102上形成注塑材料层105(s103)，使得注塑材料层105覆盖电芯片103、裸芯片104和光芯片102的第一表面的裸露区域。注塑材料例如可以是环氧树脂，其在熔融状态下覆盖上述芯片，并在固化后形成注塑材料层。在固定了电芯片103和裸芯片104的光芯片102上形成注塑材料层105之后，电芯片103和裸芯片104被牢固地固定在光芯片102的相应位置上，从而能够形成高可靠的封装结构，使得封装后的产品更坚固，不易损坏。并且，在光电芯片的封装过程中，可能需要对光芯片102进行打薄。然而，传统的打薄工艺容易使光芯片102翘曲，从而导致光芯片102和电芯片103的连接点造成错位甚至失效，对芯片进行注塑可以解决翘曲问题。

如图1所示，在如上所述在固定了电芯片103和裸芯片104的光芯片102上形成注塑材料层105(s103)之后，裸芯片104的空腔对光耦合接口1021形成与注塑材料层105隔离的封闭空间。由于裸芯片104的空腔的存在，使得在注塑过程中，注塑材料无法进入该空腔从而避免注塑材料覆盖光耦合接口1021，以这种方式将光耦合接口1021与注塑材料隔离开来，对光耦合接口1021起到保护作用。

在固定了电芯片103和裸芯片104的光芯片102上形成注塑材料层105(s103)之后，根据本公开的实施例的光电芯片103的三维封装方法100还包括：减薄所述注塑材料层105、电芯片103和裸芯片104(s104)，使得注塑材料层105位于裸芯片104和电芯片103上的部分被去除，并且使得裸芯片104的空腔上下贯通。通过上述减薄处理，可以使得裸芯片104的空腔上下贯通，从而将光耦合接口1021重新暴露出来，方便后续将外部光源的光通过光耦合接口1021输入到光芯片102中。

上述减薄工艺还可以使得注塑材料层105、裸芯片104和电芯片103具有相同的高度，即注塑材料层105、裸芯片104和电芯片103的上表面在同一高度上，这样封装的芯片使得后续工艺更便利，例如后续在对封装结构加外壳时更便利。上述减薄可以通过例如机械研磨等研磨方式进行，将覆盖了注塑材料层105的光芯片102放入研磨机进行研磨以达到所需的厚度和表面粗糙度，并继续完成该表面所需的再布线和焊料凸点工艺。

此外，根据本公开的实施例，在减薄注塑材料层105和裸芯片104(s104)之前，方法100还可包括：将光芯片102的第二表面固定至支撑构件。通过将光芯片102固定到支撑构件上，便于对注塑材料层105和裸芯片104进行减薄。例如，可以通过粘合剂将光芯片102的下表面固定至支撑构件(例如，载体晶元)上，然后使用机械研磨的方式对注塑材料层105和裸芯片104进行减薄。之后，在将光芯片102的第二表面固定到封装基板101上(s105)之前，将光芯片102的第二表面从支撑构件分离。

在减薄所述注塑材料层105、电芯片103和裸芯片104(s104)之后，根据本公开的实施例的光电芯片103的三维封装方法100还包括：将光芯片102的第二表面固定到封装基板101上(s105)。在一些实施例中，封装基板101具有平面网格阵列(landgridarray，lga)的结构。然而，根据本公开的实施例的封装基板101不限于lga结构，例如，其还可以具有各种其它结构，包括但不限于插针网格阵列(pingridarray，pga)、球栅网格阵列(ballgridarray，bga)等。

根据本公开的实施例，在完成图1(e)所示的步骤s105后，如图2所示，三维封装方法100在图1的基础上还可包括：将光纤阵列fa穿过裸芯片104的空腔使用光耦合胶耦合至光耦合接口1021(s106)。在图2中，光耦合接口1021与光纤阵列fa之间是光耦合胶用于将光纤阵列fa固定到光耦合接口1021上。根据一些实施例，可以使用光耦合胶将光纤阵列倾斜地耦合到光耦合接口1021。例如，可以相对于光芯片102的第一表面以45°角的方式将光纤阵列耦合至光栅耦合器的接口，光纤阵列的另一端可连接外部光源，以提供对光芯片102的光信号输入。

再次参考图1，如步骤s105所示，光芯片102中还具有用于将电芯片103电连接至封装基板101的至少一个电通道1022，并且该电通道1022与光芯片102的第一表面上的第一金属凸起1023连接。应当理解的是，尽管图1示出了光芯片102中具有两个电通道，但这仅仅是示例性的，取决于实际应用，可以在光芯片102中形成更多电通道，该电通道用于将电芯片103与封装基板101进行电互连。在图1所示的示例中，电通道1022为导电通孔，即光芯片102中形成通孔并注入导电材料，例如金属，使得导电通孔的两端形成电连接。然而，本公开的电通道1022不限于导电通孔，可以是任何形式的能够使两端形成电连接的电通道。

在一些实施例中，在光芯片102的第一表面的第一区域上固定电芯片103(s101)包括：将电芯片103倒装至所述光芯片102的第一表面的第一区域，并且所述电芯片103的引脚1033与电通道1022所连接的第一金属凸起1023接合，如图1(a)和图1(e)所示(图中引脚1033和第一金属凸起1023接合在一起)。图1的示例中示出了电芯片103的所有引脚都与电通道1022处的第一金属凸起1023结合，但是这仅仅是示例性的。在其它实施例中，电芯片中可以不是所有的引脚都要通过电通道与封装基板互连。例如，电芯片中专用于与光芯片互连的引脚可以直接与光芯片互连，而不是必需通过电通道连接到封装基板上。

此外，在一些实施例中，裸芯片104在具有开口的一面上也具有金属凸起(即裸芯片金属凸起1046)，并且在光芯片102的第一表面的第二区域上固定裸芯片104包括：将裸芯片金属凸起1046与光芯片102上的第二金属凸起1026接合，如图1(b)所述(图中裸芯片金属凸起1046和第二金属凸起1026接合在一起)。应当理解的是，尽管裸芯片104可以通过金属凸起与光芯片102进行连接，但是由于裸芯片104是不包含任何光器件或电器件的裸芯片104，因此无需通过电通道1022将裸芯片104与封装基板101互连。此外，将裸芯片104固定到光芯片102上的方式不限于采用金属凸起进行结合，还可以采用其他任何合适的方式，例如使用粘合剂将裸芯片104固定到光芯片102上。

根据一些实施例，如图1所示的光芯片102中的电通道1022为导电通孔，该导电通孔在光芯片102的第二表面固定到封装基板101上后通过光芯片102的第二表面上的第三金属凸起1027连接至封装基板101上的电连接点1017，如图(e)所示。

当光芯片102为硅芯片时，光芯片102中的导电通孔又称为“硅通孔”(throughsiliconvia，tsv)，tsv是一项高密度封装技术，正在逐渐取代目前工艺比较成熟的引线键合技术，被认为是第四代封装技术。tsv技术通过铜、钨、多晶硅等导电物质的填充，实现硅通孔的垂直电气互连。硅通孔技术可以通过垂直互连减小互联长度，减小信号延迟，降低电容/电感，实现芯片间的低功耗、高速通信，增加宽带和实现器件集成的小型化。tsv工艺可以包括深硅刻蚀形成微孔或盲孔、绝缘层/阻挡层/种子层的沉积、深孔填充、化学机械抛光、减薄、以及再分布引线制备等工艺技术。

图3示出了根据本公开的实施例的在光芯片中形成导电通孔的方法300的工艺流程图。

根据本公开的实施例，在光芯片中形成导电通孔1022的方法300包括：在如图1所示在光芯片的第一表面的第一区域上固定电芯片之前，在光芯片中形成金属盲孔(s301)。在一些实施例中，所述金属盲孔贯通光芯片的第一表面，并且在光芯片的第一表面上的金属盲孔处形成如关于图1所述第一金属凸起1023。该第一金属凸起例如是焊盘或焊球等。在光芯片中形成盲孔的方法包括但不限于激光刻蚀、深反应离子刻蚀等，在形成盲孔后再采用例如深孔填充等工艺进行导电材料(例如金属)的填充。

如图3所示。根据本公开原理的实施例，在光芯片中形成导电通孔的方法300还包括：在如图1所示在光芯片上形成所述注塑材料层之后，从光芯片的第二表面减薄光芯片使得金属盲孔贯通光芯片的第二表面以形成导电通孔(s302)。并且，在形成导电通孔后，可以在光芯片的第二表面上的导电通孔处形成第三金属凸起1027。光芯片减薄可以例如通过机械研磨等方式进行，将形成注塑材料层的光芯片放入研磨机，然后进行研磨以达到所需的厚度和表面粗糙度，并使得光芯片中的盲孔贯通以形成通孔。在本公开中，由于具有注塑材料层的保护，在减薄光芯片时可以避免光芯片的翘曲。在本公开的实施例中，导电通孔1022是在导电盲孔的闭合端被去除后形成的，两者在产品中指向相同的部分，因此用相同的附图标记1022表示导电盲孔，并且在描述“导电通孔”时，根据工艺流程所处的阶段，“导电通孔”可能表示“导电盲孔”。

需要说明的是，根据本公开的实施例的导电通孔中的导电材料可以是完全填充也可以是不完全填充，只要能使导电通孔形成满足要求的导电性能即可。例如，不完全填充可以仅在通孔的内壁上形成导电材料层。完全填充或不完全填充所采用导电材料包括但不限于多晶硅、铜、钨和高分子导体等，并且使用导电材料层对通孔进行填充的方法包括但不限于电镀、化学气相沉积、高分子涂布等。

在一些实施例中，在光芯片中包含多个导电通孔并形成上述第三金属凸起的情况下，将光芯片的第二表面固定到封装基板上(s105)包括：将光芯片的第二表面上的第三金属凸起1027与封装基板上的电连接点1017接合。

根据本公开的上述实施例所提供的光电芯片的三维封装方法，在封装中形成注塑材料层使得封装结构更稳固并可以避免光芯片在减薄时导致翘曲，同时由于引入了裸芯片使得光芯片中的光耦合接口不受注塑材料层的破坏，保护了光耦合接口。

根据本公开的实施例还提供了一种光电芯片的三维封装结构。图4示出了根据本公开的实施例的光电芯片的三维封装结构400的示例的剖面图。

如图4所示，根据本公开的实施例的光电芯片的三维封装结构400包括：封装基板401、光芯片402、电芯片403、裸芯片404以及注塑材料层405。

如图4所示，光芯片402的第二表面固定于封装基板401上，电芯片403固定于光芯片402的第一表面的第一区域，并且裸芯片404固定于光芯片402的第一表面的第二区域。应当理解的是，第一区域和第二区域是光芯片403的第一表面上相互不重叠的区域。如图4所示，光芯片402在固定裸芯片404所在的第二区域处设置有光耦合接口4021，光耦合接口4021用于将外部光源发射的光耦合进入光芯片402。例如，根据本公开的实施例的光耦合接口4021可以是光栅耦合器的耦合接口。外部光源提供的光可以通过光纤阵列输入到光栅耦合器的光耦合接口，通过光栅耦合器耦合进光芯片402。

为了形成对光耦合接口4021的保护，根据本公开的实施例的裸芯片404具有上下开口的空腔4023，该空腔的下开口面对光耦合接口4021并覆盖光耦合接口4021。

图5示出了根据本公开的实施例的与图4中的剖面图相对应的光电芯片的三维封装结构400中除封装基片401外的结构的示例俯视图，其中，与图4中相同的元件符号表示相同的元件。如图5所示，具有空腔的裸芯片404具有类似于“回”字形的横截面形状。

此外，如图4和图5所示，注塑材料层405位于光芯片402的第一表面上，并且包围电芯片403和裸芯片404。裸芯片404中形成的空腔不被注塑材料层405填充和覆盖，从而光耦合接口4021不被注塑材料遮盖和破坏，并且光输入元件(例如光纤阵列)可以通过空腔耦合到光耦合接口4021。

再次参考图4，光芯片402中还可以具有用于将电芯片403电连接至封装基板401的至少一个电通道4022，并且该电通道4022与光芯片402的第一表面上的第一金属凸起连接。电芯片403可以以倒装的方式连接至光芯片402的第一表面的第一区域。

在一些实施例中，裸芯片404在下开口的一面上可以具有裸芯片金属凸起，并且裸芯片金属凸起与光芯片402上的第二金属凸起接合。

根据一些实施例，如图4所示的光芯片402中的电通道4022为导电通孔，该导电通孔贯穿光芯片402，并且通过光芯片402的第二表面上的第三金属凸起连接至封装基板401上的电连接点。

根据一些实施例，如图4所示，裸芯片404、电芯片403和注塑材料层405可以具有相同的高度。

此外，根据一些实施例，根据本公开的实施例的光电芯片的三维封装结构还可以包括光纤阵列(参见图2所示的光纤阵列fa)，该光纤阵列穿过裸芯片404的空腔耦合至光耦合接口4021。根据一些实施例，可以使用光耦合胶将光纤阵列倾斜地耦合到光耦合接口4021。例如，可以相对于光芯片402的第一表面以45°角的方式将光纤阵列耦合至光栅耦合器的接口，光纤阵列的另一端可连接外部光源，以提供对光芯片的光信号输入。

需要说明的是，上文参照图1-3对三维封装方法的具体描述同样适用于图4和图5的三维封装结构。

图6示出了根据本公开的另一实施例的光电芯片的三维封装方法600的工艺流程图。

如图6所示，光电芯片的三维封装方法600包括：在光芯片602的第一表面的第一区域上固定电芯片603(s601)、以及在光芯片602的第一表面的第二区域上形成光耦合胶层606(s602)。其中，光芯片602在第二区域处设置有光耦合接口6021，并且光耦合胶层606覆盖光耦合接口6021。

本实施例中的光芯片602可以是如上结合图1描述的光芯片102，本实施例中的电芯片603可以是如上结合图1描述的电芯片103，并且本实施例中的光耦合接口6021也可以是如上关于图1所述的光栅耦合器的耦合接口，在此不再赘述。

在本实施例中，光耦合胶层606的材料是能够进行光耦合的任何胶，例如可以是紫外光固化胶。例如，在光芯片602的第一表面的第二区域上形成光耦合胶层606(s602)可包括：将紫外光固化胶涂抹在光耦合接口6021所在的区域中并完全覆盖光耦合接口6021，然后用适当波长(例如365nm－400nm)及能量的紫外灯进行照射直至其完全固化，从而形成光耦合胶层606。在固化过程中，固化时间根据不同的材料、胶层厚度、紫外线强度而有所不同。固化后的光耦合胶层606呈透明的胶层，例如具有90％-98％或更高的透光率，因此能够允许外部光源提供的光以较小的损耗输入到光耦和接口6021中。固化后的光耦合胶层606能够有效地对光耦合接口6021形成保护，避免后续处理(例如，如下文即将描述的注塑材料层的形成和开口)对光耦合接口6021造成损伤或破坏。此外，即使光耦合胶层606在工艺流程中不可避免地收到损伤，还比较容易进行修复，例如在被损伤的光耦合胶层606表面上再涂覆一层同样材料的光耦合胶。此外，在例如光纤阵列的光输入元件耦合到覆盖了光耦合胶层606的光耦合接口6021上时，也需要涂覆光耦合胶，因此在采用光耦合胶耦合光输入元件时可以自动地修复光耦合胶层606。

在光芯片602的第一表面的第二区域上形成光耦合胶层606(s602)之后，方法600还包括：在光芯片602的第一表面上形成注塑材料层605(s603)。如图6(c)所示，注塑材料层605包围电芯片603和光耦合胶层606，并且注塑材料层605位于光耦合接口6021上方的部分具有上下开口的贯通缺口6051，贯通缺口6051的下开口的覆盖范围所述光耦合接口6021。

在形成如图6(c)所示的具有贯通缺口6051的注塑材料层605之后，如图6(d)所示，将光芯片602的第二表面固定到封装基板(601)上(s604)。

如上关于图1所述，对芯片进行注塑是形成高可靠的封装结构以及解决减薄光芯片所导致的翘曲问题的重要手段。注塑材料例如可以是环氧树脂，其在熔融状态下注入到光芯片的第一表面上，并在固化后形成注塑材料层，并且可以使用多种方法形成如图6(c)所示的最终形状的注塑材料层605及其中的贯通缺口6051。

在一些实施例中，例如，可以使用注塑材料将光芯片的第一表面上的裸露区域覆盖起来以形成上表面平坦的注塑材料层，然后可以利用合适的机械、化学或光学刻除的方法去除光耦合胶层上方区域中的注塑材料，从而形成如图6(c)所示的注塑材料层605中的贯通缺口6051，进而使光耦合胶层606暴露在贯通缺口6051中。

图7示出了根据本公开的实施例的三维封装方法600中形成注塑材料层的示例工艺流程图。图7所示的方法步骤s701-s703为图6中步骤s603的细化步骤。

如图7(a)所示，首先，在固定了电芯片603和形成了光耦合胶层606的光芯片602上注塑形成注塑材料层605(s701)，使得注塑材料覆盖电芯片603、光耦合胶层606和光芯片602的第一表面的裸露区域。

然后，如图7(b)所示，减薄注塑材料层605和电芯片603(s702)，使得减薄后的注塑材料层605和电芯片603具有相同的高度，即注塑材料层605和电芯片603的上表面具有相同的高度。例如，可以使用如关于图1所述的机械研磨法对注塑材料层和电芯片进行减薄。然而，应当理解的是，本公开的减薄方法不限于此，例如，也可以采用其他方法对注塑材料层和电芯片进行减薄，包括但不限于精密切割、化学刻蚀等。

接着，如图7(c)所示，对注塑材料层605位于所述光耦合接口6021上方的部分进行刻蚀，使得注塑材料层605位于所述光耦合接口6021上方的部分形成上下开口的贯通缺口6051(s703)。其中，贯通缺口6051的下开口的覆盖范围包括光耦合接口6021。刻蚀注塑材料的方法可以包括任何合适的方法，例如采用激光刻蚀的方法。

需要说明的，在一些实施中，图7(b)对应的步骤s612可以省略，即可以在不减薄注塑材料层和电芯片的情况下对注塑材料层605进行刻蚀。

在图7的实施例中，光耦合胶层606能够有效地对光耦合接口6021形成保护，避免其受到注塑材料层的刻蚀的损伤。

图8示出了根据本公开的实施例的三维封装方法600的另一示例流程图。图8的方法是图6的方法的补充和细化，与图6的方法步骤相同的方法步骤在图8中未示出。图8中的步骤s802-s803为图6中步骤s603的细化步骤，图8中的步骤s801和s804是图6中的步骤之外补充增加的步骤。

如图8(a)所示，封装方法600还可包括：在光耦合胶层606上固定裸芯片604(s801)。不同于图1所示的方法100中的具有空腔的裸芯片104，本实施例中的裸芯片604不一定需要具有空腔，其可以是实心的裸芯片，例如可以是实心的立方体、长方体、圆柱体、其它多边形柱体结构或不规则结构。当然，裸芯片604也可以具有空腔。

根据本实施例，在光芯片602的第一表面上形成注塑材料层605可以包括：在固定了电芯片603和裸芯片604的光芯片602上注塑形成注塑材料层605，使得注塑材料层605覆盖电芯片603、裸芯片604和光芯片602的第一表面的裸露区域(s802)；以及减薄注塑材料层605使得注塑材料层605位于裸芯片604上的部分被去除(s803)。可选的，可以一并减薄裸芯片604和电芯片603使得减薄后的裸芯片604、电芯片603和注塑材料层605具有相同的高度，即三者的上表面的高度相同。减薄方法可采用类似于如上关于图7(b)所述的方法，在此不再赘述。

接着，对减薄后的裸芯片604位于光耦合接口6021上方的部分进行刻蚀(s804)，使得裸芯片被完全刻除，或者使得所述裸芯片被部分刻除以形成上下开口的空腔，所述空腔的下开口的覆盖范围包括光耦合接口6021。注意，为了简化描述，图8(d)中仅示出了部分刻除裸芯片的示例。在裸芯片被完全刻除的情况下，将形成类似于图7(c)所示的结构。被部分刻除的裸芯片604的形状类似关于图1、图4和图5所描述的形状。

应当理解的是，在部分刻除裸芯片的情况下，注塑材料层中形成的贯通缺口并不完全是中空的，而是填充了裸芯片被部分刻除后的剩余部分。换言之，在本公开中，注塑材料层中的贯通缺口并不要求是没有填充的空腔，而仅要求在该部分没有注塑材料即可，其中可以是空气或填充其他部分。

在图8的实施例中，光耦合胶层606能够有效地对光耦合接口6021形成保护，避免其在刻蚀裸芯片时受到损伤。而且，在图8的实施例中，覆盖在光耦合胶层606上的是裸芯片，刻蚀裸芯片对光耦合胶层606的损伤小于刻蚀注塑材料层的损伤。

图8示出了注塑材料层中的贯通缺口被部分填充的示例。在一些实施例中，可以使用合适的模块完全填充该贯通缺口，例如可以填充具有导光功能的模块来将外部光源耦合至光芯片中的光耦合接口。

图9示出了根据本公开的实施例的三维封装方法600的另一流程图。图9的方法是图6的方法的补充和细化，与图6的方法步骤相同的方法步骤在图9中未示出。图9中的步骤s902-s903为图6中步骤s603的细化步骤，图9中的步骤s901是图6中的步骤之外补充增加的步骤。

如图9所示，封装方法600还可包括：在光耦合胶层606上固定光波导模块607(s901)。光波导模块607用于将光从光波导模块607的上表面耦合到与其下表面对应的光耦合接口6021。光波导模块607可以是在内部具有光波导的任何模块，例如硅材料波导或氧化硅材料波导等。例如，光波导模块607中可以具有垂直的光波导(如图9中光波导模块607中的虚线所示)，其下表面通过光耦合胶层606耦合至光耦合接口6021，并且其上表面上设置有用于与外部光输入元件(例如激光光源或光纤阵列)进行耦合的接口。

根据本实施例，在光芯片602的第一表面上形成注塑材料层605包括：在固定了电芯片603和光波导模块607的光芯片602上注塑形成注塑材料层605，使得注塑材料层605覆盖电芯片603、光波导模块607和光芯片602的第一表面的裸露区域(s902)；以及减薄注塑材料层605(s903)，使得注塑材料层605位于光波导模块607上的部分被去除。并且，可选的，可以一并减薄光波导模块607和电芯片603，使得注塑材料层605、光波导模块607和电芯片603具有相同的高度。减薄的方法采用类似于如上关于图7(b)所述的方法，在此不再赘述。

在图9的实施例中，光耦合胶层606和光波导模块607能够有效地对光耦合接口6021形成保护，避免其在刻蚀注塑材料层605时受到损伤。而且，光波导模块607使得外部光输入元件向光芯片602输入光信号的接口转移到光波导模块607的上方，使得耦合外部光输入元件更方便，而且光波导模块607的光输入接口若受到损伤也更容易修复，例如在减薄光波导模块607时抛光光波导模块607的上表面去除损伤。

返回参考图6，本公开的实施例中的光芯片602中还可以具有用于将电芯片603电连接至封装基板601的电通道6022，电通道6022与光芯片602的第一表面上的第一金属凸起连接。在一些实施例中，在光芯片602的第一表面的第一区域上固定电芯片603(s601)包括：将电芯片603倒装至光芯片602的第一表面的第一区域，并且电芯片603的引脚与第一金属凸起接合。

在一些实施例中，光芯片602中的电通道6022为导电通孔，导电通孔在光芯片602的第二表面固定到封装基板601上后通过光芯片602的第二表面上的第三金属凸起连接至封装基板601上的电连接点。

形成导电通孔的方法类似于先前关于图3所述的方法，在此不再赘述。

此外，在一些实施例中，图6-9中所示的三维封装方法还可包括：在减薄注塑材料层605之前，将光芯片602的第二表面固定至支撑构件；以及在将光芯片602的第二表面固定到封装基板601上之前，将光芯片602的第二表面从所述支撑构件分离。例如，通过将光芯片固定到支撑构件上，便于对注塑材料层、裸芯片、电芯片和/或光波导模块进行减薄。例如，可以通过粘合剂将光芯片的下表面固定至支撑构件(例如，载体晶元)上，然后使用机械研磨的方式对注塑材料层和裸芯片进行减薄。也可以使用其他合适的方式对注塑材料层、裸芯片、电芯片和光波导模块进行减薄，包括但不限于精密切割、化学刻蚀等。

需要说明的是，上文关于图1-3所描述的三维封装方法的细节同样适用于图6-9的实施例的三维封装方法，除非文中另有说明或根据上下文明显不适用。

在将光芯片固定到封装基板上形成三维封装结构后，图6-9所示的三维封装方法还可以包括：将光输入元件耦合至该三维封装结构上。图10示出了根据本公开实施例将光纤阵列耦合至光电芯片的三维封装的方法的示例。例如，在如图7(c)所示由注塑材料层形成贯通缺口6051的情况下，可以将作为光输入元件的光纤阵列fa穿过注塑材料层605的贯通缺口6051使用光耦合胶耦合至光耦合接口6021，如图10(a)所示。在如图8(d)所示在注塑材料层形成贯通缺口6051中还包含具有空腔的裸芯片的情况下，可以将作为光输入元件的光纤阵列fa穿过裸芯片的空腔使用光耦合胶耦合至光耦合接口6021，如图10(b)所示。在如图9(c)所示在注塑材料层形成贯通缺口6051中还包含光波导模块607的情况下，可以使用光耦合胶将作为光输入元件的光纤阵列fa耦合至光波导模块607的上表面，如图10(c)所示。在一些实施例中，在如图9(c)所示在注塑材料层形成贯通缺口6051中还包含光波导模块607的情况下，还可以在光波导模块607的上表面上直接耦合激光器，例如垂直发光激光器。

以上描述了通过在光芯片的光耦合接口上形成光耦合胶层来保护光耦合接口的各种实施例。应当理解的是，虽然针对附图中的各个示例描述了上述光电芯片的三维封装方法，但是本领域技术人员根据需要，在不背离本申请的构思的情况下可以将各个示例中的工艺、方法或流程进行各种组合或修改，通过该组合和修改得到的方法仍然落在本公开的保护范围内。

下面将描述通过上述各种三维封装方法形成的光电芯片的三维封装结构。

图11示出了根据本公开的实施例的光电芯片的三维封装结构1100的示例。

如图11所示，光电芯片的三维封装结构1100包括：封装基板1101，光芯片1102，其第二表面固定于封装基板1101上；电芯片1103，固定于光芯片1102的第一表面的第一区域；光耦合胶层1106，固定于光芯片的1102第一表面的第二区域上，其中光芯片1102在第二区域处设置有光耦合接口1121；注塑材料层1105，位于光芯片1102的第一表面上，包围电芯片1103和光耦合胶层1106，其中注塑材料层1105位于光耦合接口1121上方的部分具有上下开口的贯通缺口1151，贯通缺口1151的下开口的覆盖范围包括光耦合接口1121。

在一些实施例中，光芯片1102中具有用于将电芯片1103电连接至封装基板1101的电通道1122，电通道1122与光芯片1102的第一表面上的第一金属凸起连接。例如，电芯片1103倒装至光芯片1102的第一表面的第一区域，电芯片1103的引脚与第一金属凸起接合。

在一些实施例中，光芯片1102中的电通道1122为导电通孔，该导电通孔贯穿光芯片1102，并且该导电通孔通过光芯片1102的第二表面上的第三金属凸起1124连接至封装基板1101上的电连接点。

在一些实施例中，注塑材料层1105和电芯片1103具有相同的高度。

在一些实施例中，光耦合接口1121为光栅耦合器的光耦合接口。

在一些实施例中，光电芯片的三维封装结构1100还可包括光纤阵列fa，光纤阵列fa穿过注塑材料层1105的贯通缺口1151，通过光耦合胶耦合至光耦合接口1121。

根据本公开的实施例的三维封装结构还可包括裸芯片。图12示出了根据本公开的实施例的包括裸芯片的三维封装结构1200的示例。

如图12所示，相比于图11，三维封装结构1200还包括裸芯片1204，裸芯片1204固定于光耦合胶层1106上，且位于贯通缺口1151内被注塑材料层1105包围，裸芯片1204在位于光耦合接口1121上方的部分具有上下开口的空腔，该空腔的下开口的覆盖范围包括光耦合接口1121，且该空腔不被注塑材料层1105填充和覆盖。

在一些实施例中，裸芯片1204、注塑材料层1105和电芯片1103具有相同的高度。

在如图12所示的三维封装结构1200中，还可包括光纤阵列fa，其穿过裸芯片1204的空腔通过光耦合胶耦合至光耦合接口1121。

根据本公开的实施例的三维封装结构还可包括光波导模块。图13示出了根据本公开的实施例的包括光波导模块的三维封装结构1300的示例。

如图13所示，相比于图11，三维封装结构1300还包括光波导模块1307，光波导模块1307被固定于光耦合胶层1121上，且位于贯通缺口内被注塑材料层1105包围，用于将光从光波导模块1307的上表面耦合到与其下表面对应的光耦合接口1121。

在一些实施例中，光波导模块1307、注塑材料层1105和电芯片1103具有相同的高度。

在如图13所示的三维封装结构1300中，还可包括光纤阵列fa，光纤阵列fa通过光耦合胶耦合至光波导模块1307的上表面。

在一些实施例中，在如图13所示在注塑材料层形成的贯通缺口中还包含光波导模块1307的情况下，还可以将激光器直接耦合至光波导模块1307的上表面，从而直接将激光器发出的光提供给光波导模块1307。

需要说明的是，上文参照图6-9对三维封装方法的具体描述同样适用于上述关于图11-13的三维封装结构。

在上述描述中，已经结合附图描述了本公开的实施例。应当理解的是，上述实施例仅仅是说明性的，并且本领域技术人员应当理解，可以以各种方式修改本实施例的构成元素和处理的组合，并且这种修改也落入本公开的范围内。