图像传感器及其形成方法与流程

1.本公开涉及图像传感器及其形成方法。


背景技术：

2.许多现代的电子器件包括使用图像传感器的光学成像器件(例如，数码相机)。图像传感器可包含像素区阵列和支持逻辑(supporting logic)。像素区分别地包括光二极管结构以测量入射辐射(例如，光)且将所述入射辐射转换成电子数据，并且支持逻辑有助于读出测量值。


技术实现要素：

3.在一些实施例中，本公开涉及一种形成图像传感器的方法。执行第一外延沉积工艺以在衬底上方形成第一掺杂epi层。第一掺杂epi层具有第一掺杂类型。随后，执行第二外延沉积工艺以在第一掺杂epi层上形成第二掺杂epi层。第二掺杂epi层具有与第一掺杂类型相对的第二掺杂类型。随后，形成隔离结构以在多个像素区内将第一掺杂epi层和第二掺杂epi层分开为多个光二极管结构。多个光二极管结构配置成将从图像传感器的第一侧进入的辐射转换成电信号。
4.在一些替代实施例中，本公开涉及一种图像传感器。图像传感器包括第一掺杂类型的第一掺杂epi层和安置在第一掺杂epi层上的第二掺杂epi层。第二掺杂epi层具有与第一掺杂类型相对的第二掺杂类型。图像传感器还包括隔离结构，所述隔离结构安置在多个像素区中的相邻像素区之间以将第一掺杂epi层和第二掺杂epi层分开为多个光二极管结构，所述多个光二极管结构配置成将从图像传感器的第一侧进入的辐射转换成电信号。第一掺杂epi层具有从远离第二掺杂epi层的一侧到接触第二掺杂epi层的另一侧单调递增的掺杂浓度。
5.在又其他实施例中，本公开涉及一种图像传感器。图像传感器包括具有图像感测单元的多个像素区。图像传感器包括彼此接触且跨越多个像素区安置的第一掺杂类型的第一掺杂epi层和第二掺杂类型的第二掺杂epi层。第二掺杂类型与第一掺杂类型相对。图像传感器还包括多个深沟槽隔离(dti)结构，所述多个深沟槽隔离结构安置在多个像素区中的相邻像素区之间以将第一掺杂epi层和第二掺杂epi层分开为多个光二极管结构，所述多个光二极管结构配置成将从图像传感器的第一侧进入的辐射转换成电信号。
附图说明
6.当结合附图阅读时，从以下详细描述最好地理解本公开的各方面。应注意，根据业界中的标准惯例，各种特征未按比例绘制。实际上，为了论述清楚起见，可以任意地增大或减小各种特征的尺寸。
7.图1示出包括外延沉积光二极管结构的图像感测管芯的像素区的一些实施例的横截面视图。
8.图2a到图2c示出外延沉积光二极管结构的掺杂层的掺杂浓度分布的一些实施例的图。
9.图3示出光二极管结构的掺杂层的掺杂浓度分布的替代方案的图。
10.图4a到图4c示出包括图像感测管芯的多个像素区的图像传感器的一些实施例的俯视图和一些横截面视图，所述图像感测管芯包括通过隔离结构分开的多个外延沉积光二极管结构。
11.图5示出包括接合在一起的图像感测管芯和逻辑管芯的集成芯片的一些实施例的横截面视图，其中图像感测管芯具有外延沉积光二极管结构。
12.图6到图16示出绘示形成具有光二极管和外延沉积光二极管结构的图像传感器的方法的横截面视图的一些实施例。
13.图17示出形成具有外延沉积光二极管结构的图像传感器的方法的一些实施例的流程图。
具体实施方式
14.以下公开内容提供用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述组件和布置的特定实例来简化本公开。当然，这些组件和布置只是实例且并不希望为限制性的。举例来说，在以下描述中，第一特征在第二特征上方或第二特征上的形成可包含第一特征与第二特征直接接触地形成的实施例，且还可包含额外特征可在第一特征与第二特征之间形成以使得第一特征与第二特征可不直接接触的实施例。另外，本公开可在各种实例中重复附图标记和/或字母。这种重复是出于简化和清楚的目的，且本身并不指示所论述的各种实施例和/或配置之间的关系。
15.此外，为易于描述，可在本文中使用例如“下方”、“在
…
下方”、“下部”、“在
…
上方”、“上部”以及类似术语的空间相对术语来描述如图中所示出的一个元件或特征与另一元件或特征的关系。除图式中所描绘的定向以外，空间相对术语意图涵盖器件在使用或操作中的不同定向。装置可以其他方式定向(旋转90度或处于其他定向)，且本文中所使用的空间相对描述词可同样相应地进行解释。
16.不断地改进集成电路(integrated circuit；ic)技术。这类改进经常涉及按比例缩小器件几何形状以实现较低制造成本、较高器件集成密度、较高速度以及较好性能。归因于器件按比例调整和较大的垂直厚度(vertical thickness)，可改变图像传感器的像素区的器件尺寸以具有较小像素大小，从而实现所要满阱容量(full well capacity)。器件尺寸改变为形成深注入阱和光二极管区的光二极管注入工艺带来挑战。除高制造复杂度和成本以外，这些注入工艺还涉及降低曝光分辨率的厚光刻胶层。举例来说，如果临界尺寸小于0.2微米，那么几乎不能实现具有大于3微米的光刻胶层的精确光刻工艺。
17.鉴于上文，本公开涉及一种包括外延沉积光二极管的图像传感器和相关联的形成方法。在一些实施例中，图像传感器具有图像感测单元的多个像素区。图像传感器包括彼此接触且跨越多个像素区安置的第一掺杂类型的第一掺杂epi层和第二掺杂类型的第二掺杂epi层。多个深沟槽隔离(deep trench isolation；dti)结构安置在多个像素区中的相邻像素区之间以将第一掺杂epi层和第二掺杂epi层分开为多个光二极管结构，所述多个光二极管结构配置成将从图像传感器的第一侧进入的辐射转换成电信号。在一些实施例中，第二
掺杂epi层通过毯覆式外延沉积工艺形成于第一掺杂epi层上。与通过高能量注入在第一掺杂epi层深处形成第二掺杂epi层的替代方案相比，可以省略光刻、注入以及热激活的工艺。并且，对于所形成的具有较好可控性的掺杂层，可实现更均一且更平滑的掺杂分布曲线。另外，光二极管结构的满阱容量通过增加的光二极管面积而增大。此外，如稍后更详细地解释，由于外延工艺的毯覆式覆盖，对处理衬底和其去除工艺的选择更灵活。
18.图1示出根据一些实施例的具有外延沉积光二极管结构104的图像感测管芯134的像素区103的横截面视图。光二极管结构104配置成将入射辐射或入射光(例如，光子)转换成电信号。光二极管结构104包括具有相对掺杂类型的一对外延沉积掺杂区，例如具有第一掺杂类型(例如，通过例如磷、砷、锑等掺杂剂掺杂的n型)的第一区，和具有与第一掺杂类型相对的第二掺杂类型(例如，通过例如硼、铝、铟等掺杂剂掺杂的p型)的邻接第二区。出于说明的目的，下文所公开的实施例对于各种掺杂层使用n型作为第一掺杂类型且使用p型作为第二掺杂类型，但应了解，对于这些掺杂层使用相对的掺杂类型也在本公开的范围内。
19.图像感测管芯134具有前侧122和背侧124。在一些实施例中，光二极管结构104包括较接近于图像感测管芯134的背侧124的n型epi层130(一些实例中，又称n型掺杂光二极管层或n型掺杂外延层)，和接触n型epi层130的远离图像感测管芯134的背侧124的一侧的p型epi层128(一些实例中，又称p型掺杂光二极管层或p型掺杂外延层)。n型epi层130和p型epi层128是跨越像素区安置的外延沉积半导体层。在一些实施例中，上部掺杂光二极管区105安置在n型epi层130上方和p型epi层128内。上部掺杂光二极管区105可具有接触n型epi层130的上部表面的底部表面。上部掺杂光二极管区105可通过注入工艺形成。外延沉积的n型epi层130和注入的上部掺杂光二极管区105共同地充当光二极管结构104的具有第一掺杂类型的第一区。在一些实施例中，n型epi层130具有从背侧124到前侧122单调(monotonically)递增的掺杂浓度，而上部掺杂光二极管区105具有从背侧124到前侧122首先增大随后减小或至少具有非单调递增或递减的波状趋势的掺杂浓度。
20.在一些其他实施例中，n型掺杂外延层132可安置在n型epi层130的与接触p型epi层128的另一侧相对的一侧上。n型掺杂外延层132的掺杂浓度小于n型epi层130的掺杂浓度。n型掺杂外延层132和n型epi层130可具有从背侧124到前侧122单调递增的掺杂浓度。将结合图2a到图2c和图3论述包含数据点(data point)201、数据点203以及数据点205的掺杂浓度的更多细节。在一些实施例中，n型掺杂外延层132为轻掺杂n型层，n型epi层130为重掺杂n型层且p型epi层128为轻掺杂p型层。作为实例，n型epi层130和n型掺杂外延层132的集合厚度可在大约4微米与大约6微米之间的范围内，且磷的浓度可在从约1
×
10
15
每立方厘米(cm-3
)到约1
×
10
19
每立方厘米的范围内。作为实例，p型epi层128的厚度可为约2微米，且硼的浓度可在从约1
×
10
13
每立方厘米到约1
×
10
15
每立方厘米的范围内。
21.在一些实施例中，光二极管结构104由隔离结构113包围、隔离并且直接邻接。隔离结构113包括从图像感测管芯134的背侧124延伸到n型epi层130内的位置或进一步穿过n型epi层130的dti结构111。在一些实施例中，dti结构111包括具有p型掺杂的掺杂衬层114和介电填充层112。掺杂衬层114加衬介电填充层112的底部表面和侧壁表面，且可包括掺杂硅或具有硼或其他p型掺杂剂的其他掺杂半导体材料。掺杂衬层114可保形地安置。介电填充层112可以是或包括二氧化硅、氮化硅和/或其他可适用的介电材料。掺杂衬层114直接接触n型epi层130且在与n型epi层130的界面处形成具有耗尽区的p-n结。与通过高能量注入在p
型epi层128深处形成n型epi层130的替代方案相比，可以省略光刻、注入以及热激活的工艺。并且，对于所形成的具有较好可控性的掺杂层，可实现更均一且更平滑的掺杂分布曲线。另外，由于n型epi层130延伸以到达隔离结构113且因此形成增加的光二极管面积，光二极管结构104的满阱容量增大。
22.另外，在一些实施例中，隔离结构113还包括从图像感测管芯134的前侧122延伸到p型epi层128或n型epi层130内的位置的掺杂浅隔离阱110。掺杂浅隔离阱110可具有第二掺杂类型(例如，p型掺杂)。在一些实施例中，dti结构111的底部部分可安置在掺杂浅隔离阱110的凹入的下部表面内。掺杂浅隔离阱110可与dti结构111垂直对准(例如，共享共同中心线)。dti结构111和掺杂浅隔离阱110共同地充当像素区103的隔离边界以减少来自其他像素区的串扰和模糊。掺杂浅隔离阱110直接接触n型掺杂外延层132和/或n型epi层130，且在与n型掺杂外延层132和/或n型epi层130的界面处形成具有耗尽区的p-n结。dti结构111和掺杂浅隔离阱110还在操作期间共同地促进光二极管结构104的耗尽，这是因为dti结构111和掺杂浅隔离阱110将额外的p型掺杂剂提供到光二极管结构104，使得满阱容量进一步增大。
23.尽管图式中未绘示，但在一些替代实施例中，dti结构111可进一步在垂直深度中延伸穿过n型epi层130，且可甚至在p型epi层128内延伸或甚至延伸穿过p型epi层128(图中未绘示)，从而实现完全隔离。掺杂衬层114和介电填充层112可沿着图像感测管芯134的背侧124横向延伸。
24.在一些实施例中，浮动扩散阱204被掺杂且安置为从图像感测管芯134的前侧122到p型epi层128内的位置。转移栅极202布置在光二极管结构104与浮动扩散阱204之间的横向位置处在p型epi层128上方。转移栅极202可以是延伸到p型epi层128中且位于上部掺杂光二极管区105与浮动扩散阱204之间的垂直栅极。浮动扩散阱204可以是通过注入工艺掺杂的重掺杂n型区。
25.图2a到图2c示出根据一些实施例的外延沉积光二极管结构的掺杂层的掺杂浓度分布的图。如上文结合图1所描述，n型掺杂外延层132和n型epi层130为具有从前侧122到背侧124单调递减的掺杂浓度的外延沉积半导体层。图2a到图2c绘示n型掺杂外延层132和/或n型epi层130的掺杂浓度对比距前侧122的深度的一些实例图。第一数据点201表示n型epi层130的顶部表面或上部表面处的第一掺杂浓度c1与距图像感测管芯134的前侧122的第一深度d1。第二数据点203表示n型掺杂外延层132的底部表面或下部表面处的第二掺杂浓度c2与距图像感测管芯134的前侧122的第二深度d2。第三数据点205表示n型epi层130和n型掺杂外延层132的界面处的第三掺杂浓度c3与距图像感测管芯134的前侧122的第三深度d3。图2a绘示其中n型epi层130和n型掺杂外延层132具有连续倾斜平滑掺杂浓度的情况。从第一深度d1到第二深度d2，第一掺杂浓度c1单调且连续地递减到第二掺杂浓度c2。替代地，图2b绘示其中n型epi层130和n型掺杂外延层132可具有单调递减的掺杂浓度的情况，其中在n型epi层130和n型掺杂外延层132的界面处具有减小阶级(step)。图2c绘示根据一些实施例的n型epi层130和n型掺杂外延层132的掺杂浓度的更详细显示。n型epi层130和n型掺杂外延层132可由一个或多个沉积工艺形成，其中掺杂浓度在梯度上随着固定或改变的时间间隔而改变。因此，如果所选择时间间隔相对较大，那么掺杂浓度图可呈现一些阶级(steps)。作为实例，第一掺杂浓度c1可为约1
×
10
19
每立方厘米，且第二掺杂浓度c2可为约1
×
10
15
每立方厘米，其中磷或砷为n型掺杂剂。深度d1和深度d2的深度差可为约4微米到约6微米。
26.图3示出光二极管结构的掺杂层的掺杂浓度分布的替代方案的图，其中掺杂层可通过注入工艺形成。如果图1中的n型epi层130和n型掺杂外延层132是通过由掺杂浓度分布曲线209a、掺杂浓度分布曲线209b、掺杂浓度分布曲线209c、掺杂浓度分布曲线209d表示的注入工艺(而非外延沉积工艺)作为实例形成在p型epi层128中，那么所得的从第一数据点201到第二数据点203的掺杂浓度分布曲线207将具有从图像感测管芯134的前侧122到背侧124非单调递减和递增的波状趋势。通过利用外延沉积工艺形成图1中的n型epi层130和n型掺杂外延层132，可以较好的可控性实现更均一且更平滑的掺杂分布曲线。
27.图4a到图4c示出根据一些实施例的包括多个像素区(例如，103a、103b、103c以及103d)的图像传感器400的俯视图和一些横截面视图，所述多个像素区具有分别安置在图像感测管芯134中(参看图4b到图4c)且由隔离结构113分开的多个外延沉积光二极管结构(例如，104a、104b、104c以及104d)。图1和其他图中所绘示的图像感测管芯134的特征在适用时可并入在图像传感器400中。多个像素区可布置成包括行和/或列的阵列，且可根据不同应用包含各种量的像素区。在图4a中，四个像素区103a、像素区103b、像素区103c以及103d展示为共享共同浮动扩散阱204，但应了解，也可以采用其他像素区布局。
28.如图4b和图4c中所绘示，n型掺杂外延层132、n型epi层130以及p型epi层128为跨越图4b中的像素区103a、像素区103d或图4c中的像素区103a、像素区103b安置的外延沉积半导体层。隔离结构113安置在图4b中的相邻的像素区103a、像素区103d或图4c中的相邻的像素区103a、像素区103b之间，且隔离图4b中的相邻的像素区103a、像素区103d或图4c中的相邻的像素区103a、像素区103b。如果n型epi层130和n型掺杂外延层132通过注入工艺(而非外延沉积工艺)形成在p型epi层128中，那么n型epi层130或n型掺杂外延层132将安置在图4b中的相应的像素区103a、像素区103d内或图4c中的相应的像素区103a、像素区103b内，且不跨越图4b中的像素区103a、像素区103d或图4c中的像素区103a、像素区103b而安置。n型epi层130和n型掺杂外延层132将不具有直接接触隔离结构113的整个侧壁且将会更窄。相应光二极管结构的满阱容量将不与通过外延沉积形成的n型epi层130和n型掺杂外延层132一样大，所述通过外延沉积形成的n型epi层130和n型掺杂外延层132具有直接接触隔离结构113的整个侧壁且最宽到达隔离结构113的边界。
29.在一些实施例中，隔离结构113包括dti结构111，其安置为从图像感测管芯134的背侧124到n型epi层130中，位于图4b中的相邻的像素区103a、像素区103d或图4c中的相邻的像素区103a、像素区103b之间且隔离图4b中的相邻的像素区103a、像素区103d或图4c中的相邻的像素区103a、像素区103b。dti结构111包括加衬介电填充层112的侧壁和底部表面的掺杂衬层114。在一些实施例中，dti结构111还包括安置在掺杂衬层114与介电填充层112之间且将掺杂衬层114与介电填充层112分开的高k介电衬层(图中未绘示)。高k介电衬层也可以是保形层。高k介电衬层可以是或包括例如氧化铝(al2o3)、氧化铪(hfo2)、氧化铪硅(hfsio)、氧化铪铝(hfalo)、氧化钽(ta2o5)或氧化铪钽(hftao)。其他可适用的高k介电材料也在本公开的范围内。根据图中未绘示的一些替代实施例，掺杂衬层114、高k介电衬层以及介电填充层112可沿着图像感测管芯134的背侧124横向延伸。
30.在一些实施例中，掺杂浅隔离阱110安置在图4b中的相邻的像素区103a、像素区
103d或图4c中的相邻的像素区103a、像素区103b之间且隔离图4b中的相邻的像素区103a、像素区103d或图4c中的相邻的像素区103a、像素区103b，从图像感测管芯134的前侧122延伸到p型epi层128内的位置。掺杂浅隔离阱110可具有第二掺杂类型(例如，p型掺杂)。在一些实施例中，dti结构111的底部部分可安置在掺杂浅隔离阱110的凹入的顶部表面内。在这种情况下，掺杂浅隔离阱110可达到小于dti结构111的一半深度或甚至小于1/4深度。掺杂浅隔离阱110可与dti结构111垂直对准(例如，共享共同中心线)。dti结构111和掺杂浅隔离阱110共同地充当图4b中的像素区103a、像素区103d或图4c中的像素区103a、像素区103b的隔离物，使得可以减少图4b中的像素区103a、像素区103d或图4c中的像素区103a、像素区103b之间的串扰和模糊。dti结构111和掺杂浅隔离阱110还在操作期间共同地促进光二极管结构104的耗尽，这是因为dti结构111和掺杂浅隔离阱110将额外的p型掺杂剂提供到光二极管结构104。
31.另外，在一些实施例中，浅沟槽隔离(shallow trench isolation；sti)结构160可在图4b中的相邻的像素区103a、像素区103d或图4c中的相邻的像素区103a、像素区103b之间安置为从图像感测管芯134的前侧122到p型epi层128内的位置。sti结构160和dti结构111可垂直对准(例如，共享共同中心线，所述sti结构160可以或可以不与掺杂浅隔离阱110共享中心线)。在一些实施例中，掺杂浅隔离阱110从图像感测管芯134的前侧122延伸到p型epi层128内的位置且包围sti结构160。掺杂浅隔离阱110可将sti结构160与dti结构111分开。dti结构111、掺杂浅隔离阱110以及sti结构160共同地充当图4b中的像素区103a、像素区103d或图4c中的像素区103a、像素区103b的隔离物，使得可以减少图4b中的像素区103a、像素区103d或图4c中的像素区103a、像素区103b之间的串扰和模糊。dti结构111的掺杂衬层114和掺杂浅隔离阱110还在操作期间共同地促进光二极管结构104a到光二极管结构104d的耗尽，使得满阱容量增大。
32.在一些实施例中，如图4b中所绘示，浮动扩散阱204在两个像素区(例如，103a、103d)之间安置为从图像感测管芯134的前侧122到p型epi层128内的位置。在一些实施例中，dti结构111延伸到n型epi层130中的上覆于浮动扩散阱204的位置。dti结构111和浮动扩散阱204可垂直对准(例如，共享共同中心线)。转移栅极202横向地布置在光二极管结构104与浮动扩散阱204之间。在操作期间，转移栅极202控制从光二极管结构104到浮动扩散阱204的电荷转移。如果浮动扩散阱204内的电荷电平足够高，那么源极跟随器晶体管(图中未绘示)被激活并且根据用于寻址的行选择晶体管(图中未绘示)的操作来选择性地输出电荷。复位晶体管(图中未绘示)可用于在曝光周期之间复位(reset)光二极管结构104。
33.图5示出根据一些实施例的包括接合在一起的图像感测管芯134和逻辑管芯136的集成芯片500的横截面视图。结合上文和下文的其他图式公开的图像感测管芯的结构在适用时可并入图像感测管芯134。金属化堆叠108可布置在图像感测管芯134的前侧122上。金属化堆叠108包括布置在一个或多个层间介电(inter-level dielectric；ild)层106内的多个金属内连线层。ild层106可包括低k介电层(即，具有小于约3.9的介电常数的介电质)、超低k介电层或氧化物(例如，氧化硅)中的一种或多种。多个金属内连线通孔510和金属线512可安置在ild层106内且为转移栅极202和光二极管结构104提供电连接。
34.逻辑管芯136可包括安置在逻辑衬底140上方的逻辑器件142。逻辑管芯136可还包括安置在上覆于逻辑器件142的ild层146内的金属化堆叠144。图像感测管芯134和逻辑管
芯136可面对面、面对背或背对背接合。作为实例，图5绘示面对面接合结构，其中一对中间接合介电层138、介电层148和接合垫150、接合垫152布置在图像感测管芯134与逻辑管芯136之间且通过融合(fusion)或共熔(eutectic)的接合结构来分别地接合金属化堆叠108、金属化堆叠144。
35.在一些实施例中，dti结构111安置为从图像感测管芯134的背侧124到n型epi层130中，安置在相邻的像素区103a、像素区103b之间且隔离相邻的像素区103a、像素区103b。隔离结构113包括加衬介电填充层112的侧壁和底部表面的掺杂衬层114。在一些实施例中，dti结构111还包括安置在掺杂衬层114与介电填充层112之间且将掺杂衬层114与介电填充层112分开的高k介电衬层(图中未绘示)。高k介电衬层也可以是保形层。高k介电衬层可以是或包括例如氧化铝(al2o3)、氧化铪(hfo2)、氧化铪硅(hfsio)、氧化铪铝(hfalo)、氧化钽(ta2o5)或氧化铪钽(hftao)。其他可适用的高k介电材料也在本公开的范围内。根据图中未绘示的一些替代实施例，掺杂衬层114、高k介电衬层以及介电填充层112可沿着图像感测管芯134的背侧124横向延伸。
36.在一些实施例中，多个彩色滤光片116布置在图像感测管芯134的背侧124上方。多个彩色滤光片116分别地配置成透射入射辐射或入射光的特定波长。举例来说，第一彩色滤光片(例如，红色滤光片)可透射具有第一范围内的波长的光，而第二彩色滤光片可透射具有不同于第一范围的第二范围内的波长的光。在一些实施例中，多个彩色滤光片116可布置在上覆于多个外延沉积光二极管结构104的复合栅格结构(composite grid structure)506内。复合栅格结构506安置在像素区103a、像素区103b之间且上覆于像素区103a、像素区103b。复合栅格结构506可包括在图像感测管芯134的背侧124处堆叠的金属和介电层。介电衬层508可加衬复合栅格结构506的侧壁和顶部。
37.在一些实施例中，多个微透镜118布置在多个彩色滤光片116上方。相应微透镜118与彩色滤光片116横向地对准并且上覆于像素区103a、像素区103b。在一些实施例中，多个微透镜118具有抵接多个彩色滤光片116的基本上平坦的底部表面和弯曲的上部表面。弯曲的上部表面配置成聚焦入射辐射或入射光(例如，朝向底层像素区103a、像素区103b的光)。在图像传感器的操作期间，通过微透镜118将入射辐射或入射光聚焦到底层像素区103a、像素区103b。当足够能量的入射辐射或入射光照射光二极管结构104时，其产生电子空穴对，所述电子空穴对产生光电流。上文所描述的是背侧照明式(backside illuminated；bsi)图像传感器器件的一种类型。bsi图像传感器器件用于感测朝向图像感测管芯的背侧124投射的光的量。前侧照明式(front-side illuminated；fsi)图像传感器器件也适合于本公开。相较于fsi图像传感器器件，bsi图像传感器器件提供减少的破坏性干涉。值得注意的是，尽管微透镜118绘示为固定到图1中的图像传感器上，但应了解，图像传感器可不包含微透镜，且可在分开制造活动的后期将微透镜附接到图像传感器。
38.图6到图15示出绘示形成具有外延沉积光二极管的图像传感器的方法的横截面视图和俯视图的一些实施例。在一些实施例中，外延沉积光二极管的形成包含跨越多个像素区的一系列毯覆式外延工艺，以在第一光二极管层上形成第一掺杂类型的第一掺杂epi层和第二掺杂类型的第二掺杂epi层。与通过高能量注入在第一掺杂epi层深处形成第二掺杂epi层的替代方案相比，可以省略光刻、注入以及热激活的工艺。并且，对于所形成的具有较好可控性的掺杂层，可实现更均一且更平滑的掺杂分布曲线。另外，光二极管结构的满阱容
量通过增加的光二极管面积而增大。此外，如稍后更详细地解释，由于外延工艺的毯覆式覆盖，对处理衬底和其去除工艺的选择更灵活。
39.如图6中的横截面视图600a和俯视图600b所绘示，在一些实施例中，提供处理衬底102，且n型掺杂外延层132形成于处理衬底102上方。在各种实施例中，处理衬底102可包括任何类型的半导体主体(例如，硅/锗/cmos块体、sige、soi等)，例如半导体晶片或晶片上的一个或多个管芯，以及任何其他类型的半导体和/或形成在其上和/或以其他方式与其相关联的外延层。举例来说，处理衬底102可以是或包括半导体晶片的p型掺杂衬底层或通过沉积或注入工艺形成在半导体晶片中的p型掺杂阱。在一些实施例中，n型掺杂外延层132通过毯覆式外延沉积工艺形成，所述毯覆式外延沉积工艺包含以单调递增的掺杂浓度沉积一系列外延半导体层132-1、外延半导体层132-2、
…
、外延半导体层132-m。在一些实施例中，n型掺杂外延层132的形成用以取代通过替代方案的注入工艺形成的阵列深n型阱(array deep n-type well；adnw)的形成。
40.如图7中的横截面视图700a和俯视图700b所绘示，在一些实施例中，n型epi层130形成在处理衬底102上方的n型掺杂外延层132上。在一些实施例中，n型epi层130通过毯覆式外延沉积工艺形成，所述毯覆式外延沉积工艺包含以单调递增的掺杂浓度沉积一系列外延半导体层130-1、外延半导体层130-2、
…
、外延半导体层130-n。如上文结合图1和图2a到图2c所论述，n型epi层130的掺杂浓度可大于n型掺杂外延层132的掺杂浓度。作为实例，n型epi层130和n型掺杂外延层132的集合厚度可在大约4微米与大约6微米之间的范围内，且磷的浓度可在从约1
×
10
15
每立方厘米到约1
×
10
19
每立方厘米的范围内。
41.在一些实施例中，外延沉积的n型epi层130的形成用以取代通过替代方案的注入工艺形成的深n型光二极管区(deep n-type photodiode region；dnpd)的形成。深n型光二极管区可形成为相应像素区内的离散注入掺杂区，而n型epi层130可跨越像素区阵列的边界形成。
42.如沿着图8的俯视图800b的线a-a'的横截面视图800a中所绘示，在一些实施例中，p型epi层128形成在n型epi层130上。p型epi层128可通过p型外延工艺形成。作为实例，p型epi层128的厚度可为约2微米，且硼的浓度可在从约1
×
10
13
每立方厘米到约1
×
10
15
每立方厘米的范围内。在一些实施例中，多个sti结构160在相邻的像素区103a、像素区103d之间形成为从图像传感器的前侧122到p型epi层128内的位置。一个或多个sti结构160可通过从前侧122选择性地蚀刻p型epi层128以形成浅沟槽且随后在浅沟槽内形成氧化物或其他介电材料来形成。
43.如沿着图9的俯视图900b的线a-a'的横截面视图900a中所绘示，在一些实施例中，执行一系列掺杂工艺以形成多个上部掺杂光二极管区105、多个掺杂浅隔离阱110和/或多个浮动扩散阱204。在一些实施例中，掺杂工艺包括根据包括光刻胶的图案化掩模层(图中未绘示)选择性地从前侧122注入到p型epi层128和/或n型epi层130中。多个上部掺杂光二极管区105可通过将n型掺杂剂物质注入像素区103a、像素区103d内的p型epi层128的上部部分内而形成。在一些实施例中，上部掺杂光二极管区105具有从背侧124到前侧122首先增大随后减小或至少非单调递增或递减的掺杂浓度。所形成的上部掺杂光二极管区105可具有接触n型epi层130的上部表面的底部表面。外延沉积的n型epi层130和注入的上部掺杂光二极管区105共同地充当光二极管结构104的具有第一掺杂类型的第一区。在一些情况下，
高度掺杂浅p型区(图中未绘示)可形成在上部掺杂光二极管区105的上部区中，以形成增强耗尽且减小滞后和暗电流的钉扎(pinned)光二极管结构。多个掺杂浅隔离阱110可通过将p型掺杂剂物质注入到相邻的像素区103a、像素区103d之间的p型epi层128中来形成。多个掺杂浅隔离阱110可形成为从图像感测管芯134的前侧122到比sti结构160更深的位置。掺杂浅隔离阱110可分别地与sti结构160中心对准。
44.如沿着图10的俯视图1000b的线a-a'的横截面视图1000a中所绘示，在一些实施例中，多个转移栅极202在浮动扩散阱204与上部掺杂光二极管区105之间形成在图像传感器的前侧122上方。转移栅极202可通过沉积栅极介电层和栅极电极层，紧接着进行图案化工艺以形成栅极介电质和栅极电极来形成。
45.如图11的横截面视图1100中所绘示，在一些实施例中，金属化堆叠108可形成为上覆于转移栅极202。在一些实施例中，金属化堆叠108可通过形成ild层106(包括一个或多个ild材料层)，紧接着进行蚀刻工艺以形成介层孔和/或金属沟槽来形成。随后用导电材料填充介层孔和/或金属沟槽以形成多个金属内连线通孔510和金属线512。在一些实施例中，可通过物理气相沉积技术来沉积ild层106。多个金属内连线层可使用沉积工艺和/或电镀工艺(例如，电镀、无电镀敷等)来形成。在各种实施例中，多个金属内连线层可包括例如钨、铜或铝铜。因此，形成图像感测管芯134。
46.如图12的横截面视图1200中所绘示，在一些实施例中，图像感测管芯134可随后接合到一个或多个其他管芯。举例来说，图像感测管芯134可接合到制备成具有逻辑器件142的逻辑管芯136。图像感测管芯134和逻辑管芯136可面对面、面对背或背对背接合。举例来说，接合工艺可使用一对中间接合介电层138、中间接合介电层148和接合垫150、接合垫152以接合图像感测管芯134和逻辑管芯136的金属化堆叠108、金属化堆叠144。接合工艺可包括融合或共熔接合工艺。接合工艺还可包括混合(hybrid)接合工艺，所述混合接合工艺包含接合垫150、接合垫152的金属到金属接合和中间接合介电层138、中间接合介电层148的介电质到介电质接合。退火工艺可在混合接合工艺之后，且可在例如约250℃到约450℃之间的温度范围下执行约0.5小时到约4小时范围内的时间。
47.如图13的横截面视图1300中所绘示，在一些实施例中，图像感测管芯134从与前侧122相对的背侧124薄化。薄化工艺可部分或完全地去除处理衬底102(参看图12)并且允许辐射穿过图像感测管芯134的背侧124以到达n型掺杂外延层132和n型epi层130。可通过蚀刻图像感测管芯134的背侧124来薄化处理衬底102。替代地，可通过机械研磨图像感测管芯134的背侧124来薄化处理衬底102。作为实例，可首先将处理衬底102研磨到大约17微米与大约45微米之间的厚度范围。随后，可应用侵蚀性湿式蚀刻以进一步薄化处理衬底102。蚀刻剂的实例可包含硝酸氢/氟化物/乙酸(hna)。随后可进行化学机械工艺和四甲基氢氧化铵(tmah)湿式蚀刻以进一步薄化在大约2.8微米与大约7.2微米之间的厚度范围。在一些情况下，对于蚀刻工艺，处理衬底102与邻近处理衬底102的材料之间需要足够的蚀刻选择性，以去除处理衬底102并且在邻近材料上停止。举例来说，当邻近材料包含p型掺杂半导体材料时，可能需要高度掺杂处理衬底102。另一方面，当n型掺杂外延层132通过毯覆式沉积工艺形成或以其他方式覆盖整个处理衬底102时，对处理衬底102的选择更灵活，且可使用更节约成本的轻掺杂p型晶片，这是因为其可具有对于n型掺杂外延层132的足够蚀刻选择性。
48.如图14的横截面视图1400中所绘示，在一些实施例中，多个dti结构111在相邻的
像素区103a、像素区103d之间从图像感测管芯134的背侧124形成且延伸到n型epi层130内的位置。在一些替代实施例中，dti结构111可进一步在垂直深度中延伸穿过n型epi层130，从而实现完全隔离。dti结构111分开n型掺杂外延层132和n型epi层130并且形成用于相应的像素区103a、像素区103d的光二极管结构104。
49.作为实例，可通过首先使用掩模层形成深沟槽来形成多个dti结构111。随后，沿着多个dti结构111的侧壁和底部表面形成掺杂衬层114。掺杂衬层114可通过注入工艺或外延生长工艺来形成。处理气体可包括硅烷(sih4)、二氯硅烷(dcs或h2sicl2)、乙硼烷(b2h6)、氢气(h2)或其他可适用的气体。作为实例，掺杂衬层114的厚度可在大约0.5纳米与大约10纳米之间的范围内，且硼的浓度可在从约1
×
10
19
每立方厘米到约2
×
10
20
每立方厘米的范围内。较厚的掺杂衬层或较小的掺杂剂浓度不利地影响白色像素的数目和/或图像传感器的暗电流。可随后执行掺杂剂活化工艺以促进扩散并且形成掺杂衬层114。随后，可在深沟槽的剩余空间中填充介电材料以形成dti结构111。作为实例，高k介电衬层(图中未绘示)可沿着掺杂衬层114形成，且介电填充层112可形成在掺杂高k介电衬层的凹槽中以填充深沟槽的剩余部分。在一些实施例中，在形成介电填充层112之后执行平坦化工艺以形成沿着介电填充层112的上部表面延伸的平坦表面。掺杂衬层114、高k介电衬层以及介电填充层112可经历平坦化工艺，所述平坦化工艺去除上覆于介电填充层112、高k介电衬层以及直接上覆于像素区103a、像素区103d的掺杂衬层114的侧向部分。
50.如图15的横截面视图1500中所绘示，在一些实施例中，彩色滤光片116形成为上覆于对应于像素区103a、像素区103d的光二极管结构104。在一些实施例中，复合栅格结构506首先形成在像素区103a、像素区103d之间且上覆于像素区103a、像素区103d。复合栅格结构506可包括在图像感测管芯134的背侧124处堆叠的金属和介电层。介电衬层508可形成为加衬复合栅格结构506的侧壁和顶部。彩色滤光片层形成在介电衬层508上方且位于材料的复合栅格结构506内，其允许对应颜色的光从其穿过，同时阻挡其他颜色的光。彩色滤光片116可形成有指定颜色。举例来说，彩色滤光片116交替地形成有红色、绿色以及蓝色的指定颜色。彩色滤光片116可形成有与复合栅格结构506的上部表面对准的上部表面。彩色滤光片116可在至少一个方向上从对应像素区的光二极管结构104横向地移位或偏移。取决于移位或偏移的程度，彩色滤光片116可部分地填充对应像素区的开口，且可部分地填充邻近于对应像素区的像素区的开口。替代地，彩色滤光片116可围绕与对应像素区的光二极管中心对准的纵轴对称。用于形成彩色滤光片116的过程可包含针对颜色指定的不同颜色中的每一个形成彩色滤光片层且图案化彩色滤光片层。彩色滤光片层可在形成之后进行平坦化。图案化可通过以下步骤执行：在彩色滤光片层上方形成具有图案的光刻胶层；根据光刻胶层的图案将蚀刻剂涂覆到彩色滤光片层；以及去除图案光刻胶层。
51.如图16的横截面视图1600中所绘示，对应于像素区的微透镜118形成在对应像素区的彩色滤光片116上方。在一些实施例中，多个微透镜可通过在多个彩色滤光片上方沉积微透镜材料(例如，通过旋涂方法或沉积工艺)来形成。具有弯曲上表面的微透镜模板在微透镜材料上方进行图案化。在一些实施例中，微透镜模板可包括使用分布曝光光剂量而曝光的光刻胶材料(例如，对于负性光刻胶，在弯曲部的底部处曝光更多的光且在弯曲部的顶部处曝光更少的光)，显影且烘烤以形成圆形形状。随后，通过根据微透镜模板选择性蚀刻微透镜材料来形成微透镜118。
52.图17示出形成具有外延沉积光二极管结构的图像传感器的方法1700的一些实施例的流程图。虽然所公开的方法1700在本文中示出且描述为一系列动作或事件，但应了解，不应以限制意义来解释这类动作或事件的所示出次序。举例来说，除本文中所示出和/或所描述的动作或事件外，一些动作可与其他动作或事件以不同次序和/或同时出现。另外，可能需要并非所有的所示出动作以实施本文中的描述的一个或多个方面或实施例。另外，本文中所描绘的动作中的一个或多个可以一个或多个单独动作和/或阶段进行。
53.在动作1702处，提供用于图像感测管芯的处理衬底。n型掺杂外延层形成在处理衬底上方，且n型epi层跨越多个像素区形成在n型掺杂外延层上。图6到图7示出与对应于动作1702的一些实施例相对应的横截面视图。
54.在动作1704处，p型epi层形成在n型epi层上。p型epi层可通过p型外延工艺形成。图8示出与对应于动作1704的一些实施例相对应的横截面视图。
55.在动作1706处，执行一系列掺杂工艺以在p型epi层内形成多个上部掺杂光二极管区、多个掺杂隔离阱和/或多个浮动扩散阱。图9示出与对应于动作1706的一些实施例相对应的横截面视图。
56.在动作1708处，多个转移栅极在浮动扩散阱与上部掺杂光二极管区之间形成在图像传感器的前侧上方。图10示出与对应于动作1708的一些实施例相对应的横截面视图。
57.在动作1710处，图像感测管芯接合到一个或多个其他管芯。金属化堆叠可在接合工艺之前形成为上覆于转移栅极。图11到图12示出与对应于动作1710的一些实施例相对应的横截面视图。
58.在动作1712处，图像感测管芯从与前侧相对的背侧进行薄化。图13示出与对应于动作1712的一些实施例相对应的横截面视图。
59.在动作1714处，多个深沟槽隔离(dti)结构在相邻的像素区之间从图像感测管芯的背侧形成且延伸到n型epi层内的位置。dti结构分开n型掺杂外延层和n型epi层并且形成用于相应像素区的光二极管结构。图14示出与对应于动作1714的一些实施例相对应的横截面视图。
60.在动作1716处，彩色滤光片形成为上覆于光二极管结构，且微透镜形成在对应于像素区的彩色滤光片上方。抗反射层和复合栅格结构可在形成彩色滤光片之前形成在图像感测管芯的背侧上。图15到图16示出与对应于动作1716的一些实施例相对应的横截面视图。
61.因此，本公开涉及具有外延沉积光二极管结构的图像传感器和相关联的形成方法。
62.在一些实施例中，本公开涉及一种形成图像传感器的方法。执行第一外延沉积工艺以在衬底上方形成第一掺杂epi层。第一掺杂epi层具有第一掺杂类型。随后，执行第二外延沉积工艺以在第一掺杂epi层上形成第二掺杂epi层。第二掺杂epi层具有与第一掺杂类型相对的第二掺杂类型。随后，形成隔离结构以在多个像素区内将第一掺杂epi层和第二掺杂epi层分开为多个光二极管结构。多个光二极管结构配置成将从图像传感器的第一侧进入的辐射转换成电信号。
63.在一些实施例中，所述第一掺杂epi层是通过形成具有从下到上单调递增的掺杂浓度的外延层堆叠而形成的。在一些实施例中，在形成所述第一掺杂epi层之前，还包括执
行外延沉积工艺以在所述衬底上方形成具有所述第一掺杂类型的掺杂epi层，其中所述掺杂epi层的掺杂浓度小于所述第一掺杂epi层的掺杂浓度。在一些实施例中，所述形成所述隔离结构包括形成从所述图像传感器的所述第一侧且延伸到所述第一掺杂epi层内的位置的多个深沟槽隔离结构。在一些实施例中，所述形成所述多个深沟槽隔离结构包括：形成位于相邻像素区之间且从所述图像传感器的所述第一侧垂直延伸到所述第一掺杂epi层的多个深沟槽；形成加衬所述深沟槽的侧壁的具有所述第二掺杂类型的掺杂衬层；以及形成填充所述深沟槽在所述掺杂衬层的侧壁之间的内部空间的介电层。在一些实施例中，所述形成所述隔离结构包括形成从所述图像传感器的与所述第一侧相对的第二侧延伸的具有所述第二掺杂类型的多个掺杂隔离阱，其中所述掺杂隔离阱直接接触所述多个深沟槽隔离结构和所述第一掺杂epi层。在一些实施例中，还包括通过注入工艺从所述图像传感器的与所述第一侧相对的第二侧形成多个上部掺杂光二极管区。在一些实施例中，所述第一掺杂类型为n型且所述第二掺杂类型为p型。在一些实施例中，所述衬底具有所述第二掺杂类型。
64.在一些替代实施例中，本公开涉及一种图像传感器。图像传感器包括第一掺杂类型的第一掺杂epi层和安置在第一掺杂epi层上的第二掺杂epi层。第二掺杂epi层具有与第一掺杂类型相对的第二掺杂类型。图像传感器还包括隔离结构，所述隔离结构安置在多个像素区中的相邻像素区之间以将第一掺杂epi层和第二掺杂epi层分开为多个光二极管结构，所述多个光二极管结构配置成将从图像传感器的第一侧进入的辐射转换成电信号。第一掺杂epi层具有从远离第二掺杂epi层的一侧到接触第二掺杂epi层的另一侧单调递增的掺杂浓度。
65.在一些替代实施例中，所述隔离结构包括从所述图像传感器的所述第一侧延伸到所述第一掺杂epi层内的第一位置的多个深沟槽隔离结构。在一些替代实施例中，所述多个深沟槽隔离结构分别地包括直接接触所述第一掺杂epi层的具有所述第二掺杂类型的掺杂衬层。在一些替代实施例中，所述多个深沟槽隔离结构更分别地包括沿着所述掺杂衬层安置的高k介电衬层和安置在所述高k介电衬层的相对侧壁之间的介电层。在一些替代实施例中，所述隔离结构还包括具有所述第二掺杂类型的多个掺杂隔离阱，所述多个掺杂隔离阱从所述图像传感器的与所述第一侧相对的第二侧延伸到所述第一掺杂epi层内的第二位置；且其中所述掺杂隔离阱直接接触所述深沟槽隔离结构和所述第一掺杂epi层。在一些替代实施例中，还包括多个上部掺杂光二极管区，所述多个上部掺杂光二极管区具有所述第一掺杂类型且具有位于所述第二掺杂epi层内的侧壁表面和接触所述第一掺杂epi层的上部表面的底部表面。在一些替代实施例中，所述多个上部掺杂光二极管区具有在垂直方向上从远离所述第一掺杂epi层的一侧到接触所述第一掺杂epi层的另一侧增大且随后减小的掺杂浓度。在一些替代实施例中，所述第一掺杂类型为n型且所述第二掺杂类型为p型。
66.在又其他实施例中，本公开涉及一种图像传感器。图像传感器包括具有图像感测单元的多个像素区。图像传感器包括彼此接触且跨越多个像素区安置的第一掺杂类型的第一掺杂epi层和第二掺杂类型的第二掺杂epi层。第二掺杂类型与第一掺杂类型相对。图像传感器还包括多个深沟槽隔离(dti)结构，所述多个深沟槽隔离结构安置在多个像素区中的相邻像素区之间以将第一掺杂epi层和第二掺杂epi层分开为多个光二极管结构，所述多个光二极管结构配置成将从图像传感器的第一侧进入的辐射转换成电信号。
67.在又其他实施例中，所述第一掺杂epi层直接接触所述深沟槽隔离结构的侧壁。在
又其他实施例中，还包括安置在所述多个像素区中的所述相邻像素区之间的具有所述第二掺杂类型的多个掺杂隔离阱，其中所述掺杂隔离阱直接接触所述深沟槽隔离结构和所述第一掺杂epi层。
68.前文概述若干实施例的特征，使得本领域的技术人员可更好地理解本公开的各方面。本领域的技术人员应了解，其可容易地将本公开用作设计或修改用于进行本文中所引入的实施例的相同目的和/或达成相同优势的其他工艺和结构的基础。本领域的技术人员还应认识到，这类等效构造并不脱离本公开的精神和范围，且其可在不脱离本公开的精神和范围的情况下在本文中进行各种改变、替代以及更改。