读出电路版图、结构以及存储器版图的制作方法

1.本技术涉及半导体存储器结构设计领域，特别涉及一种读出电路版图、结构以及存储器版图。


背景技术：

2.动态随机存取存储器(dynamic random access memory，dram)通过向存储单元的电容器中存储电荷以完成对存储器的数据写入操作，通过读取存储单元的电容器中的电荷以完成对存储器的数据读出操作。
3.在dram中，存储单元连接至位线bl和互补位线blb，在执行数据读出操作的过程中，读出电路中的感测放大器用于读出位线bl的电压和互补位线blb的电压，并放大位线bl和互补位线blb之间的电压差。
4.然而申请人发现，对于读出电路中的同一感测放大器结构，同一感测放大器结构中有源区共用会导致存储器在读出过程中发生时序失调的问题。


技术实现要素：

5.本技术实施例提供一种读出电路版图、结构以及存储器版图，提供一种mos管有源图案的设计，避免同一感测放大器结构中存在有源区共用的问题，以提升存储器读出电路中mos管的器件性能，从而减少存储器在读出过程中的时序失配的影响。
6.为解决上述技术问题，本技术实施例提供了一种读出电路版图，包括：沿预设方向排布设置的读出放大模块，第一处理模块和第二处理模块，其中，读出放大模块用于读出位线的电压，第一处理模块和第二处理模块至少用于对读出放大模块的输出信号进行噪声消除；第一处理模块包括：沿预设方向排布的第一偏移消除区、第一隔离区和均衡区，第一偏移消除区被构造为将位线连接至互补读出位线，第一隔离区被构造为将位线连接至读出位线，均衡区被构造为将读出位线连接至互补读出位线；第二处理模块包括：沿预设方向排布的预充电区、第二隔离区和第二偏移消除区，预充电区被构造为基于预充电指令对读出位线和互补读出位线进行预充电，第二隔离区被构造为将互补位线连接至互补读出位线，第二偏移消除区被构造为将互补位线连接至读出位线；其中，第一偏移消除区的有源图案、第一隔离区的有源图案和均衡区的有源图案相互分立设置，预充电区的有源图案、第二隔离区的有源图案和第二偏移消除区的有源图案相互分立设置。
7.与相关技术相比，对于读出电路版图中感测放大器的mos结构，第一处理模块中第一偏移消除区、第一隔离区和均衡区的有源图案相互分立设置，第二处理模块中预充电区、第二隔离区和第二偏移消除区的有源图案相互分立设置，避免同一感测放大器结构中第一处理模块和第二处理模块存在有源区共用的问题，以提升存储器读出电路中mos管的器件性能，从而减少存储器在读出过程中的时序失配的影响。
8.另外，读出放大模块包括：靠近第一处理模块设置的第一nmos区和第一pmos区，靠近第二处理模块设置的第二nmos区和第二pmos区；第一处理模块、第一nmos区、第一pmos
区、第二处理模块、第二nmos区以及第二pmos区沿预设方向排布；其中，第一nmos区的有源图案和第二nmos区的有源图案相互独立设置，第一pmos区的有源图案和第二pmos区的有源图案相互独立设置。读出放大模块中第一nmos区、第二nmos区、第一pmos区和第二pmos区的有源图案相互独立设置，进一步避免同一感测放大器结构中存在有源区共用的问题，以提升存储器读出电路中mos管的器件性能。
9.另外，第一nmos区的有源图案和第二nmos区的有源图案对称设置；第一pmos区的有源图案和第二pmos区的有源图案对称设置。同一感测放大器中mos管对称设置，从而保证同一感测放大器中需匹配的mos管的环境一致，从而平衡同一感测放大器中的各个mos管的器件特性，进而提高存储器的稳定性。
10.另外，第一处理模块的有源图案的位置和第二处理模块有源图案的位置对称设置。同一感测放大器中第一处理模块的位置和第二处理模块的位置对称设置，进一步保证同一感测放大器中需匹配的mos管的环境一致，以提高存储器的稳定性。
11.另外，第一处理模块的有源图案的位置和第二处理模块有源图案的位置对称设置包括：第一偏移消除区的有源图案的位置和第二偏移消除区的有源图案的位置对称设置，第一隔离区的有源图案的位置和第二隔离区的有源图案的位置对称设置，均衡区的有源图案的位置和预充电区的有源图案的位置对称设置。
12.另外，第一处理模块的有源图案设置在第一nmos区的有源图案和第一pmos区的有源图案之间，第二处理模块的有源图案设置在第二nmos区的有源图案和第二pmos区的有源图案之间。
13.另外，在预设方向上，第一nmos区的有源图案设置在第一处理模块的有源图案远离第二处理模块的有源图案的一侧，第二nmos区的有源图案设置在第二处理模块的有源图案远离第一处理模块的有源图案的一侧，第一pmos区的有源图案和第二pmos区的有源图案设置在第一处理模块和第二处理模块的有源图案之间。
14.另外，在预设方向上，第一处理模块的有源图案设置在第一nmos区的有源图案和第一pmos区的有源图案远离第二处理模块的有源图案的一侧，第二处理模块的有源图案设置在第二nmos区的有源图案和第二pmos区的有源图案远离第一处理模块的有源图案的一侧。
15.另外，在预设方向上，第一pmos区的有源图案设置在第一nmos区的有源图案靠近第二处理模块的有源图案的一侧，第一处理模块的有源图案设置在第一nmos区的有源图案远离第二处理模块的有源图案的一侧，第二pmos区的有源图案设置在第二nmos区的有源图案靠近第一处理模块的有源图案的一侧，第二处理模块的有源图案设置在第二nmos区的有源图案远离第一处理模块的有源图案的一侧。
16.另外，第一处理模块的有源图案和第一nmos区的有源图案设置在同一个阱区中，第二处理模块的有源图案和第二nmos区的有源图案设置在同一个阱区中。设置在同一阱区中的有源图案可以保证具有相同的离子注入特性，使得第一处理模块的有源图案和第一nmos区的有源图案的离子注入特征相同，第二处理模块的有源图案和第二nmos区的有源图案的离子注入特征相同，进一步平衡同一感测放大器中的各个mos管的器件特性。
17.另外，在预设方向上，第一处理模块的有源图案设置在第一nmos区的有源图案和第一pmos区的有源图案靠近第二处理模块有源图案的一侧，第二处理模块的有源图案设置
在第二nmos区的有源图案和第二pmos区的有源图案靠近第一处理模块的有源图案的一侧。
18.另外，在预设方向上，第一nmos区的有源图案设置在第一pmos区的有源图案远离第二处理模块的有源图案的一侧，第一处理模块的有源图案设置在第一pmos区的有源图案靠近第二处理模块的有源图案的一侧，第二nmos区的有源图案设置在第二pmos区的有源图案远离第一处理模块的有源图案的一侧，第二处理模块的有源图案设置在第二pmos区的有源图案靠近第一处理模块的有源图案的一侧。
19.另外，在预设方向上，第一pmos区的有源图案设置在第一nmos区的有源图案远离第二处理模块的有源图案的一侧，第一处理模块的有源图案设置在第一nmos区的有源图案靠近第二处理模块的有源图案的一侧，第二pmos区的有源图案设置在第二nmos区的有源图案远离第一处理模块的有源图案的一侧，第二处理模块的有源图案设置在第二nmos区的有源图案靠近第一处理模块的有源图案的一侧。
20.另外，第一处理模块的有源图案、第二处理模块的有源图案、第一nmos区的有源图案和第二nmos区的有源图案设置在同一个阱区中。设置在同一阱区中的有源图案可以保证具有相同的离子注入特性，使得第一处理模块的有源图案、第一nmos区的有源图案、第二处理模块的有源图案和第二nmos区的有源图案的离子注入特征相同，进一步平衡同一感测放大器中的各个mos管的器件特性。
21.另外，在预设方向上，第一nmos区的有源图案长度大于第一pmos区的有源图案长度；第二nmos区的有源图案长度大于第二pmos区的有源图案长度。nmos的有源图案与pmos的有源图案相比较具有较宽的尺寸，可提供更大的驱动能力。
22.另外，第一nmos区的栅级图案、第二nmos区的栅级图案、第一pmos区的栅极图案和第二pmos区的栅极图案沿预设方向设置，第一处理模块的栅级图案和第二处理模块的栅级图案沿预设方向的垂直方向设置。
23.本技术实施例还提供了一种存储器版图，包括上述读出电路版图，多个读出电路版图在预设方向的垂直方向上依次排列，相邻两个读出电路版图构成一读出电路版图组，读出电路版图组共用同一有源图案，且相邻读出电路版图组之间的距离相等。
24.另外，读出电路版图的读出放大模块包括：靠近第一处理模块设置的第一nmos区和第一pmos区，靠近第二处理模块设置的第二nmos区和第二pmos区；第一处理模块、第一nmos区、第一pmos区、第二处理模块、第二nmos区以及第二pmos区沿预设方向排布；其中，第一nmos区的有源图案和第二nmos区的有源图案相互独立设置，第一pmos区的有源图案和第二pmos区的有源图案相互独立设置。
25.另外，第一nmos区的有源图案和第二nmos区的有源图案对称设置，第一pmos区的有源图案和第二pmos区的有源图案对称设置。
26.另外，第一处理模块的有源图案的位置和第二处理模块有源图案的位置对称设置。
27.另外，存储器版图还包括：连接图案，设置在预充电区的边缘，且与预充电区的有源图案相接触，在预设方向的垂直方向上，连接图案用于接触所有预充电区的有源图案。
28.本技术实施例还提供了一种读出电路结构，包括：沿预设方向排布设置的读出放大器，第一处理电路和第二处理电路，其中，读出放大器用于读出位线的电压，第一处理电路和第二处理电路至少用于对读出放大器的输出信号进行噪声消除；第一处理电路包括：
沿预设方向排布的第一偏移消除结构、第一隔离结构和均衡结构，第一偏移消除结构被构造为将位线连接至互补读出位线，第一隔离结构被构造为将位线连接至读出位线，均衡结构被构造为将读出位线连接至互补读出位线；第二处理电路包括：沿预设方向排布的预充电结构、第二隔离结构和第二偏移消除结构，预充电结构被构造为基于预充电指令对读出位线和互补读出位线进行预充电，第二隔离结构被构造为将互补位线连接至互补读出位线，第二偏移消除结构被构造为将互补位线连接至读出位线；其中，第一偏移消除结构的有源层、第一隔离结构的有源层和均衡结构的有源层相互分立设置，预充电结构的有源层、第二隔离结构的有源层和第二偏移消除结构的有源层相互分立设置。
29.与相关技术相比，对于读出电路结构中感测放大器结构，第一处理电路中第一偏移消除结构、第一隔离结构和均衡结构的有源层相互分立设置，第二处理电路中预充电结构、第二隔离结构和第二偏移消除结构的有源层相互分立设置，避免同一感测放大器结构中第一处理电路和第二处理电路存在有源层共用的问题，以提升存储器读出电路中mos管的器件性能，从而减少存储器在读出过程中的时序失配的影响。
附图说明
30.图1为存储器的结构示意图；
31.图2为读出电路的电路示意图；
32.图3为读出电路的时序示意图；
33.图4为读出电路中感测放大器mos管不匹配时，位线bl/互补位线blb中信号示意图；
34.图5～图10为本技术一实施例提供的读出电路版图的结构示意图；
35.图11为本技术另一实施例提供的存储器版图的结构示意图。
具体实施方式
36.参考图1，在存储器的结构中，每个存储阵列100中都包含多个存储单元1000，存储单元1000是一单元晶体管和一单元电容器构成的1t1c(1transistor 1capacitance)结构，读写转换电路200、读出电路300、均衡电路400、输入/输出电路500设置在相邻存储阵列之间。
37.其中，单元晶体管中源极或漏极其中一者连接单元电容器，另一者连接位线bl/互补位线blb，字线wl连接单元晶体管的栅极，用于选择导通相应单元晶体管的栅极，使单元电容器与位线bl/互补位线blb连接，从而实现将位线bl/互补位线blb中的电信号写入单元电容器中，或实现将单元电容器中的电信号读出到位线bl/互补位线blb中。
38.均衡电路400连接位线bl和互补位线blb，用于在预充电阶段，均衡位线bl和互补位线blb之间的电压。
39.输入/输出电路500包括：输入/输出晶体管，输入/输出晶体管源极或漏极其中一者连接位线bl/互补位线blb，另一者连接本地数据线local i/o，栅极用于接收选择信号，并根据选择信号，选择导通与选择信号相应的位线bl/互补位线blb，以使位线bl/互补位线blb与本地数据线local i/o连接，从而实现位线bl/互补位线blb与本地数据线local i/o的数据传递。
40.本地数据线local i/o通过读写转换电路200连接全局数据线global i/o，从而实现将外部数据或本地感测放大器(置于读写转换电路200中)中的数据传输到本地数据线local i/o中，或将本地数据线local i/o中的数据输出至全局数据线global i/o中。
41.读出电路300连接在位线bl和互补位线blb之间，当单元电容器中的电信号读出到位线bl/互补位线blb时，由于单元电容器和位线bl/互补位线blb的电荷共享，位线bl/互补位线blb的电压由预充电电压进行增大或者减小一电压变化量
△
v，读出电路300用于响应于第一控制信号pcs和第二控制信号ncs读出并放大位线bl和互补位线blb之间的电压变化量
△
v。
42.具体地，参考图2，读出电路300(参考图1)，包括：第一pmos晶体管《p1》、第二pmos晶体管《p2》、第一nmos晶体管《n1》和第二nmos晶体管《n2》；其中，第一pmos晶体管《p1》源极或漏极其中一者连接互补读出位线sablb，另一者用于接收第一控制信号pcs，并且栅极连接至读出位线sabl；第二pmos晶体管《p2》源极或漏极其中一者连接至读出位线sabl，另一者用于接收第一控制信号pcs，并且栅极连接至互补读出位线sablb；第一nmos晶体管《n1》源极或漏极其中一者连接至互补读出位线sablb，另一者用于接收第二控制信号ncs，并且栅极连接至位线bl；第二nmos晶体管《n2》源极或漏极其中一者连接至读出位线blb，另一者用于接收第二控制信号ncs，并且栅极连接至互补读出位线sablb。
43.图2中读出电路300还用于噪声消除，即读出电路300，还包括：第一隔离mos管《n5》、第二隔离mos管《n6》、第一偏移消除mos管《n7》和第二偏移消除mos管《n8》；其中，第一隔离mos管《n5》源极或漏极其中一者连接位线bl，另一者连接读出位线sabl，栅极用于接收隔离信号(isolation signal，iso)，用于响应于隔离信号iso而连接位线bl与读出位线sabl，或响应于隔离信号iso而隔离位线bl和读出位线sabl；第二隔离mos管《n6》源极或漏极其中一者连接互补位线blb，另一者连接互补读出位线sablb，栅极用于接收隔离信号iso，用于响应于隔离信号iso而连接互补位线blb与互补读出位线sablb，或响应于隔离信号iso而隔离互补位线blb与互补读出位线sablb；第一偏移消除mos管《n7》源极或漏极其中一者连接位线bl，另一者连接互补读出位线sablb，栅极用于接收偏移消除信号(offset cancelling signal，oc)，用于响应于偏移消除信号oc而连接位线bl与互补读出位线sablb，或响应于偏移消除信号oc而断开位线bl与互补读出位线sablb；第二偏移消除mos管《n8》源极或漏极其中一者连接互补位线blb，另一者连接读出位线sabl，栅极用于接收偏移消除信号oc，用于响应于偏移消除信号oc而连接互补位线blb与读出位线sabl，或响应于偏移消除信号oc而断开互补位线blb与读出位线sabl。
44.预充电通过预充电晶体管《n3》实现，均衡电路400通过均衡晶体管《n4》实现，预充电晶体管《n3》源极或漏极其中一者用于接收预充电电压vdd/2，另一者用于连接均衡晶体管《n4》源极或漏极其中一者，栅极用于接收预充电信号pre，用于响应于预充电信号pre，对读出位线sabl和互补读出位线sablb进行预充电；均衡晶体管《n4》源极或漏极其中一者连接读出位线sabl，另一者连接互补读出位线sablb，栅极用于接收均衡信号eq，用于响应于均衡信号eq，均衡读出位线sabl和互补读出位线sablb的电压。
45.参考图3，在数据读出的过程中包括5个阶段，阶段1即t～t0阶段，执行预充电操作；阶段2即t0～t1阶段，执行偏移消除操作；阶段3即t1～t2阶段，执行电荷共享操作；阶段4即t2～t3阶段，执行预读出操作；阶段5即t3～t阶段，执行恢复操作。
46.具体地，在执行阶段1的过程中，预充电晶体管《n3》响应于逻辑高(h)的预充电信号pre，均衡晶体管《n4》响应于逻辑高(h)的均衡信号eq，第一隔离mos管《n5》和第二隔离mos管《n6》响应于逻辑高(h)的隔离信号iso，第一偏移消除mos管《n7》和第二偏移消除mos管《n8》响应于逻辑高(h)的偏移消除信号oc；位线bl、互补位线blb、读出位线sabl和互补读出位线sablb都连接到预充电电压vdd/2，且第一控制信号pcs和第二控制信号ncs也充电至预充电电压vdd/2；在执行阶段2的过程中，预充电信号pre和均衡信号eq为低电平，第一隔离mos管《n5》和第二隔离mos管《n6》响应于逻辑低(l)的隔离信号iso，第一偏移消除mos管《n7》和第二偏移消除mos管《n8》响应于逻辑高(h)的偏移消除信号oc；第一控制信号pcs从预充电电压vdd/2转变为内部电源电压vdd，第二控制信号ncs从预充电电压vdd/2转变成接地电压vss；在执行阶段3的过程中，第一隔离mos管《n5》和第二隔离mos管《n6》响应于逻辑高(h)的隔离信号iso，第一偏移消除mos管《n7》和第二偏移消除mos管《n8》响应于逻辑低(l)的偏移消除信号oc，字线wl被激活，此时被选中的位线bl/互补位线blb与单元电容器之间进行电荷共享，且第一控制信号pcs和第二控制信号ncs转变成预充电电压vdd/2；在执行阶段4的过程中，当值为“1”的数据存储在存储单元中，在预读出操作阶段，读出位线sabl上的电压可以升高到内部电源电压vdd，并且互补读出位线sablb上的电压可以降低到接地电压vss。当值为“0”的输出存储在存储单元中，在预读出操作阶段，读出位线sabl上的电压可以降低到接地电压vss，并且互补读出位线sablb上的电压可以升高到内部电源电压vdd；在执行阶段5的过程中，第一隔离mos管《n5》和第二隔离mos管《n6》响应于逻辑高(h)的隔离信号iso，第一偏移消除mos管《n7》和第二偏移消除mos管《n8》响应于逻辑高(h)的偏移消除信号oc；位线bl、互补位线blb、读出位线sabl和互补读出位线sablb都连接到预充电电压vdd/2，且第一控制信号pcs和第二控制信号ncs也充电至预充电电压vdd/2。
47.其中，在执行阶段4的过程中，可能由于感测放大器中各个mos管的周围的器件环境不一致，导致同一感测放大器中的各个mos管具有不同的器件特性，而同一感测放大器中各个mos管的器件特性需相互匹配，使得不同的器件特性mos管会影响感测放大器的放大能力，进而降低dram性能；参考图4，由于晶体管的器件特性不一致，导致原本应按照虚线上升的位线bl/互补位线blb的电压产生的一定的偏移，导致存储器在读出过程中发生时序失调的问题。
48.为解决上述问题，本技术实施例提供了一种读出电路版图，包括：沿预设方向排布设置的读出放大模块，第一处理模块和第二处理模块，其中，读出放大模块用于读出位线的电压，第一处理模块和第二处理模块至少用于对读出放大模块的输出信号进行噪声消除；第一处理模块包括：沿预设方向排布的第一偏移消除区、第一隔离区和均衡区，第一偏移消除区被构造为将位线连接至互补读出位线，第一隔离区被构造为将位线连接至读出位线，均衡区被构造为将读出位线连接至互补读出位线；第二处理模块包括：沿预设方向排布的预充电区、第二隔离区和第二偏移消除区，预充电区被构造为基于预充电指令对读出位线和互补读出位线进行预充电，第二隔离区被构造为将互补位线连接至互补读出位线，第二偏移消除区被构造为将互补位线连接至读出位线；其中，第一偏移消除区的有源图案、第一隔离区的有源图案和均衡区的有源图案相互分立设置，预充电区的有源图案、第二隔离区的有源图案和第二偏移消除区的有源图案相互分立设置。
49.为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合附图对本技术
的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本技术各实施例中，为了使读者更好地理解本技术而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本技术所要求保护的技术方案。以下各个实施例的划分是为了描述方便，不应对本技术的具体实现方式构成任何限定，各个实施例在不矛盾的前提下可以相互结合，相互引用。
50.图5～图10为本实施例提供的读出电路版图的结构示意图，以下结合附图对本实施例提供的读出电路版图作进一步详细说明，具体如下：
51.参考图5～图10，读出电路版图，包括：
52.沿预设方向排布设置的读出放大模块103，第一处理模块101和第二处理模块102。
53.其中，预设方向即图中所示的x方向(对应图1中多个存储阵列100的排列方向)，读出放大模块103用于读出位线bl的电压，后续用于形成感测放大器，第一处理模块101和第二处理模块102至少用于对读出放大模块103的输出信号进行噪声消除，后续用于与感测放大器形成如图2所示的读出电路300。
54.对于第一处理模块101，第一处理模块101包括第一偏移消除区111、第一隔离区121和均衡区131；其中，第一偏移消除区111被将位线bl连接至互补读出位线sablb，第一隔离区121被构造为将位线bl连接至读出位线sabl，均衡区131被构造为将读出位线sabl连接至互补读出位线sablb。
55.结合图2，第一偏移消除区111用于后续形成第一偏移消除mos管《n7》，第一隔离区121用于后续形成第一隔离mos管《n5》，均衡区131用于后续形成均衡mos管《n4》，其中，第一偏移消除区111和第一隔离区121共用一个源极，共用的源极用于连接位线bl；第一隔离区121和均衡区131共用一个漏极，共用的漏极用于连接读出位线sabl，第一偏移消除区111的漏极以及均衡区131的源极用于连接互补读出位线sablb。
56.对于第二处理模块102，第二处理模块102包括预充电区112、第二隔离区122和第二偏移消除区132；预充电区112被构造为基于预充电指令对位线bl和互补位线blb进行预充电，第二隔离区122被构造为将互补位线blb连接至互补读出位线sablb，第二偏移消除区132被构造为将互补位线blb连接至读出位线sabl。
57.结合图2，预充电区112用于后续形成预充电mos管《n3》，第二隔离区122用于后续形成第二隔离mos管《n6》，第二偏移消除区132用于后续形成第二偏移消除mos管《n8》，其中，预充电区112和第二隔离区122共用一个源极，共用的源极用于连接互补读出位线sablb，第二隔离区122和第二偏移消除区132共用一个漏极，共用的漏极用于连接互补位线blb，预充电区112的漏极用于接收预充电电压v
dd
，第二隔离区132的源极用于连接读出位线sabl。
58.需要说明的是，在本实施例中，确定的“源极”和“漏极”为本技术的的举例说明，为了本领域技术人员可以清楚本实施例的设置方式，并不构成对本实施例的限定，在其他实施例中，本技术中确定的“源极”和“漏极”可以相互替换设置。
59.其中，第一偏移消除区111的有源图案、第一隔离区121的有源图案和均衡区131的有源图案相互分立设置，即第一偏移消除区111的有源图案、第一隔离区121的有源图案和均衡区131的有源图案相互独立，互不影响；预充电区112的有源图案、第二隔离区122的有源图案和第二偏移消除区132的有源图案相互分立设置，即预充电区112的有源图案、第二
隔离区122的有源图案和第二偏移消除区132的有源图案相互独立，互不影响；避免同一感测放大器结构中第一处理模块101和第二处理模块102存在有源图案共用的问题，以提升存储器读出电路中mos管的器件性能，从而减少存储器在读出过程中的时序失配的影响。
60.具体地，读出放大模块103包括：靠近第一处理模块101设置的第一nmos区114和第一pmos区115，靠近第二处理模块102设置的第二nmos区124和第二pmos区125。
61.其中，第一nmos区114、第一pmos区115、第二nmos区124和第二pmos区125沿预设方向排布，即第一nmos区114、第一pmos区115、第二nmos区124和第二pmos区125排布在x方向上。
62.进一步地，第一nmos区114的有源图案和第二nmos区124的有源图案相互独立设置，第一pmos区115的有源图案和第二pmos区125的有源图案相互独立设置；两个nmos区的有源图案相互独立设置，且两个pmos区的有源图案相互独立设置，使得后续形成的感测放大器中mos管结构的有源区相互独立，可以降低因mos管中有源区共用而导致的信号干扰问题。
63.另外，在本实施例中，第一nmos区114的有源图案和第二nmos区124的有源图案对称设置，第一pmos区115的有源图案和第二pmos区125的有源图案对称设置。同一感测放大器中mos管对称设置，从而保证同一感测放大器中需匹配的mos管的环境一致，从而平衡同一感测放大器中的各个mos管的器件特性，进而提高存储器的稳定性。
64.具体地，参考图5～图10，第一nmos区114的有源图案和第二nmos区124的有源图案根据对称轴aa1对称设置，第二pmos区115的有源图案和第二pmos区125的有源图案也根据对称轴aa1对称设置。
65.另外，对于第一nmos区114、第二nmos区124、第一pmos区115和第二pmos区125，第一pmos区114的栅极图案、第二nmos区124的栅极图案、第一pmos区115的栅极图案和第二pmos区124的栅极图案沿预设方向设置，即第一pmos区114的栅极图案、第二nmos区124的栅极图案、第一pmos区115的栅极图案和第二pmos区124的栅极图案沿x方向设置。
66.需要说明的是，在本实施例中，第一nmos区114有源图案的长度和第二nmos区124有源图案的长度大于第一pmos区115有源图案的长度和第二pmos区125有源图案的长度，nmos的有源图案与pmos的有源图案相比较具有较宽的尺寸，可提供更大的驱动能力。在其他实施例中，同样可以设置pmos的有源图案的尺寸大于nmos的有源图案的尺寸，或者pmos的有源图案的尺寸与nmos的有源图案的尺寸一致。
67.相应地，在本实施例中，第一处理模块101有源图案的位置和第二处理模块有源图案102的位置对称设置。同一感测放大器中第一处理模块104的位置和第二处理模块102的位置对称设置，进一步保证同一感测放大器中需匹配的mos管的环境一致，以提高存储器的稳定性。
68.具体地，参考图5～图10，第一处理模块101的有源图案的位置和第二处理模块102的有源图案的位置根据对称轴aa1对称设置，即第一处理模块101中有源图案的各个位置与第二处理模块102中有源图案的相应位置距离对称轴aa1的距离相等。
69.由于前文提到，在本实施例中，第一处理模块101的有源图案的位置和第二处理模块102的有源图案的位置根据对称轴aa1对称设置。具体地，第一偏移消除区111的有源图案和第二偏移消除区132的有源图案基于对称轴aa1对称设置，第一隔离区121的有源图案和
第二隔离区122的有源图案基于对称轴aa1对称设置，均衡区131的有源图案的位置和预充电区112的有源图案的位置基于对称轴aa1对称设置。
70.另外，对于本实施例中的第一处理模块101和第二处理模块102，第一处理模块101的栅极图案和第二处理模块102的栅极图案沿预设方向的垂直方向设置，即第一处理模块101和栅极图案和第二处理模块102的栅极图案垂直于x方向设置。
71.本实施例提供了六种第一处理模块101、第二处理模块102和读出放大模块103的布局方式，具体如下：
72.参考图5和图6，第一处理模块101的有源图案设置在第一nmos区114的有源图案和第一pmos区115的有源图案远离第二处理模块102的有源图案的一侧；第二处理模块102的有源图案设置在第二nmos区124的有源图案和第二pmos区125的有源图案远离第一处理模块101的有源图案的一侧，即第一处理模块101和第二处理模块102设置在读出放大模块103的两侧。
73.在一个具体的例子中，参考图5，在预设方向上，第一pmos区115的有源图案设置在第一nmos区114的有源图案靠近第二处理模块102的有源图案的一侧，第一处理模块101的有源图案设置在第一nmos区114的有源图案远离第二处理模块102的有源图案的一侧，第二pmos区125的有源图案设置在第二nmos区124的有源图案靠近第一处理模块101的有源图案的一侧，第二处理模块102的有源图案设置在第二nmos区124的有源图案远离第一处理模块101的有源图案的一侧。
74.其中，第一处理模块101的有源图案和第一nmos区114的有源图案设置在同一阱区中，第二处理模块102的有源图案和第二nmos区124的有源图案设置在同一阱区中；如图5所示，第一处理模块101的有源图案和第一nmos区114的有源图案设置在第一阱区1001中，第二处理模块102的有源图案和第二nmos区124的有源图案设置在第二阱区1002中；设置在同一阱区中的有源图案可以保证具有相同的离子注入特性，使得第一处理模块101的有源图案和第一nmos区114的有源图案的离子注入特征相同，第二处理模块102的有源图案和第二nmos区124的有源图案的离子注入特征相同，进一步平衡同一感测放大器中的各个mos管的器件特性。
75.在另一个具体的例子中，参考图6，在预设方向上，第一nmos区114的有源图案设置在第一pmos区115的有源图案靠近第二处理模块102的有源图案的一侧，第一处理模块101的有源图案设置在第一pmos区115的有源图案远离第二处理模块102的有源图案的一侧，第二nmos区124的有源图案设置在第二pmos区125的有源图案靠近第一处理模块101的有源图案的一侧，第二处理模块102的有源图案设置在第二pmos区125的有源图案远离第一处理模块101的有源图案的一侧。
76.其中，第一nmos区114的有源图案和第二nmos区115的有源图案设置在同一阱区中，如图6所示，第一nmos区114的有源图案和第二nmos区115的有源图案设置在第三阱区1003中。
77.参考图7和图8，第一处理模块101的有源图案设置在第一nmos区114的有源图案和第一pmos区115的有源图案之间，第二处理模块102的有源图案设置在第二nmos区124的有源图案和第二pmos区125的有源图案之间，即第一处理模块101和第二处理模块102设置在读出放大模块103之内。
78.在一个具体的例子中，参考图7，在预设方向上，第一nmos区114的有源图案设置在第一处理模块101的有源图案远离第二处理模块102的有源图案的一侧，第二nmos区124的有源图案设置在第二处理模块102的有源图案远离第一处理模块101的有源图案的一侧，第一pmos区115的有源图案和第二pmos区125的有源图案设置在第一处理模块101的有源图案和第二处理模块102的有源图案之间。
79.其中，第一处理模块101的有源图案和第一nmos区114的有源图案设置在同一阱区中，第二处理模块102的有源图案和第二nmos区124的有源图案设置在同一阱区中；如图7所示，第一处理模块101的有源图案和第一nmos区114的有源图案设置在第四阱区1004中，第二处理模块102的有源图案和第二nmos区124的有源图案设置在第五阱区1005中。
80.在另一个具体的例子中，参考图8，在预设方向上，第一pmos区115的有源图案设置在第一处理模块101的有源图案远离第二处理模块102的有源图案的一侧，第二pmos区125的有源图案设置在第二处理模块102的有源图案远离第一处理模块101的有源图案的一侧，第一nmos区114的有源图案和第二nmos区124的有源图案设置在第一处理模块101的有源图案和第二处理模块102的有源图案之间。
81.其中，第一处理模块101的有源图案、第一nmos区114的有源图案、第二处理模块102的有源图案和第二nmos区124的有源图案设置在同一阱区中；如图8所示，第一处理模块101的有源图案、第一nmos区114的有源图案、第二处理模块102的有源图案和第二nmos区124的有源图案设置在第六阱区1006中；设置在同一阱区中的有源图案可以保证具有相同的离子注入特性，使得第一处理模块101的有源图案、第一nmos区114的有源图案、第二处理模块102的有源图案和第二nmos区124的有源图案的离子注入特征相同，进一步平衡同一感测放大器中的各个mos管的器件特性。
82.参考图9和图10，在预设方向上，第一处理模块101的有源图案设置在第一nmos区114的有源图案和第一pmos区115的有源图案靠近第二处理模块102的一侧，第二处理模块102的有源图案设置在第二nmos区124的有源图案和第二pmos区125的有源图案靠近第一处理模块101的一侧。即第一处理模块101和第二处理模块102设置在读出放大模块103之间。
83.在一个具体的例子中，参考图9，在预设方向上，第一pmos区115的有源图案设置在第一nmos区114的有源图案远离第二处理模块102的有源图案的一侧，第一处理模块101的有源图案设置在第一nmos区114的有源图案靠近第二处理模块102的有源图案的一侧，第二pmos区125的有源图案设置在第二nmos区124的有源图案远离第一处理模块101的有源图案的一侧，第二处理模块102的有源图案设置在第二nmos区124的有源图案远离第一处理模块101的有源图案的一侧。
84.其中，第一处理模块101的有源图案、第一nmos区114的有源图案、第二处理模块102的有源图案和第二nmos区124的有源图案设置在同一阱区中；如图9所示，第一处理模块101的有源图案、第一nmos区114的有源图案、第二处理模块102的有源图案和第二nmos区124的有源图案设置在第七阱区1007中。
85.在另一个具体的例子中，参考图10，在预设方向上，第一nmos区114的有源图案设置在第一pmos区115的有源图案远离第二处理模块102的有源图案的一侧，第一处理模块101的有源图案设置在第一pmos区115的有源图案靠近第二处理模块102的有源图案的一侧，第二nmos区124的有源图案设置在第二pmos区125的有源图案远离第一处理模块101的
有源图案的一侧，第二处理模块102的有源图案设置在第二pmos区125的有源图案远离第一处理模块101的有源图案的一侧。
86.其中，第一处理模块101的有源图案和第二处理模块102的有源图案设置在同一阱区中；如图10所示，第一处理模块101的有源图案和第二处理模块102的有源图案设置在第八阱区1008中。
87.与相关技术相比，对于读出电路版图中感测放大器的mos结构，第一处理模块中第一偏移消除区、第一隔离区和均衡区的有源图案相互分立设置，第二处理模块中预充电区、第二隔离区和第二偏移消除区的有源图案相互分立设置，避免同一感测放大器结构中第一处理模块和第二处理模块存在有源区共用的问题，以提升存储器读出电路中mos管的器件性能，从而减少存储器在读出过程中的时序失配的影响。
88.本技术另一实施例还提供一种存储器版图，包括上述实施例提供的读出电路版图，多个读出电路版图在预设方向的垂直方向上依次排列，相邻两个读出电路版图构成一读出电路版图组，读出电路版图组共用同一有源图案，且相邻读出电路版图组之间的距离相等。
89.图11为本实施例提供的存储器版图的结构示意图，以下结合附图对本实施例提供的存储器版图作进一步详细说明，具体如下：
90.参考图11，存储器版图，包括多个上述实施例提到的读出电路版图，多个读出电路版图在预设方向的垂直方向上依次排列，即多个读出电路版图在垂直于x方向上排列。
91.具体地参考图11，在预设方向的垂直方向上，本实施例以4个读出电路版图为例进行详细说明，仅用于本领域技术人员理解本技术，并不构成对本技术的限定，具体如下：
92.第一列读出电路版图和第二列读出电路版图构成第一读出电路版图组，第三列读出电路版图和第四列读出电路版图构成第二读出电路版图组，在同一读出电路版图组中，第一nmos区114共用同一有源图案、第二nmos区124共用同一有源图案、第一pmos区115共用同一有源图案，且第二pmos区125共用同一有源图案。
93.在同一存储器版图中，在预设方向上的垂直方向上排列的所有第一处理模块101共用栅极结构，且在预设方向上的垂直方向上排列的所有第二处理模块102共用栅极结构。
94.相邻读出电路版图组之间的距离相等，包括：多个读出电路版图组之中，两两之间的距离相等；对于第一读出电路版图组和第二读出电路版图组，即相邻第一处理模块101有源图案之间的距离、相邻第二处理模块102有源图案之间的距离、相邻第一nmos区114有源图案之间的距离、相邻第二nmos区124有源图案之间的距离、相邻第一pmos区115有源图案之间的距离，以及相邻第二pmos区125有源图案之间的距离相等。
95.继续参考图11，每一读出电路版图，包括：
96.沿预设方向排布设置的读出放大模块103、第一处理模块101和第二处理模块102。
97.具体地，读出放大模块103包括：靠近第一处理模块101设置的第一nmos区114和第一pmos区115，靠近第二处理模块102设置的第二nmos区124和第二pmos区125。第一nmos区114的有源图案和第二nmos区124的有源图案对称设置，第一pmos区115的有源图案和第二pmos区125的有源图案对称设置。
98.其中，第一nmos区114的有源图案和第二nmos区124的有源图案相互独立设置，第一pmos区115的有源图案和第二pmos区125的有源图案相互独立设置。
99.相应地，第一处理模块101有源图案的位置和第二处理模块有源图案102的位置对称设置。
100.对于第一处理模块101，第一处理模块101包括第一偏移消除区111、第一隔离区121和均衡区131；其中，第一偏移消除区111被将位线bl连接至互补读出位线sablb，第一隔离区121被构造为将位线bl连接至读出位线sabl，均衡区131被构造为将读出位线sabl连接至互补读出位线sablb。
101.其中，第一偏移消除区111的有源图案、第一隔离区121的有源图案和均衡区131的有源图案相互分立设置。
102.对于第二处理模块102，第二处理模块102包括预充电区112、第二隔离区122和第二偏移消除区132；预充电区112被构造为基于预充电指令对位线bl和互补位线blb进行预充电，第二隔离区122被构造为将互补位线blb连接至互补读出位线sablb，第二偏移消除区132被构造为将互补位线blb连接至读出位线sabl。
103.其中，预充电区112的有源图案、第二隔离区122的有源图案和第二偏移消除区132的有源图案相互分立设置。
104.由于前文提到，在本实施例中，第一处理模块101的有源图案的位置和第二处理模块102的有源图案的位置对称设置。具体地，第一偏移消除区111的有源图案和第二偏移消除区132的有源图案对称设置，第一隔离区121的有源图案和第二隔离区122的有源图案对称设置，均衡区131的有源图案的位置和预充电区112的有源图案的位置对称设置。
105.在本实施例中，存储器版图还包括：连接图案201，设置在预充电区112的边缘，且与预充电区112的有源图案相接触，在预设方向的垂直方向上，连接图案201用于接触所有预充电区112的有源图案。由于预充电区112有源图案的尺寸通常小于其他区域，通过连接图案201以平衡第一nmos区114和第二nos区125周围的有源区“环境”，从而进一步平衡同一感测放大器中的各个mos管的器件特性；需要说明的是，在本实施例中，“环境”一致指周围相同材料构成半导体结构的尺寸、距离和排布方式等特征相同。
106.与相关技术相比，对于读出电路版图中感测放大器的mos结构，第一处理模块中第一偏移消除区、第一隔离区和均衡区的有源图案相互分立设置，第二处理模块中预充电区、第二隔离区和第二偏移消除区的有源图案相互分立设置，避免同一感测放大器结构中第一处理模块和第二处理模块存在有源区共用的问题，以提升存储器读出电路中mos管的器件性能，从而减少存储器在读出过程中的时序失配的影响。
107.由于上述实施例与本实施例相互对应，因此本实施例可与上述实施例互相配合实施。上述实施例中提到的相关技术细节在本实施例中依然有效，在上述实施例中所能达到的技术效果在本实施例中也同样可以实现，为了减少重复，这里不再赘述。相应地，本实施例中提到的相关技术细节也可应用在上述实施例中。
108.本技术又一实施例提供了一种读出电路结构，包括：沿预设方向排布设置的读出放大器，第一处理电路和第二处理电路，其中，读出放大器用于读出位线的电压，第一处理电路和第二处理电路至少用于对读出放大器的输出信号进行噪声消除；第一处理电路包括：沿预设方向排布的第一偏移消除结构、第一隔离结构和均衡结构，第一偏移消除结构被构造为将位线连接至互补读出位线，第一隔离结构被构造为将位线连接至读出位线，均衡结构被构造为将读出位线连接至互补读出位线；第二处理电路包括：沿预设方向排布的预
充电结构、第二隔离结构和第二偏移消除结构，预充电结构被构造为基于预充电指令对读出位线和互补读出位线进行预充电，第二隔离结构被构造为将互补位线连接至互补读出位线，第二偏移消除结构被构造为将互补位线连接至读出位线；其中，第一偏移消除结构的有源层、第一隔离结构的有源层和均衡结构的有源层相互分立设置，预充电结构的有源层、第二隔离结构的有源层和第二偏移消除结构的有源层相互分立设置。
109.以下对本实施例提供的读出电路结构作进一步详细说明，读出电路结构，包括：
110.沿预设方向排布的读出放大器，第一处理电路和第二处理电路，其中，读出放大器用于读出位线的电压，第一处理电路和第二处理电路至少用于对读出放大器的输出信号进行噪声消除。
111.结合上述实施例，读出放大模块103用于形成上述读出放大器，第一处理模块101用于形成上述第一处理电路，第二处理模块102用于形成上述第二处理电路。
112.读出放大器包括：靠近第一处理电路设置的第一nmos管和第一pmos管，靠近第二处理电路设置的第二nmos管和第二pmos管，第一处理电路、第一nmos管、第一pmos管、第二处理电路、第二nmos管以及第二pmos管沿预设方向排布。
113.结合上述实施例，第一nmos区114用于形成上述第一nmos管，第二nmos区124用于形成上述第二nmos管，第一pmos区115用于形成上述第一pmos管，第二pmos区125用于形成上述第二pmos管。
114.其中，第一nmos管的有源层和第二nmos管的有源层相互独立设置，第一pmos管的有源层和第二pmos管的有源层相互独立设置。
115.第一处理电路包括：沿预设方向排布的第一偏移消除结构、第一隔离结构和均衡结构，第一偏移消除结构被构造为将位线连接至互补读出位线，第一隔离结构被构造为将位线连接至读出位线，均衡结构被构造为将读出位线连接至互补读出位线。
116.结合上述实施例，第一偏移消除区111用于形成上述第一偏移消除结构，第一隔离区121用于形成上述第一隔离结构，均衡区131用于形成上述均衡结构。
117.第二处理电路包括：沿预设方向排布的预充电结构、第二隔离结构和第二偏移消除结构，预充电结构被构造为基于预充电指令对读出位线和互补读出位线进行预充电，第二隔离结构被构造为将互补位线连接至互补读出位线，第二偏移消除结构被构造为将互补位线连接至读出位线。
118.结合上述实施例，预充电区112用于形成上述预充电结构，第二隔离区122用于形成上述第二隔离结构，第二偏移消除区132用于形成上述第二偏移消除结构。
119.其中，第一偏移消除结构的有源层、第一隔离结构的有源层和均衡结构的有源层相互分立设置，预充电结构的有源层、第二隔离结构的有源层和第二偏移消除结构的有源层相互分立设置。
120.与相关技术相比，对于读出电路结构中感测放大器结构，第一处理电路中第一偏移消除结构、第一隔离结构和均衡结构的有源层相互分立设置，第二处理电路中预充电结构、第二隔离结构和第二偏移消除结构的有源层相互分立设置，避免同一感测放大器结构中第一处理电路和第二处理电路存在有源层共用的问题，以提升存储器读出电路中mos管的器件性能，从而减少存储器在读出过程中的时序失配的影响。
121.由于上述实施例与本实施例相互对应，因此本实施例可与上述实施例互相配合实
施。上述实施例中提到的相关技术细节在本实施例中依然有效，在上述实施例中所能达到的技术效果在本实施例中也同样可以实现，为了减少重复，这里不再赘述。相应地，本实施例中提到的相关技术细节也可应用在上述实施例中。
122.本领域的普通技术人员可以理解，上述各实施例是实现本技术的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本技术的精神和范围。