技术特征：
1.一种半导体封装结构，其特征在于，所述半导体封装结构包括：主体基板，包括上表面电路、下表面电路以及连接所述上表面电路和下表面电路的侧面，所述上表面电路和下表面电路之间电性连通；芯片，包括相对设置的第一连接面和第二连接面，所述第一连接面电性连接于所述下表面电路；塑封层，完全包覆所述主体基板的侧面，且所述塑封层至少部分包覆所述下表面电路和芯片；背金层，包括与所述芯片的第二连接面相连接的至少一个第一金属连接部，所述第一金属连接部包括延伸并凸出所述塑封层外的延展面，所述延展面的面积之和大于所述第二连接面的面积；高频稳定低损耗层，铺设于所述上表面电路上；防潮层，贴合固化于所述高频稳定低损耗层上。2.根据权利要求1所述的半导体封装结构，其特征在于，所述塑封层与所述第二连接面相齐平，所述半导体封装结构还包括同时覆盖于所述第二连接面以及塑封层的应力缓冲介电层，所述第一金属连接部穿过所述应力缓冲介电层与所述第二连接面相连接，且所述延展面凸出所述应力缓冲介电层外。3.根据权利要求1所述的半导体封装结构，其特征在于，所述半导体封装结构还包括与所述下表面电路电性连接的3d连接部，所述塑封层至少部分包覆所述3d连接部，且所述背金层还包括与所述3d连接部连接的第二金属连接部。4.根据权利要求3所述的半导体封装结构，其特征在于，所述3d连接部内设置有金属散热件。5.根据权利要求3所述的半导体封装结构，其特征在于，所述3d连接部包括包覆于其外表面的导热层。6.根据权利要求1所述的半导体封装结构，其特征在于，所述半导体封装结构包括设置于所述高频稳定低损耗层上且与所述上表面电路电性连接的功能模块。7.根据权利要求6所述的半导体封装结构，其特征在于，所述防潮层至少部分覆盖所述功能模块。8.根据权利要求7所述的半导体封装结构，其特征在于，所述防潮层的边缘不凸出所述主体基板的侧面设置且所述塑封层包覆于所述防潮层的边缘。9.根据权利要求6所述的半导体封装结构，其特征在于，所述半导体封装结构包括设置于所述高频稳定低损耗层上的支撑部以及设置于所述支撑部上的外层功能基板，所述外层功能基板包括至少两层上下堆叠的堆叠层，所述堆叠层之间通过高频低介电常数低损耗材料填充。10.根据权利要求9所述的半导体封装结构，其特征在于，所述半导体封装结构包括将所述外层功能基板支撑粘结于所述支撑部上的防潮层。11.一种半导体封装结构制作方法，其特征在于，所述方法包括：提供主体基板，所述主体基板包括侧面以及电性连通的上表面电路和下表面电路；铺设至少一层高频稳定低损耗层于所述上表面电路；在所述高频稳定低损耗层上植入与所述上表面电路电性连接的功能模块；
提供防潮层并贴合固化于所述高频稳定低损耗层以覆盖所述功能模块；在所述下表面电路形成至少一个3d连接部；提供芯片，芯片包括第一连接面和第二连接面，将所述第一连接面与所述下表面电路电性连接；提供载板，所述载板上铺设有可分离的临时粘合层，将所述主体基板倒装于所述载板以使所述临时粘合层覆盖并贴合于所述防潮层；用塑封料对所述主体基板进行填充，使形成的塑封层完全包覆所述主体基板、芯片和3d连接部；分离所述载板和临时粘合层，将所述塑封层减薄并露出至少部分所述芯片的第二连接面以及所述3d连接部；沉积成型第一金属连接部和第二金属连接部并分别与所述第二连接面和3d连接部的露出部分相连接以形成背金层。12.根据权利要求11所述的半导体封装结构制作方法，其特征在于，所述步骤“提供防潮层并贴合固化于所述高频稳定低损耗层以覆盖所述功能模块”和步骤“在所述下表面电路形成至少一个3d连接部”之间还包括：对所述防潮层的边缘选择性地切割成型以使所述防潮层的边缘不凸出所述主体基板的侧面。13.根据权利要求12所述的半导体封装结构制作方法，其特征在于，所述步骤“用塑封料对所述主体基板进行填充，使形成的塑封层完全包覆所述主体基板、芯片和3d连接部”还包括：所述塑封层还完全包覆所述防潮层的边缘。14.根据权利要求11所述的半导体封装结构制作方法，其特征在于，所述步骤“分离所述载板和临时粘合层，将所述塑封层减薄并露出至少部分所述芯片的第二连接面以及所述3d连接部”具体包括：将所述塑封层减薄至与所述芯片的第二连接面相齐平；在所述塑封层、第二连接面以及3d连接部上覆盖应力缓冲介电层；对所述应力缓冲介电层进行激光钻孔或光刻成型至所述芯片的第二连接面以及3d连接部至少部分露出。15.一种半导体封装结构制作方法，其特征在于，所述方法包括：提供主体基板，所述主体基板包括侧面以及电性连通的上表面电路和下表面电路；铺设至少一层高频稳定低损耗层于所述上表面电路；在所述高频稳定低损耗层上植入与所述上表面电路电性连接的功能模块；提供防潮层并贴合固化于所述高频稳定低损耗层以覆盖所述功能模块；在所述下表面电路形成至少一个3d连接部；提供芯片，芯片包括第一连接面和第二连接面，将所述第一连接面与所述下表面电路电性连接；提供临时粘合层，所述临时粘合层上设置有增强框架，将所述主体基板倒装于所述增强框架内的临时粘合层上以使所述临时粘合层覆盖并贴合于所述防潮层；用塑封料对所述主体基板进行填充，使形成的塑封层完全包覆所述主体基板、芯片和
3d连接部；分离所述增强框架和临时粘合层，将所述塑封层减薄并露出至少部分所述芯片的第二连接面以及所述3d连接部；沉积成型第一金属连接部和第二金属连接部并分别与所述第二连接面和3d连接部的露出部分相连接以形成背金层。16.根据权利要求15所述的半导体封装结构制作方法，其特征在于，所述步骤“提供防潮层并贴合固化于所述高频稳定低损耗层以覆盖所述功能模块”和步骤“在所述下表面电路形成至少一个3d连接部”之间还包括：对所述防潮层的边缘选择性地切割成型以使所述防潮层的边缘不凸出所述主体基板的侧面。17.根据权利要求16所述的半导体封装结构制作方法，其特征在于，所述步骤“用塑封料对所述主体基板进行填充，使形成的塑封层完全包覆所述主体基板、芯片和3d连接部”：所述塑封层还完全包覆所述防潮层的边缘。18.根据权利要求15所述的半导体封装结构制作方法，其特征在于，所述步骤“分离所述增强框架和临时粘合层，将所述塑封层减薄并露出至少部分所述芯片的第二连接面以及所述3d连接部”具体包括：将所述塑封层减薄至与所述芯片的第二连接面相齐平；在所述塑封层、第二连接面以及3d连接部上覆盖应力缓冲介电层；对所述应力缓冲介电层进行激光钻孔或光刻成型至所述芯片的第二连接面以及3d连接部至少部分露出。19.一种半导体封装结构制作方法，其特征在于，所述方法包括：提供主体基板，所述主体基板包括侧面以及电性连通的上表面电路和下表面电路；铺设至少一层高频稳定低损耗层于所述上表面电路；在所述高频稳定低损耗层上植入与所述上表面电路电性连接的功能模块；在所述高频稳定低损耗层上形成有支撑部；在所述下表面电路形成至少一个3d连接部；提供芯片，芯片包括第一连接面和第二连接面，将所述第一连接面与所述下表面电路电性连接；提供载板，所述载板上铺设有可分离的临时粘合层，将所述支撑部与所述临时粘合层贴合并使所述主体基板倒装于所述载板；用塑封料对所述主体基板进行填充，使形成的塑封层完全包覆所述主体基板、芯片、3d连接部以及所述支撑部的侧面；分离所述载板和临时粘合层，将所述塑封层减薄并露出至少部分所述芯片的第二连接面以及所述3d连接部；沉积成型第一金属连接部和第二金属连接部并分别与所述第二连接面和3d连接部的露出部分相连接以形成背金层；提供外层功能基板，将所述外层功能基板的下表面通过防潮层与所述支撑部贴合固化。20.根据权利要求19所述的半导体封装结构制作方法，其特征在于，所述步骤“分离所
述载板和临时粘合层，将所述塑封层减薄并露出至少部分所述芯片的第二连接面以及所述3d连接部”具体包括：将所述塑封层减薄至与所述芯片的第二连接面相齐平；在所述塑封层、第二连接面以及3d连接部上覆盖应力缓冲介电层；对所述应力缓冲介电层进行激光钻孔或光刻成型至所述芯片的第二连接面以及3d连接部至少部分露出。21.一种半导体封装结构制作方法，其特征在于，所述方法包括：提供主体基板，所述主体基板包括侧面以及电性连通的上表面电路和下表面电路；铺设至少一层高频稳定低损耗层于所述上表面电路；在所述高频稳定低损耗层上植入与所述上表面电路电性连接的功能模块；在所述高频稳定低损耗层上形成有支撑部；在所述下表面电路形成至少一个3d连接部；提供芯片，芯片包括第一连接面和第二连接面，将所述第一连接面与所述下表面电路电性连接；提供临时粘合层，所述临时粘合层上设置有增强框架，将所述主体基板倒装于所述增强框架内的临时粘合层上以使所述支撑部与所述临时粘合层贴合；用塑封料对所述主体基板进行填充，使形成的塑封层完全包覆所述主体基板、芯片、3d连接部以及所述支撑部的侧面；分离所述增强框架和临时粘合层，将所述塑封层减薄并露出至少部分所述芯片的第二连接面以及所述3d连接部；沉积成型第一金属连接部和第二金属连接部并分别与所述第二连接面和3d连接部的露出部分相连接以形成背金层；提供外层功能基板，将所述外层功能基板的下表面通过防潮层与所述支撑部贴合固化。22.根据权利要求21所述的半导体封装结构制作方法，其特征在于，所述步骤“分离所述增强框架和临时粘合层，将所述塑封层减薄并露出至少部分所述芯片的第二连接面以及所述3d连接部”具体包括：将所述塑封层减薄至与所述芯片的第二连接面相齐平；在所述塑封层、第二连接面以及3d连接部上覆盖应力缓冲介电层；对所述应力缓冲介电层进行激光钻孔或光刻成型至所述芯片的第二连接面以及3d连接部至少部分露出。
技术总结
本发明提出了一种半导体封装结构，所述封装结构包括：主体基板，包括上表面电路、下表面电路以及将两者连接的侧面，上表面电路和下表面电路电性连通；芯片，具有相对的第一连接面和第二连接面，第一连接面电性连接于下表面电路；塑封层，完全包覆基板的侧面，且至少部分包覆下表面电路和芯片；背金层，包括与芯片的第二连接面相连接的至少一个第一金属连接部，第一金属连接部包括延伸并凸出塑封层外的延展面，延展面的面积之和大于第二连接面的面积。本发明在降低生产成本的同时解决了芯片的散热问题，并提高了封装结构的防潮能力。并提高了封装结构的防潮能力。并提高了封装结构的防潮能力。
技术研发人员：林耀剑 刘硕 周莎莎 陈建 陈雪晴
受保护的技术使用者：江苏长电科技股份有限公司
技术研发日：2018.04.27
技术公布日：2021/9/9