VCSEL芯片及其制备方法与流程

vcsel芯片及其制备方法
技术领域
1.本技术涉及半导体激光器领域，更为具体地涉及vcsel芯片及其制备方法。


背景技术：

2.vcsel(vertical-cavity surface-emitting laser，垂直腔面发射激光器) 是指在衬底的垂直方向上形成谐振腔，沿垂直方向出射激光的一种半导体激光器。随着vcsel技术的发展，vcsel激光器被广泛应用于智慧交通、健康医疗、生物检测和军事安防等领域。
3.在实际产业中，vcsel激光器常作为投射光源来对被测目标进行深度测量以进行三维建模，深度测绘等。在一些应用场景中，还需对被测目标进行广角扫描以对被测目标进行大视角建模。例如，当vcsel芯片作为车载激光雷达的投射光源被应用时，该应用场景要求vcsel芯片具有较大的扫描域以更全面地采集路况信息来辅助车辆进行路线规划、路障规避等功能机制的实现。而现有的vcsel芯片通常的扫描域在90
°
以内，也就是，其仅能扫描被测目标相对较窄的区域。
4.为了克服此技术难题，在车载激光雷达中，通常为vcsel芯片配置一个旋转马达以通过所述旋转马达带动所述vcsel芯片旋转，通过这样的方式来扩大扫描范围。然而，这种解决方案具有诸多缺陷。
5.首先，vcsel芯片的转动精度依赖于其与旋转马达之间的结构稳定性，以及，旋转马达的控制精度。也就是，如果旋转马达的控制精度不佳，或者， vcsel芯片与旋转马达之间的配合关系发生改变时，这都将影响vcsel芯片的扫描效果。
6.其次，在所述旋转马达的作用下，vcsel芯片与被测目标之间相对位置关系发生调整，虽然这种方式能够扩展vcsel芯片的扫描域，但是由于 vcsel芯片与被测目标之间相对位置关系发生调整，这会增加后续三维建模的信息处理难度。
7.因此，需要一种优化的方案来拓展所述vcsel芯片的扫描域。


技术实现要素：

8.本技术的一个优势在于提供了一种vcsel芯片及其制备方法，其中，所述vcsel芯片通过其自身的结构设计来增大了其整体发散角，以扩大所述vcsel芯片的扫描域，也就是，根据本技术实施例的所述vcsel芯片在无需外部的驱动器的前提下，便能够实现其自身扫描域的拓展(也就是，激光投射范围的拓展)。
9.为了实现上述至少一优势或其他优势和目的，根据本技术的一个方面，提供了一种vcsel芯片，其包括：
10.相互电隔离的多个vcsel发光单元，其中，每个所述vcsel发光单元包括至少一发光主体以及用于导通所述发光主体的正电连接端和负电连接端；以及
11.在晶圆级别集成地设置于所述多个vcsel发光单元中至少部分所述 vcsel发光单元的激光出射路径上的多个光调制元件，其中，所述多个光调制元件具有预设结构配置并相互配合以使得所述vcsel芯片的整体发散角大于等于120
°
，其中，所述vcsel芯片的整体
发散角指的是所述vcsel 芯片所出射的激光中最外侧的激光所形成的夹角。
12.在根据本技术的vcsel芯片中，所述多个光调制元件具有预设结构配置并相互配合以使得所述vcsel芯片的整体发散角等于180
°
。
13.在根据本技术的vcsel芯片中，所述多个光调制元件包括凹透镜和凸透镜。
14.在根据本技术的vcsel芯片中，一部分所述凸透镜和与其相对应的所述发光主体对心设置。
15.在根据本技术的vcsel芯片中，另一部分所述凸透镜和与其相对的所述发光主体离心设置。
16.根据本技术的vcsel芯片中，一部分所述凹透镜和与其相对应的所述发光主体对心设置。
17.在根据本技术的vcsel芯片中，另一部分所述凹透镜和与其相对应的所述发光主体离心设置。
18.在根据本技术的vcsel芯片中，至少部分所述凸透镜的曲率半径不同。
19.在根据本技术的vcsel芯片中，所述发光主体自下而上依次包括：衬底层、n型电接触层、n-dbr层、有源区、限制层、p-dbr层和p型电接触层，所述限制层具有对应于所述有源区的限制孔，其中，所述正电连接端电连接于p型电接触层，所述负电连接端电连接于所述n型电接触层。
20.在根据本技术的vcsel芯片中，所述衬底层由不导电的材料制成。
21.在根据本技术的vcsel芯片中，所述多个vcsel发光单元的所述发光主体的所述衬底层相互连接以具有一体式结构。
22.在根据本技术的vcsel芯片中，所述正电连接端具有环形结构且形成对应于所述限制孔的出光孔，其中，所述光调制元件一体成型于所述出光孔内，通过这样的方式，所述光调制元件在晶圆级别集成地设置于所述多个 vcsel发光单元中至少部分所述vcsel发光单元的激光出射路径上。
23.根据本技术的另一个方面，提供了一种vcsel芯片的制备方法，其包括：
24.形成半导体结构，其中，所述半导体结构自下而上依次包括衬底层结构、 n型电接触层结构、n-dbr层结构、有源区结构、p-dbr层结构、p型电接触层结构和待加工层结构；
25.使用蚀刻工艺对所述待加工层结构进行处理以在所述p型电接触层结构的上方形成多个光调制元件，以获得芯片半成品；
26.形成电连接于所述芯片半成品的p型电接触层结构的多个正电连接端；
27.去除所述芯片半成品的至少一部分以形成相互分隔的多个子结构单元，其中，每个所述子结构单元自下而上包括n型电接触层、n-dbr层、有源区、限制层、p-dbr层和p型电接触层；
28.对所述多个子结构单元进行处理以在所述有源区的上方形成具有限制孔的限制层，其中，形成所述限制层后的多个子结构单元和所述衬底层结构形成多个发光主体，每一所述发光主体自下而上包括所述衬底层、所述n型电接触层、所述n-dbr层、所述有源区、所述限制层、所述p-dbr层和所述p型电接触层；以及
29.形成分别电连接于所述多个发光主体的多个负电连接端。
30.在根据本技术的vcsel芯片的制备方法中，使用蚀刻工艺对所述待加工层结构进
行处理以在所述p型电接触层结构的上方形成多个光调制元件，以获得芯片半成品，包括：在所述待加工结构上施加可蚀刻层；通过掩模将所述可蚀刻材料塑形为具有预设形状和尺寸的模板，其中，所述模板的预设形状和尺寸与所述光调制元件的形状和尺寸一致；以及，通过蚀刻工艺去除所述模板和所述待加工结构的至少一部分，其中，被保留的所述待加工结构具有与所述模板一致的形状和尺寸，以形成所述多个光调制元件。
31.在根据本技术的vcsel芯片的制备方法中，通过氧化工艺对所述多个子结构单元进行处理以在所述有源区的上方形成具有限制孔的氧化限制层，包括：形成包覆所述多个正电连接端的保护层；对所述多个子结构单元进行氧化；以及，暴露所述正电连接端。
32.通过对随后的描述和附图的理解，本技术进一步的目的和优势将得以充分体现。
33.本技术的这些和其它目的、特点和优势，通过下述的详细说明，附图和权利要求得以充分体现。
附图说明
34.从下面结合附图对本发明实施例的详细描述中，本技术的这些和/或其它方面和优点将变得更加清楚并更容易理解，其中：
35.图1图示了根据本技术实施例的配置有光调制元件的多个发光单元的示意图。
36.图2图示了根据本技术实施例的所述vcsel芯片的示意图。
37.图3图示了根据本技术实施例的所述vcsel芯片的发光示意图。
38.图4图示了根据本技术实施例的vcsel芯片的一个vcsel发光单元的结构示意图。
39.图5图示了根据本技术实施例的vcsel芯片的另一vcsel发光单元的结构示意图。
40.图6a图示了根据本技术实施例的所述vcsel芯片调整其激光出射路径的示意图之一。
41.图6b图示了根据本技术实施例的所述vcsel芯片调整其激光出射路径的示意图之一。
42.图6c图示了根据本技术实施例的所述vcsel芯片调整其激光出射路径的示意图之一。
43.图6d图示了根据本技术实施例的所述vcsel芯片调整其激光出射路径的示意图之一。
44.图6e图示了根据本技术实施例的所述vcsel芯片调整其激光出射路径的示意图之一。
45.图6f图示了根据本技术实施例的所述vcsel芯片调整其激光出射路径的示意图之一。
46.图6g图示了根据本技术实施例的所述vcsel芯片调整其激光出射路径的示意图之一。
47.图6h图示了根据本技术实施例的所述vcsel芯片调整其激光出射路径的示意图之一。
48.图6i图示了根据本技术实施例的所述vcsel芯片调整其激光出射路径的示意图之一。
49.图6j图示了根据本技术实施例的所述vcsel芯片调整其激光出射路径的示意图之
一。
50.图7图示了根据本技术实施例的vcsel芯片的制备方法的流程图。
51.图8a图示了根据本技术实施例的vcsel芯片的制备过程的示意图之一。
52.图8b图示了根据本技术实施例的vcsel芯片的制备过程的示意图之二。
53.图8c图示了根据本技术实施例的vcsel芯片的制备过程的示意图之三。
54.图8d图示了根据本技术实施例的vcsel芯片的制备过程的示意图之四。
55.图8e图示了根据本技术实施例的vcsel芯片的制备过程的示意图之五。
具体实施方式
56.以下说明书和权利要求中使用的术语和词不限于字面的含义，而是仅由本发明人使用以使得能够清楚和一致地理解本技术。因此，对本领域技术人员很明显仅为了说明的目的而不是为了如所附权利要求和它们的等效物所定义的限制本技术的目的而提供本技术的各种实施例的以下描述。
57.可以理解的是，术语“一”应理解为“至少一”或“一个或多个”，即在一个实施例中，一个元件的数量可以为一个，而在另外的实施例中，该元件的数量可以为多个，术语“一”不能理解为对数量的限制。
58.虽然比如“第一”、“第二”等的序数将用于描述各种组件，但是在这里不限制那些组件。该术语仅用于区分一个组件与另一组件。例如，第一组件可以被称为第二组件，且同样地，第二组件也可以被称为第一组件，而不脱离发明构思的教导。在此使用的术语“和/或”包括一个或多个关联的列出的项目的任何和全部组合。
59.在这里使用的术语仅用于描述各种实施例的目的且不意在限制。如在此使用的，单数形式意在也包括复数形式，除非上下文清楚地指示例外。另外将理解术语“包括”和/或“具有”当在该说明书中使用时指定所述的特征、数目、步骤、操作、组件、元件或其组合的存在，而不排除一个或多个其它特征、数目、步骤、操作、组件、元件或其组的存在或者附加。
60.申请概述
61.如上所述，vcsel(vertical-cavity surface-emitting laser，垂直腔面发射激光器)是指在衬底的垂直方向上形成谐振腔，沿垂直方向出射激光的一种半导体激光器。随着vcsel技术的发展，vcsel激光器被广泛应用于智慧交通、健康医疗、生物检测和军事安防等领域。
62.在实际产业中，vcsel激光器常作为投射光源来对被测目标进行深度测量以进行三维建模，深度测绘等。在一些应用场景中，还需对被测目标进行广角扫描以对被测目标进行大视角建模。例如，当vcsel芯片作为车载激光雷达的投射光源被应用时，该应用场景要求vcsel芯片具有较大的扫描域以更全面地采集路况信息来辅助车辆进行路线规划、路障规避等功能机制的实现。而现有的vcsel芯片通常的扫描域在90
°
以内，也就是，其仅能扫描被测目标相对较窄的区域。
63.为了克服此技术难题，在车载激光雷达中，通常为vcsel芯片配置一个旋转马达以通过所述旋转马达带动所述vcsel芯片旋转，通过这样的方式来扩大扫描范围。然而，这种解决方案具有诸多缺陷。
64.首先，vcsel芯片的转动精度依赖于其与旋转马达之间的结构稳定性，以及，旋转
马达的控制精度。也就是，如果旋转马达的控制精度不佳，或者， vcsel芯片与旋转马达之间的配合关系发生改变时，这都将影响vcsel芯片的扫描效果。
65.其次，在所述旋转马达的作用下，vcsel芯片与被测目标之间相对位置关系发生调整，虽然这种方式能够扩展vcsel芯片的扫描域，但是由于 vcsel芯片与被测目标之间相对位置关系发生调整，这会增加后续三维建模的信息处理难度。
66.还有，如果要实现对周围环境进行实时监测，需转动机构保持高频转动，容易磨损，这一方面对转动机构的性能要求较高，另一方面，也说明其工作性能很难保持稳定。
67.另外，通过vcsel光源与驱动装置相配合的方式来扩大vcsel光源的激光投射范围(即，扫描域)，不利于整体设备的小型化，例如，现有的激光雷达设备的体型较大的核心原因为转动机构占据相对较大的体积。
68.针对上述技术问题，本技术的技术构思为：通过其自身的结构设计来增大了其整体发散角，以扩大所述vcsel芯片的扫描域，也就是，根据本技术实施例的所述vcsel芯片在无需外部的驱动器的前提下，便能够实现其自身扫描域的拓展(也就是，激光投射范围的拓展)。具体地，通过在vcsel 芯片的多个vcsel发光单元的出射路径上配置具有不同光调制性能的光调制元件阵列，以通过所述光调制元件阵列来拓展vcsel芯片的整体发散角，即，拓展其扫描域或激光投射范围。
69.基于此，根据本技术的一个方面，本技术提出了一种vcsel芯片，其包括：相互电隔离的多个vcsel发光单元，其中，每个所述vcsel发光单元包括至少一发光主体以及用于导通所述发光主体的正电连接端和负电连接端；以及，在晶圆级别集成地设置于所述多个vcsel发光单元中至少部分所述vcsel发光单元的激光出射路径上的多个光调制元件，其中，所述多个光调制元件具有预设结构配置并相互配合以使得所述vcsel芯片的整体发散角大于等于120
°
，其中，所述vcsel芯片的整体发散角指的是所述vcsel芯片所出射的激光中最外侧的激光所形成的夹角。
70.基于此，根据本技术的另一个方面，本技术提出了一种vcsel芯片的制备方法，其包括：形成半导体结构，其中，所述半导体结构自下而上依次包括衬底层结构、n型电接触层结构、n-dbr层结构、有源区结构、p-dbr 层结构、p型电接触层结构和待加工层结构；使用蚀刻工艺对所述待加工层结构进行处理以在所述p型电接触层结构的上方形成多个光调制元件，以获得芯片半成品；形成电连接于所述芯片半成品的p型电接触层结构的多个正电连接端；去除所述芯片半成品的至少一部分以形成相互分隔的多个子结构单元，其中，每个所述子结构单元自下而上包括n型电接触层、n-dbr层、有源区、限制层、p-dbr层和p型电接触层；对所述多个子结构单元进行处理以在所述有源区的上方形成具有限制孔的限制层，其中，形成所述限制层后的多个子结构单元和所述衬底层结构形成多个发光主体，每一所述发光主体自下而上包括所述衬底层、所述n型电接触层、所述n-dbr层、所述有源区、所述限制层、所述p-dbr层和所述p型电接触层；以及，形成分别电连接于所述多个发光主体的多个负电连接端。
71.这里，所述vcsel发光单元可表示一个vcsel发光点(即，所述vcsel 发光单元包括一个发光主体)，也可以表示多个vcsel发光点所构成的发光区域(即，所述vcsel发光单元包括两个或两个以上发光主体，所述两个或两个以上发光主体构成的一个发光区域)。在具体实施中，多个发光点可通过多层布线结构进行布线。
72.在介绍本技术的基本原理之后，下面将参考附图来具体介绍本技术的各种非限制性实施例。
73.示意性vcsel芯片
74.如图1至图3所示，根据本技术实施例的vcsel芯片被阐明，其中，所述vcsel芯片包括相互电隔离的多个vcsel发光单元10和设置于所述多个vcsel发光单元10中至少部分vcsel发光单元10的激光出射路径上的多个光调制元件20。也就是说，所述vcsel芯片为所述多个vcsel 发光单元10中至少部分vcsel发光单元10配置了对应的所述光调制元件 20，以对自所述至少部分vcsel发光单元10出射的激光进行调制。
75.如图1至图5所示，每个所述vcsel发光单元10包括至少一发光主体11以及用于导通所述发光主体11的正电连接端12和负电连接端13。在本技术实施例中，所述发光主体11自下而上依次包括衬底层111、n型电接触层112、n-dbr层113、有源区114、限制层115、p-dbr层116和 p型电接触层117，其中，所述限制层115具有对应于所述有源区114的限制孔101。
76.值得一提的是，在本技术的一个具体示例中，所述多个vcsel发光单元10的发光主体11的衬底层111相互连接以具有一体式结构。相应地，所述衬底层111由不导电的材料制成，因此，尽管每两个所述vcsel发光单元10的所述衬底层111相互连接，所述多个vcsel发光单元10之间仍然可实现电隔离。
77.应可以理解，在本技术的其他示例中，所述多个vcsel发光单元10 的发光主体11的衬底层111也可相互间隔地设置，对此，并不为本技术所局限。
78.在本技术实施例中，所述n-dbr层113由n型掺杂的高铝含量的 al
x
ga
1-x
as(x＝1～0)和n型掺杂的低铝含量的al
x
ga
1-x
as(x＝1～0)的交替层形成，其中，n型掺杂的高铝含量的al
x
ga
1-x
as和n型掺杂的低铝含量的 al
x
ga
1-x
as具有不同折射率以形成n型分布式布拉格反射器(n-distributedbragg reflector：n-dbr)。所述p-dbr层116由p型掺杂的高铝含量的 algaas和p型掺杂的低铝含量的algaas的交替层形成，其中，p型掺杂的高铝含量的algaas和p型掺杂的低铝含量的algaas具有不同折射率以形成p型分布式布拉格反射器(p-distributed bragg reflector：p-dbr)。在本技术一些示例中，所述n-dbr层113和所述p-dbr层116的制成材料中甚至可以没有铝含量，也就是，不包含铝。值得一提的是，所述交替层的材料选择取决于所述vcsel发光单元10出射的激光的工作波长，交替层的光学厚度等于或约等于激光的工作波长的1/4。
79.所述有源区114包括量子阱(当然，在本技术其他示例中，所述有源区 114可包括量子点)，其可以由alingaas(例如，alingaas、gaas、algaas 和ingaas)、ingaasp(例如，ingaasp、gaas、ingaas、gaasp和gap)、gaassb(例如，gaassb、gaas和gasb)、ingaasn(例如，ingaasn、 gaas、ingaas、gaasn和gan)或者alingaasp(例如，alingaasp、alingaas、algaas、ingaas、ingaasp、gaas、ingaas、gaasp和gap)制成。当然，在本技术实施例中，所述有源区114还可以通过其他用于形成量子阱层组合物制成。
80.所述有源区114被夹设在所述n-dbr层113和所述p-dbr层116之间，以形成谐振腔，其中，光子在被激发后在所述谐振腔内来回反射不断重复放大以形成激光振荡，从而形成了激光。本领域普通技术人员应知晓，通过对所述n-dbr层113和所述p-dbr层116的配置和设计能够可选择地控制激光的出射方向，例如，从所述n-dbr层113出射，或者，从所述p-dbr 层116出射。
81.在本技术的一些具体示例中，所述n-dbr层113和所述p-dbr层116 被配置为使得：在所述vcsel发光单元10被导通后，由所述有源区114 产生的激光在所述n-dbr层113和所述p-dbr层116之间形成的谐振腔内被多次反射后，从所述vcsel发光单元10的所述p-dbr层116出射。
82.在本技术的另一些具体示例中，所述n-dbr层113和所述p-dbr层 116被配置为使得：在所述vcsel发光单元10被导通后，由所述有源区114 产生的激光在所述n-dbr层113和所述p-dbr层116之间形成的谐振腔内被多次反射后，从所述vcsel发光单元10的所述n-dbr层113出射。相应地，所述衬底层111相对较薄，以保证所述vcsel发光单元10出射的激光的性能。
83.进一步地，所述限制层115具有对应于所述有源区114的限制孔101，由所述有源区114产生的激光在所述谐振腔内被多次反射后通过所述限制孔101后，从所述vcsel发光单元10的所述p-dbr层116出射。
84.在本技术的一些示例中，所述限制层115可被实施为氧化限制层115，其通过氧化工艺形成于所述有源区114的上方。在具体实施中，所述氧化限制层115可作为单独的一层形成于所述有源区114的上方。当然，在其他具体实施方案中，所述氧化限制层115还可以通过氧化所述p-dbr层116的下方区域的至少一部分的方式形成于所述有源区114的上方，对此，并不为本技术所局限。在本技术的另外一些示例中，所述限制层115还可以被实施为其他形态，例如，被实施为离子限制层115(图中未示意)，其通过离子种植工艺形成于所述有源区114的上方，对此，并不为本技术所局限。
85.所述正电连接端12和所述负电连接端13电连接于所述发光主体11。在本技术的一个具体示例中，所述vcsel发光单元10的所述正电连接端 12和所述负电连接端13分别形成于所述发光主体11的所述p型电接触层 117所述n型电接触层112。
86.应可以理解，所述正电连接端12和所述负电连接端13也可形成于所述发光主体11的其他位置。例如，所述正电连接端12和负电连接端13 被设置于同一平面，对此，并不为本技术所局限。
87.进一步地，在本技术的一个具体示例中，所述正电连接端12具有环形结构且形成对应于所述限制孔101的出光孔103。也就是说，从所述发光主体11出射的激光穿过所述正电连接端12的所述环形结构形成的所述出光孔103后被射出。
88.在操作过程中，将操作电压/电流施加到所述发光主体11的正电连接端 12和负电连接端13以在半导体结构中产生电流。在被导通后，电流被形成于所述有源区114上方的限制层115限制流向，其最终被导入半导体结构的中间区域，以使得在所述有源区114的中间区域产生激光。更具体地，如图 1和图2所示，在本技术实施例中，形成于所述有源区114上方的所述限制层115的外围区域形成限制区域，其中，所述限制区域具有较高的电阻率以限制载流子流入半导体的中间区域，且所述限制区域的折射率较低以对光子进行横向限制，载流子和光学横向限制增加了所述有源区114内的载流子和光子的密度，提高了在所述有源区114内产生光的效率，而所述限制孔101 则限定了所述发光主体11的所述出光孔103的孔径。
89.应可以理解，在将操作电压/电流施加到所述发光主体11的正电连接端 12和负电连接端13后，所述有源区114受激产生激光并且该激光在所述 p-dbr层116和所述n-dbr层
113之间反射震荡后从所述p-dbr层116 的上表面出射。相应地，如图1至图3所示，在本技术示例中，所述光调制元件20在晶圆级别集成地设置在所述多个vcsel发光单元10中至少部分 vcsel发光单元10的激光出射路径上，因此，所述光调制元件20能够对 vcsel发光单元10出射的激光进行调制，以控制所述vcsel芯片的激光投射方向，进而控制所述vcsel芯片的整体发散角。
90.值得一提的是，为了实现所述多个vcsel发光单元10之间的电隔离，在本技术实施例中，每两个所述vcsel发光单元10之间可设置隔离槽 102。也就是说，所述vcsel芯片具有形成于每两个所述vcsel发光单元 10之间的多个隔离槽102。具体地，每一所述隔离槽102自所述p型电接触层117向下贯穿地延伸至所述衬底层111，以通过所述多个隔离槽102 使得所述多个vcsel发光单元10之间相互电隔离。
91.如前所述，在本技术实施例中，所述多个光调制元件20被设置于所述多个vcsel发光单元10中至少部分vcsel发光单元10的激光出射路径上，以通过对自所述至少部分vcsel发光单元10出射的激光进行调制增大所述vcsel芯片的整体发散角。量化来看，在本技术实施例中，所述 vcsel芯片的整体发散角大于等于120
°
，这里，所述vcsel芯片的整体发散角指的是所述vcsel芯片所出射的激光中最外侧的激光所形成的夹角，如图3所示。
92.具体地，可通过设计所述多个光调制元件20的分布位置及其结构控制所述vcsel芯片的整体发散角。所述多个光调制元件20具有预设结构配置并相互配合，以使得所述vcsel芯片的整体发散角大于等于120
°
。在一个具体示例中，通过所述多个光调制元件20的相互配合，所述vcsel芯片的整体发散角达到180
°
。
93.更具体地，如图1和图2所示，在本技术的一个具体示例中，所述多个光调制元件20包括用于会聚光线的光调制结构(例如，凸透镜21)和用于发散光线的光调制结构(例如，凹透镜22)。所述凸透镜21能够缩减从所述vcsel发光单元10出射的激光的光束发散角，所述凹透镜22能够增大从所述vcsel发光单元10出射的光束发散角。应可以理解，在本技术的其他示例中，所述多个光调制元件20也可包括其他类型的能够调制从所述 vcsel发光单元10出射的激光的出射角度的调制元件，对此，并不为本技术所局限。也应可以理解，所述多个光调制元件20也可仅包括用于会聚光线的光调制结构(例如，凸透镜21)，也可仅包括用于发散光线的光调制结构(例如，凹透镜22)，对此，也并不为本技术所局限。
94.相应地，可以通过调整所述光调制元件20的调光特性(例如，会聚光线、发散光线)和具有不同调光特性的所述光调制元件20的分布位置控制所述vcsel芯片的整体发散角或扫描域。
95.通过在所述vcsel芯片最外侧的至少部分所述vcsel发光单元10上设置所述凹透镜22可相对地增大从所述vcsel发光单元10出射的光束发散角，进而，增大所述vcsel芯片的整体发散角。通过在所述vcsel芯片最外侧的至少部分所述vcsel发光单元10上设置所述凸透镜21可相对地缩减从所述vcsel发光单元10出射的光束发散角，进而，减小所述 vcsel芯片的整体发散角。
96.在本技术一个具体示例中，在所述vcsel芯片的中间区域的所述 vcsel发光单元10上设置有所述凸透镜21，在所述vcsel芯片的外围区域的所述vcsel发光单元10上设置有所述凹透镜22。所述vcsel芯片的不同区域出射的激光的扫描域不同，所述vcsel芯片的整体发散角或扫描域随着不同区域出射的激光的扫描域的变化而变化。
97.进一步地，可通过调整所述凸透镜21和/或所述凹透镜22的曲率控制单个所述vcsel发光单元10出射的激光的发散角或扫描域，进而控制所述vcsel芯片的整体发散角或扫描域。
98.在本技术实施例中，至少部分所述凸透镜21(或者，所述凹透镜22) 的曲率半径不同。所述凸透镜21的曲率越大，曲率半径越小，会聚光线的能力越强，如图6g和图6h所示。所述凹透镜22的曲率越大，曲率半径越小，发散光线的能力越强。所述vcsel芯片最外侧的所述vcsel发光单元10对应的所述凸透镜21的曲率半径越小，所述vcsel芯片的整体发散角越小。所述vcsel芯片最外侧的所述vcsel发光单元10对应的所述凹透镜22的曲率半径越小，所述vcsel芯片的整体发散角越大。当然，配置于所述多个vcsel发光单元10的所有凸透镜21或凹透镜22的曲率半径可相同，对此，并不为本技术所局限。
99.在本技术的一个具体示例中，自所述vcsel芯片的中心向外延伸的方向上，所述多个vcsel发光单元10上设置的凹透镜22的曲率依次增大。相应地，自所述vcsel芯片的中心向外延伸的方向上，所述多个vcsel 发光单元10的发散角依次增大，不仅使得所述vcsel芯片的整体发散角相对较大，且使得所述多个vcsel发光单元10出射的激光形成连续的扫描域。
100.更进一步地，可通过所述光调制元件20和与其对应的所述发光主体11 的相对位置关系控制从单个所述vcsel发光单元10出射的激光的发散角，进而控制所述vcsel芯片的整体发散角。
101.在本技术的一个具体示例中，所述多个光调制元件20的一部分所述凸透镜21和与其相对应的所述发光主体11对心设置，另一部分所述凸透镜 21和与其相对的所述发光主体11离心设置。所述多个光调制元件20的一部分所述凹透镜22和与其相对应的所述发光主体11对心设置，另一部分所述凹透镜22和与其相对应的所述发光主体11离心设置。
102.具体地，所述凸透镜21和所述凹透镜22均具有光心，通过所述光心的光线的传播路径不发生变化。所述有源区114的中心轴的延伸线形成所述发光主体11的中心轴。当所述凸透镜21(或者，所述凹透镜22)的光心在所述发光主体11的中心轴所在直线时，则视为所述凸透镜21(或者，所述凹透镜22)的光心与所述发光主体11的中心对齐，即，所述凸透镜21 (或者，所述凹透镜22)与所述发光主体11对心设置。当所述凸透镜21 (或者，所述凹透镜22)的光心不在所述发光主体11的中心轴所在直线时，则视为所述凸透镜21(或者，所述凹透镜22)的光心未与所述发光主体11 的中心对齐，即，所述凸透镜21(或者，所述凹透镜22)与所述发光主体 11离心设置。
103.如图6a至6f所示，当所述凸透镜21(或者，所述凹透镜22)与所述发光主体11离心设置时，从所述发光主体11出射的激光经过所述凸透镜 21(或者，所述凹透镜22)调制后，其投射方向向所述凸透镜21(或者，所述凹透镜22)的光心偏离所述发光主体11的中心轴的方向偏离。
104.具体地，当所述vcsel芯片最外侧的所述vcsel发光单元10对应的所述凸透镜21(或者，所述凹透镜22)的光心向外偏移时，相比于所述凸透镜21(或者，所述凹透镜22)与所述发光主体11对心设置，激光投射方向向外偏离，所述vcsel芯片的整体发散角相对增大。
105.应可以理解，在本技术的其他示例中，所述多个光调制元件20的所述凸透镜21和与其相对应的所述发光主体11可全部为对心设置或全部为离心设置。所述凹透镜22和与其
相对应的所述发光主体11也可全部为对心设置或全部为离心设置。对此，并不为本技术所局限。
106.值得一提的是，也可结合所述光调制元件20的结构(例如，透镜类型、透镜曲率)以及所述光调制元件20和与其对应的所述发光主体11的相对位置关系来控制所述vcsel芯片的发散角或扫描范围。
107.如图6i和6j所示，当所述vcsel芯片最外侧的所述vcsel发光单元10对应的所述凸透镜21的光心向外偏移时，所述凸透镜21的曲率越小，激光投射的方向越向外偏离，所述vcsel芯片的整体发散角越大。可依据所述调光元件20的结构以及所述光调制元件20和与其对应的所述发光主体11的相对位置关系的相互配合对激光产生的调制规律调整所述vcsel 芯片的整体发散角。
108.应可以理解，相比于通过驱动装置(例如，旋转马达)以实现vcsel 芯片的相对转动来控制所述vcsel光源的激光投射范围，通过在所述 vcsel芯片的至少部分的vcsel发光单元10上设置光调制元件20的方式可相对更加稳定地控制vcsel芯片的激光投射范围。同时，所述vcsel 芯片通过其自身的结构来增大的整体发散角可简化扩大vcsel光源的激光投射范围的方案，降低了其应用成本。
109.值得一提的是，在一个具体的示例中，所述多个光调制元件20可通过封装工艺形成于至少部分vcsel发光单元10的上方以被设置于所述多个 vcsel发光单元10中至少部分vcsel发光单元10的激光出射路径上。在本技术实施例中，所述光调制元件20可由半导体材料或者聚合物制成，优选地，所述光调制元件20通过半导体工艺(例如，非金属气相沉积工艺和/或金属气相沉积工艺)一体成型于所述vcsel发光单元10的所述出光孔103内，通过这样的方式，所述光调制元件20在晶圆级别集成地设置于所述多个vcsel发光单元10中至少部分vcsel发光单元10的激光出射路径上。并且，通过晶圆级别集成工艺可使得而且所述光调制元件20和所述vcsel发光单元10之间具有相对较高的定位精度，从而所述光调制元件20能够相对较为精准地控制激光投射角度。应可以理解，所述光调制元件20也可由其他材料制成，对此，并不为本技术所局限。也应可以理解，所述光调制元件20也可通过其他工艺一体成型于所述vcsel发光单元10 的所述出光孔103内，对此，并不为本技术所局限。
110.综上，基于本技术实施例的vcsel芯片被阐明，所述vcsel芯片通过其自身的结构设计相对地增大了其整体发散角，以扩大所述vcsel芯片的扫描域，也就是，根据本技术实施例的所述vcsel芯片在无需外部的驱动器的前提下，便能够实现其自身扫描域的拓展(也就是，激光投射范围的拓展)。所述vcsel芯片通过在其至少部分的vcsel发光单元10上设置光调制元件20的方式可相对稳定地控制vcsel芯片的整体发散角。且所述vcsel芯片可通过调整设置于所述vcsel发光单元10的所述光调制元件20的分布位置和结构控制所述vcsel芯片的整体发散角。
111.示意性vcsel芯片的制备方法
112.根据本技术的另一方面，还提供了一种vcsel芯片的制备方法，其用于制备如上所述的vcsel芯片。参考说明书附图之图7至图8e，根据本技术实施例的vcsel芯片的制备方法被阐明。如图7所示，根据本技术实施例的所述vcsel芯片的制备方法，包括：s110，形成半导体结构，其中，所述半导体结构自下而上依次包括衬底层结构、n型电接触层结构、n-dbr 层结构、有源区结构、p-dbr层结构、p型电接触层结构和待加工层结构； s120，使用蚀刻工艺
对所述待加工层结构进行处理以在所述p型电接触层结构的上方形成多个光调制元件，以获得芯片半成品；s130，形成电连接于所述芯片半成品的p型电接触层结构的多个正电连接端；s140，去除所述芯片半成品的至少一部分以形成相互分隔的多个子结构单元，其中，每个所述子结构单元自下而上包括n型电接触层、n-dbr层、有源区、限制层、p-dbr 层和p型电接触层；s150，对所述多个子结构单元进行处理以在所述有源区的上方形成具有限制孔的限制层，其中，形成所述限制层后的多个子结构单元和所述衬底层结构形成多个发光主体，每一所述发光主体自下而上包括所述衬底层、所述n型电接触层、所述n-dbr层、所述有源区、所述限制层、所述p-dbr层和所述p型电接触层；以及，s160，形成分别电连接于所述多个发光主体的多个负电连接端。
113.图8a至图8e图示了根据本技术实施例的所述vcsel芯片的制备过程的示意图。如图8a所示，在步骤s110中，形成半导体结构100。具体地，通过半导体生长工艺形成所述衬底层结构110、叠置于所述衬底层结构110 的n型电接触结构120、n-dbr结构130、有源区结构140、p-dbr结构 160、p型电接触结构170和待加工层结构180。在本技术的一个具体示例中，所述待加工层结构180的制成材料选择如下之一：gan、aln、al
x
ga
1-x
as (x＝0～1)、lnp、al
x
ga
1-x
assb(x＝0～1)、alinas、ingaasp。
114.如图8a和图8b所示，在步骤s120中，使用蚀刻工艺对所述待加工层结构180进行处理以形成多个光调制元件20，以获得芯片半成品200。具体地，首先，在所述待加工结构180上施加可蚀刻层600，其中，所述可蚀刻层的制成材料可为光刻胶层。接着，通过掩模通过具有预设图案的所述掩模700对所述可蚀刻层600进行曝光，以基于预设图案去除所述可蚀刻层 600的对应部分，其中，被保留的所述可蚀刻层600形成具有预设形状和尺寸的模板800，其中，所述模板的预设形状和尺寸与所述光调制元件20的形状和尺寸一致。然后，通过蚀刻工艺去除所述模板800和所述待加工结构 180的至少一部分，其中，被保留的所述待加工结构180具有与所述模板800 一致的形状和尺寸，以形成所述多个光调制元件20，其中，所述多个光调制元件20包括凸透镜21和凹透镜22。
115.也就是说，步骤s120，包括：在所述待加工结构上施加可蚀刻层600；通过掩模700将所述可蚀刻材料塑形为具有预设形状和尺寸的模板800，其中，所述模板800的预设形状和尺寸与所述光调制元件20的形状和尺寸一致；以及，通过蚀刻工艺去除所述模板800和所述待加工结构180的至少一部分，其中，被保留的所述待加工结构180具有与所述模板800一致的形状和尺寸，以形成所述多个光调制元件20。
116.具体地，可通过干法蚀刻工艺或湿法蚀刻工艺，去除所述模板800和所述待加工层结构180的一部分。相应地，被保留的所述待加工层结构180 具有与所述模板800相一致的形状和尺寸，以形成所述光调制元件20。在蚀刻的过程中，为了确保最终保留的所述待加工层结构180具有与所述模板 800相一致的形状和尺寸，应精确地控制蚀刻的速度和蚀刻的区域。
117.值得一提的是，通过蚀刻工艺去除所述待加工层结构180的一部分的过程中，所述p型电接触层结构170的至少一部分被暴露，形成可实现电连接的电连接区域。
118.相应地，通过蚀刻工艺处理后的所述半导体结构100形成所述芯片半成品200，其中，所述芯片半成品200自下而上依次包括所述衬底层结构110、所述n型电接触结构120、所述n-dbr结构130、所述有源区结构140、所述p-dbr结构160、所述p型电接触结构170和所述
光调制元件20。
119.如图8c所示，在步骤s130中，形成电连接于所述芯片半成品200的p 型电接触层结构170的多个正电连接端12。具体地，通过电镀工艺形成电连接于所述芯片半成品200的所述正电连接端12，其中，所述正电连接端12形成于所述芯片半成品200的所述p型电接触结构170的电连接区域。应可以理解，所述正电连接端12也可通过其他工艺形成于所述芯片半成品 200，对此，并不为本技术所局限。也应可以理解，所述正电连接端12也可形成于所述芯片半成品200的其他位置，对此，并不为本技术所局限。
120.优选地，为了保证所述vcsel芯片的出光性能，电连接于所述p型电接触结构170的所述正电连接端12具有环形结构，且形成对应于所述限制孔的出光孔103。所述正电连接端12的环形结构形成于所述所述光调制元件20的外围，也就是说，所述光调制元件20成型于所述vcsel发光单元 10的所述出光孔103内，通过这样的方式所述多个光调制元件20形成于所述多个vcsel发光单元10的激光投射路径上。所述光调制元件20用于调制所述vcsel发光单元10投射的激光，以调整所述vcsel芯片的整体发散角，扩大所述vcsel芯片的扫描域(也就是，激光投射范围)。应可以理解，所述正电连接端12也可被设置为其他类型的电连接端。
121.如图8c所示，在步骤s140中，去除所述芯片半成品200的至少一部分以形成相互分隔的多个子结构单元300，其中，每个所述子结构单元300 自下而上包括n型电接触层112、n-dbr层113、有源区114、p-dbr层116 和p型电接触层117。具体地，通过蚀刻工艺去除所述芯片半成品200的至少一部分以形成相互分隔的多个子结构单元300。每两个子结构单元300 之间的间隔区域形成隔离槽102，使得所述多个子结构单元300之间实现电隔离。
122.值得一提的是，在本技术实施例中，在去除所述芯片半成品200的至少一部分的过程中，所述衬底层结构110未被间隔为相互独立的多个部分。相应地，所述衬底层结构110由不导电的材料制成，因此，尽管所述衬底层结构110未被间隔为多个相互独立的部分，叠置于所述衬底层结构110上的多个子结构单元300仍可实现相互电隔离。也就是说，当叠置于所述衬底层结构110上的其中一个子结构单元300被导通后，其他叠置于所述衬底层结构110上的子结构单元300不会随之而被导通。
123.当然，应可以理解，在去除所述芯片半成品200的至少一部分的过程中，所述衬底层结构110也可被间隔为相互独立的多个部分，也就是说，去除所述芯片半成品200的至少一部分以形成相互间隔的多个独立结构。具体地，每个所述独立结构自下而上包括衬底层111、所述n型电接触层112、所述n-dbr层113、所述有源区114、所述p-dbr层116和所述p型电接触层 117。
124.如图8d和8e所示，在步骤s150中，对所述多个子结构单元300进行处理以在所述有源区114的上方形成具有限制孔101的限制层115。具体地，可通过氧化工艺形成所述限制层115，首先，为了保护所述多个正电连接端12，需在对所述子结构单元300氧化之前，形成包覆所述正电连接端 12的保护层900。接着，氧化所述多个子结构单元300，所述子结构单元300 被氧化后，所述p-dbr层116的一部分被氧化，以在所述有源区114的上方形成所述限制层115。然后，暴露出所述正电连接端12，具体地，可通过去除包覆于所述正电连接端12的所述保护层900的至少一部分使得所述正电连接端12被暴露出来。也就是说，步骤s150，包括：形成包覆所述多个正电连接端12的保护层900；对所述多个子结构单元300进行氧化；以及，
暴露所述正电连接端12。
125.值得一提的是，可通过其他工艺形成所述限制层115，例如，可通过离子种植工艺形成所述有源区114上方的离子限制层，对此，并不为本技术所局限。
126.相应地，形成所述限制层115后的多个子结构单元300和所述衬底层结构110形成多个发光主体11，每一所述发光主体11自下而上包括衬底层111、所述n型电接触层112、所述n-dbr层113、所述有源区114、所述限制层115、所述p-dbr层116和所述p型电接触层117。
127.如图8e所示，在步骤s160中，形成分别电连接于所述多个发光主体11 的多个负电连接端13。具体地，在本技术实施例中，通过电镀工艺形成电连接于所述发光主体11的所述负电连接端13。在本技术的一个具体示例中，所述负电连接端13形成于所述发光主体11的侧表面。
128.值得一提的是，单个所述vcsel发光单元10可由单个所述发光主体 11、形成于所述发光主体11的所述正电连接端12和所述负电连接端13形成，也可由两个及以上的发光主体11、形成于所述发光主体11的所述正电连接端12和所述负电连接端13形成。也就是说，每一所述vcsel发光单元10包括至少一个发光主体11。
129.特别地，当一个所述vcsel发光单元10包括两个及以上的发光主体 11时，在步骤s130中，即形成电连接于所述芯片半成品200的p型电接触层结构117的多个正电连接端12的过程中，可通过形成第一布线结构于所述半导体结构100的方式形成所述正电连接端12。在步骤s160中，即形成分别电连接于所述多个发光主体11的多个负电连接端13的过程中，可通过形成第二布线结构于所述发光主体11的方式形成所述负电连接端13，其中，所述第二布线结构具有多层结构。
130.也就是说，步骤s130包括：形成电连接于所述芯片半成品的第一布线结构；步骤s150包括：形成电连接于芯片半成品的第二布线结构，其中，所述第二布线结构具有多层结构。
131.进一步地，所述发光主体11、所述正电连接端12和负电连接端13形成多个相互电隔离的vcsel发光单元10，所述多个vcsel发光单元10 和所述多个光调制元件20形成所述vcsel芯片，其中，所述多个光调制元件20形成于所述多个vcsel发光单元10中至少部分vcsel发光单元 10的激光投射路径上。所述光调制元件20用于调制所述vcsel发光单元 10投射的激光，以调整所述vcsel芯片的整体发散角，扩大所述vcsel 芯片的扫描域(也就是，激光投射范围)。
132.综上，基于本技术实施例的vcsel芯片的制备方法被阐明，所述vcsel 芯片的制备方法通过设计所述vcsel芯片的结构相对地增大了其整体发散角，以扩大所述vcsel芯片的扫描域。
133.以上结合具体实施例描述了本技术的基本原理，但是，需要指出的是，在本技术中提及的优点、优势、效果等仅是示例而非限制，不能认为这些优点、优势、效果等是本技术的各个实施例必须具备的。另外，上述公开的具体细节仅是为了示例的作用和便于理解的作用，而非限制，上述细节并不限制本技术为必须采用上述具体的细节来实现。