半导体模块的制作方法

1.本发明涉及半导体模块。


背景技术：

2.在半导体开关元件中，用于尽量避免开关特性受周围温度影响的结构已为公众所知。例如专利文献1中公开了一种使用温度系数为负的温度依赖型电阻元件来作为栅极电阻的半导体开关元件。
3.根据这样的结构，即使周围温度上升，也能对应于该温度上升而减小栅极电阻的电阻值。现有技术文献专利文献
4.专利文献1：日本专利特开平5-18127号公报


技术实现要素：

发明所要解决的技术问题
5.然而，专利文献1公开的技术中，半导体开关元件的外部电阻的温度系数选择为负，并未考虑从半导体开关元件自身的栅电极到连接了外部电阻的端子为止的内部电阻的温度系数。因此，即使在外部电阻的温度系数为负的情况下，由于内部电阻的温度系数的影响，半导体开关元件的实质性栅极电阻(内部电阻与外部电阻的合成电阻)也有可能为正。这种情况下，会导致半导体开关元件的开关损耗增加。
6.本发明的目的在于提供一种能够减小半导体开关元件的开关损耗的半导体模块。用于解决技术问题的技术手段
7.为了达到上述目的的一项发明是如下的半导体模块，其包括：半导体芯片，该半导体芯片中设有开关元件和连接至所述开关元件的控制电极的控制端子，在所述控制电极与所述控制端子之间的第一电阻具有正的温度系数；以及第二电阻，该第二电阻连接至所述控制端子，并具有负的温度系数，连接至所述控制端子的电阻的合成电阻的温度系数在0以下。发明效果
8.根据本发明，可以提供一种能减小半导体开关元件的开关损耗的半导体模块。
附图说明
9.图1是表示半导体模块1的结构的一个示例的图。图2是表示半导体模块1的等效电路的图。图3是说明第一电阻、第二电阻、合成电阻的温度特性的示意图。图4是说明第一电阻、第二电阻、合成电阻的温度特性的示意图。图5是说明温度与开关元件导通时的开关损耗之间的关系的示意图。
图6是说明开关元件的最大允许载波频率和最大允许电流之间的关系的示意图。图7是表示第一电阻和第二电阻各自的温度变化的一个示例的图。图8是表示半导体模块2的结构的一个示例的图。图9是表示半导体模块2的等效电路的图。图10是表示半导体模块2的结构的变形例的图。图11是表示半导体模块3的结构的一个示例的图。图12是表示半导体模块3的等效电路的图。
具体实施方式
10.通过本说明书及附图的记载，至少可以明白以下事项。
11.＝＝实施方式1＝＝《半导体模块的结构》图1是表示本实施方式的半导体模块1的结构的一个示例的图。半导体模块1包括绝缘板10、第一导电图案11、第二导电图案12、半导体芯片13、第二电阻r2、第一端子14、第二端子15、第三端子16和壳体17。
12.绝缘板10例如由陶瓷、树脂等构成。第一导电图案11和第二导电图案12形成在绝缘板10的表面，是例如由铜、铝或包含它们的合金所构成的大致矩形的图案。
13.第一导电图案11上设有半导体芯片13。第二导电图案12上至少设有第二电阻r2。这里，形成有后文所述的第一电阻r1的半导体芯片13与第二电阻r2彼此隔开规定距离d地设置。
14.半导体芯片13设置在第一导电图案11上。半导体芯片13是使用si、sic、gan中的任一种基板的芯片。本实施方式中，半导体芯片13是使用si基板的芯片。半导体芯片13中设有开关元件130。
15.开关元件130是igbt、mos晶体管或双极型晶体管。本实施方式中，开关元件130使用n型mos晶体管。
16.半导体芯片13的正面设有开关元件130的栅极端子131和源极端子132。半导体芯片13的背面设有开关元件130的漏极端子(未图示)。半导体芯片13的栅极端子131、源极端子132、漏极端子分别连接至作为mosfet的开关元件130的栅电极ge、源电极se、漏电极de。
17.如上所述，本实施方式中，开关元件130为mosfet。但是在开关元件130为igbt的情况下，本实施方式中的“源极”相当于“发射极”，“漏极”相当于“集电极”。另外，在开关元件130为双极型晶体管的情况下，本实施方式中的“栅极”相当于“基极”，“源极”相当于“发射极”，“漏极”相当于“集电极”。
18.此外，本实施方式中的“栅极端子”相当于“控制端子”，“源极端子”相当于“接地侧端子”，“漏极端子”相当于“电源侧端子”。本实施方式中的“栅电极”相当于“控制电极”，“源电极”相当于“接地侧电极”，“漏电极”相当于“电源侧电极”。
19.本实施方式中，使用包含寄生二极管的mosfet作为开关元件130，但在使用不包含寄生二极管的元件(例如igbt)的情况下，也可以将回流二极管连接至开关元件130。
20.在栅电极ge与栅极端子131之间形成具有正的温度系数的电阻(以下记为“第一电阻r1”)，其具体情况将在后文中进行说明。即，第一电阻r1的电阻值会随着温度的上升而增
大。第一电阻r1是形成在半导体芯片13中的内置电阻。为了形成具有正的温度系数的第一电阻r1，半导体芯片13具有将栅电极ge与栅极端子131加以连接的电阻布线。作为这种电阻布线的材料，可以使用例如金属、多晶硅等。
21.第二电阻r2设置在第二导电图案12上。第二电阻r2的一端r2a经由布线构件连接至半导体芯片13的栅极端子131，另一端r2b经由布线构件连接至第一端子14。布线构件只要是导电性材料即可，可以使用例如含铝或铜的导线或引线框。在以下的说明中，“连接”可以是指电连接，也可以是经由二极管或电阻进行连接。
22.第二电阻r2具有负的温度系数。即，第二电阻r2的电阻值会随着温度的上升而减小。作为具有负的温度系数的第二电阻r2的材料，可以使用例如陶瓷。
23.第一端子14的一端在壳体17的内部经由布线构件连接至第二电阻r2的另一端r2b侧。第一端子14的另一端延伸到壳体17的外部。第一端子14的另一端连接至未图示的外部的驱动设备。第二端子15的一端在壳体17的内部经由布线构件连接至开关元件130的源极端子132。第二端子15的另一端从壳体17的外部延伸出。第二端子15的另一端连接至未图示的外部设备。第三端子16的一端在壳体17的内部经由布线构件连接至第一导体图案11。第一导体图案11经由焊料等接合材料与开关元件130的漏极端子相接合。第三端子16的另一端从壳体17的外部延伸出。第三端子16的另一端连接至未图示的外部设备。
24.壳体17由树脂等形成，将绝缘板10、第一导电图案11、第二导电图案12、半导体芯片13和第二电阻r2收纳在内。本实施方式的壳体17在图1所示的俯视图中，是正面具有开口的大致矩形的箱形构件。本实施方式的壳体17中，第一端子14从壳体17的一个侧面延伸出。另外，壳体17中，第二端子15和第三端子16从上述一个侧面的相反侧的另一个侧面延伸出。
25.《电阻的温度特性》这里，对第一电阻r1、第二电阻r2和连接至栅极端子131的电阻的温度特性进行说明。“连接至栅极端子131的电阻”是指栅电极ge与第一端子14之间的电阻，下文中称之为“合成电阻”。图1的半导体模块1中，合成电阻是串联连接的第一电阻r1与第二电阻r2的合成电阻。
26.图2是表示半导体模块1的等效电路的图。第一电阻r1与第二电阻r2串联连接。即，第一电阻r1与第二电阻r2的合成电阻是第一电阻r1与第二电阻r2的电阻值的总和。
27.图3和图4是说明第一电阻r1、第二电阻r2、合成电阻的温度特性的2种不同情况的示意图。图3和图4中，均用点划线表示第一电阻r1的温度特性，用虚线表示第二电阻r2的温度特性，用实线表示合成电阻的温度特性。
28.本实施方式中，第一电阻r1与第二电阻r2的合成电阻的温度系数被设计成0以下。也就是说，合成电阻的电阻值会随着温度的上升而保持不变或者减小。此外，该合成电阻的温度系数可以是至少在半导体模块1的工作范围内为0以下。本实施方式中，将温度t0以上且温度t1以下设为工作范围。温度t0可以是根据半导体模块1的规格而设定的值(例如-40℃)。温度t1可以是最大接合温度(例如175℃)。图3和图4中，第一电阻r1、第二电阻r2、合成电阻的温度特性都简易地用直线来表示，但并不限于此。它们的温度特性也可以是曲线的。也就是说，在工作范围内，该合成电阻的温度系数只要是0以下即可，可以根据温度在0以下的范围内进行变动。
29.图3表示合成电阻的温度系数为0的情况，合成电阻不会随着温度变化而变化。图4
表示合成电阻的温度系数为负的情况，合成电阻随着温度上升而减小。
30.《开关特性》这里，对半导体模块1中的开关元件130的开关特性进行说明。图5是说明温度与开关元件130导通时的开关损耗之间的关系的示意图。图6是说明开关元件130的最大允许载波频率和最大允许电流之间的关系的示意图。图5和图6中，均用实线表示本实施方式的半导体模块1，用点划线表示合成电阻具有正的温度系数的现有的半导体模块。
31.如图5所示，现有的半导体模块的合成电阻具有正的温度系数，因此其电阻值会随着温度的上升而增大。而半导体模块1的合成电阻具有0以下的温度系数，因此其电阻值随着温度的上升而减小。因此，相比于现有的半导体模块，半导体模块1能够抑制导通时随着温度上升而增大的开关损耗。图5中，说明了开关元件130导通时的开关损耗，但例如截止时也一样。
32.而且，相比于现有的半导体模块，半导体模块1提高了规格上限的温度。因此，如图6所示，半导体模块1的最大允许载波频率和最大允许电流双方都能设定得高于现有的半导体模块。这里，“最大允许载波频率”是指开关元件130能够导通和截止的最大频率。“最大允许电流”是指开关元件130的额定接合温度范围内能够从源电极流向漏电极的最大电流值。
33.另外，本实施方式的半导体模块1能够抑制运转开始时或者小电流运转等较低温度下的运转时容易发生的振荡现象，在此基础上，能够减小容易造成很大损耗的大电流下的稳定运转时的损耗。
34.《导电图案的布局》这里，对第一导电图案11和第二导电图案12的布局进行说明。如上所述，形成有第一电阻r1的半导体芯片13与第二电阻r2彼此隔开规定距离d地设置。
35.下面，对第一导电图案11和第二导电图案12的间隔的设定进行详细说明。第一导电图案11和第二导电图案12的间隔基于使用半导体模块1的半导体装置进行运转时第一电阻r1和第二电阻r2各自的温度变化来设定。
36.图7是表示针对半导体模块1的运转时间，第一电阻r1和第二电阻r2各自的温度变化的一个示例的图。这里以半导体模块1基于输入到第一端子14的pwm信号来驱动负载(未图示)的情况为例进行说明。
37.图7中，在时刻t0之前，半导体模块1基于规定占空比(例如50％)的pwm信号进行稳定运转，第一电阻r1和第二电阻r2各自的温度保持不变。随着开关元件130发热，第一电阻r1的温度高于第二电阻r2的温度。时刻t0是半导体模块1的运转状态发生切换的时刻。具体而言，是为了增加提供给负载的功率而使pwm信号的占空比(例如60％)增加的定时。这样，随着半导体模块1的运转状态发生切换，开关元件130的发热增多，第一电阻r1的温度(半导体芯片13的温度)开始上升。
38.然后，开关元件130产生的热量进行扩散。时刻t1是开关元件130扩散出的热量到达第二电阻r2从而使得第二电阻r2的温度开始上升的时刻。通过将形成有第一电阻r1的半导体芯片13与第二电阻r2彼此隔开规定距离d地设置，第二电阻r2的温度上升将在第一电阻r1的温度上升开始后延迟规定时间ta再开始。
39.之后，在时刻t2，半导体模块1中第一导电图案11和第二导电图案12各自的温度保持不变。此时也一样，随着开关元件130发热，第一电阻r1的温度高于第二电阻r2的温度。
40.另外，在pwm信号的占空比不变的情况下，设有半导体芯片13的第一导电图案11的温度有时也会在例如负载的状态过渡性地变为轻负载状态时上升。本实施方式中，将第二电阻r2与形成有第一电阻r1的半导体芯片13隔开规定距离d地设置，从而使第二电阻r2的温度上升在半导体芯片13的温度上升发生后经过了规定时间ta再发生。
41.因此，在上述情况下，在时刻t0后经过规定时间ta的期间内，只有第一电阻r1的温度上升，第二电阻r2的温度几乎不变。因此，合成电阻的电阻值变大，能够使开关元件130的导通和截止延迟进行。
42.现有的半导体模块在运转状态发生切换时或者负载的状态突变成轻负载状态时，有可能发生振荡现象。本实施方式中，在上述情况下，由于合成电阻的电阻值变大，因此能够抑制振荡现象的发生。
43.这里，规定时间ta可以是例如1秒以上且120秒以内。这是因为，若该时间过短，则无法抑制振荡现象，若过长，则损耗会变大。因此，规定距离d可以是例如0.5mm以上且60mm以内。另外，第二电阻r2的温度几乎不变是指例如第二电阻r2的温度上升在半导体芯片13的温度上升的10％以内即可。通过将其设定在10％以内，能够实现第一电阻r1的电阻上升占支配性、抑制振荡现象等效果。
44.＝＝实施方式2＝＝图8是表示本实施方式的半导体模块2的结构的一个示例的图。图9是表示半导体模块2的等效电路的图。半导体模块2与实施方式1的半导体模块1相比，其不同点在于还具备第三电阻r3和第一二极管d1。图8和图9中，第三电阻r3和第一二极管d1以外的标号都与图1及图2的相同。
45.第三电阻r3设置在第二导电图案12上。第三电阻r3设置在第二电阻r2的一端r2a所连接的栅极端子131与第二电阻r2的另一端r2b所连接的第一端子14之间，并与第二电阻r2并联连接。形成有第一电阻r1的半导体芯片13与第二电阻r2及第三电阻r3彼此隔开规定距离d地设置。
46.第三电阻r3具有负的温度系数。作为具有负的温度系数的第三电阻r3的材料，与第二电阻r2同样，可以使用例如陶瓷。
47.第一二极管d1设置在第二导电图案12上。第一二极管d1设置在第二电阻r2的一端r2a所连接的栅极端子131与第二电阻r2的另一端r2b所连接的第一端子14之间，并与第三电阻r3串联连接。本实施方式中，第一二极管d1的阴极连接至栅极端子131侧，阳极连接至第一端子14侧。更具体而言，从栅极端子131起依此连接有第一二极管d1、第三电阻r3和第一端子14。
48.由此，导通时的合成电阻小于截止时的合成电阻，因此能够使导通的开关速度变快。另外，即使第二电阻r2、第三电阻r3的电阻值随着温度上升而减小，截止时也没有电流流过第二电阻r2，因此，能够抑制截止时的浪涌电压。
49.作为变形例，如图10所示，第一二极管d1的阳极和阴极的连接关系可以与本实施方式的半导体模块2相反。即，第一二极管d1的阴极连接至第一端子14侧，阳极连接至栅极端子131侧。通过具有这样的结构，截止时的合成电阻小于导通时的合成电阻。
50.＝＝实施方式3＝＝图11是表示本实施方式的半导体模块3的结构的一个示例的图。图12是表示半导
体模块3的等效电路的图。半导体模块3与实施方式2的半导体模块2相比，其不同点在于还具备第二二极管d2。图11和图12中，第二二极管d2以外的标号都与图8及图9的相同。
51.第二二极管d2设置在第二导电图案12上。第二二极管d2设置在栅极端子131与第一端子14之间，与第二端子r2串联连接，并且与第一二极管d1反向并联连接。更具体而言，从栅极端子131起依此连接有第二二极管d2、第二电阻r2和第一端子14。形成有第一电阻r1的半导体芯片13与第二电阻r2及第三电阻r3彼此隔开规定距离d地设置。
52.从而，能够容易地将导通时的合成电阻和截止时的合成电阻分别设定为所希望的值。具体而言，导通时的合成电阻为第二电阻r2的电阻值。截止时的合成电阻为第三电阻r3的电阻值。
53.＝＝总结＝＝以上，实施方式1～3的半导体模块1、2、3包括：半导体芯片13，该半导体芯片13中设有开关元件130和连接至开关元件130的控制电极的控制端子，在控制电极与控制端子之间的第一电阻r1具有正的温度系数；以及第二电阻r2，该第二电阻r2连接至控制端子，并具有负的温度系数，连接至控制端子的电阻的合成电阻的温度系数在0以下。
54.从而，连接至控制端子的电阻的合成电阻的电阻值随着温度上升而减小。因此，能够减小开关元件130的开关损耗。
55.另外，实施方式1～3的半导体模块1、2、3中，合成电阻的温度系数至少在半导体模块1、2、3的工作范围内为0以下。从而，能够在半导体模块1、2、3的工作范围内减小开关元件130的开关损耗。
56.另外，实施方式2、3的半导体模块2、3包括：第三电阻r3，该第三电阻r3设在第二电阻r2的一端所连接的控制端子与第二电阻r2的另一端所连接的第一端子14之间，并且与第二电阻r2并联连接，具有负的温度系数；以及第一二极管d1，该第一二极管d1设在控制端子与第二电阻r2的另一端之间，并且与第三电阻r3串联连接。
57.从而，导通时的合成电阻小于截止时的合成电阻。由此，能够使导通的开关速度变快。另外，即使第二电阻r2、第三电阻r3的电阻值随着温度上升而减小，截止时也没有电流流过第二电阻r2，因此，能够抑制截止时的浪涌电压。
58.另外，实施方式3的半导体模块3具备第二二极管d2，该第二二极管d2设在控制端子与第二电阻r2的另一端所连接的第一端子14之间，并与第二电阻r2串联连接，与第一二极管d1反向并联连接。
59.从而，能够容易地将导通时的合成电阻和截止时的合成电阻分别设定为所希望的值。
60.另外，实施方式1～3的半导体模块1、2、3包括：设有半导体芯片13的第一导电图案11；以及设有第二电阻r2、第三电阻r3和第一二极管d1的第二导电图案12。
61.从而，能够使安装在第二导电图案12上的元件的温度几乎保持不变。
62.另外，实施方式3的半导体模块3还包括：设有半导体芯片13的第一导电图案11；以及设有第二电阻r2、第三电阻r3、第一二极管d1和第二二极管d2的第二导电图案12。
63.从而，能够使安装在第二导电图案12上的元件的温度几乎保持不变。
64.另外，实施方式1～3的半导体模块1、2、3中，第二电阻r2和半导体芯片13隔开规定距离地设置，从而第二电阻r2的温度上升在半导体芯片13的温度上升发生后经过了规定时
间ta再发生。
65.另外，实施方式2、3的半导体模块2、3中，第二电阻及第三电阻和半导体芯片13隔开规定距离地设置，从而第二电阻r2及第三电阻r3的温度上升在所述半导体芯片的温度上升发生后经过了规定时间再发生。
66.另外，实施方式1～3的半导体模块1、2、3中，所述规定时间为1秒以上且120秒以下。从而，能够抑制运转状态发生切换时或负载状态突变为轻负载状态的情况下发生的振荡现象，并且能够抑制开关损耗。
67.另外，实施方式1～3的半导体模块1、2、3中，所述规定距离为0.5mm以上且60mm以下。从而，能够抑制运转状态发生切换时或负载状态突变为轻负载状态的情况下发生的振荡现象，并且能够抑制开关损耗。
68.另外，实施方式1～3的半导体模块1、2、3中，开关元件130为igbt或mos晶体管。
69.另外，实施方式1～3的半导体模块1、2、3中，半导体芯片13是使用si、sic、gan中的任一种基板的芯片。
70.上述的实施方式是用于方便地理解本发明，并不用于限定并解释本发明。在不脱离本发明的思想的前提下，可以对本发明进行变更或改良，并且本发明的等同发明也包含在本发明的范围内。标号说明
71.1 半导体模块10 绝缘板11 第一导电图案12 第二导电图案13 半导体芯片130 开关元件131 栅极端子132 源极端子14 第一端子15 第二端子16 第三端子17 壳体2 半导体模块3 半导体模块r1 第一电阻r2 第二电阻r3 第三电阻d1 第一二极管d2第二二极管。