半导体器件及其制备方法与流程

1.本发明涉及半导体技术领域，具体而言，涉及一种半导体器件及其制备方法。


背景技术：

2.随着半导体器件的小型化和半导体器件的高集成度的需求，半导体器件的尺寸越来越小，相应地其电性能的问题也日渐突出。因此，为了确保半导体器件的质量，对半导体器件结构进行电性测试就变得尤为重要。
3.传统的半导体器件为了进行电性测试，通常会设置与器件有源区电性连接的直流测试焊盘，这样，在完成所有制程工艺之后，采用测试探针对测试焊盘进行电性测试，并通过对测试数据进行分析，能够有效监测半导体制造工艺中的问题，有助于制造工艺的调整与优化，以及进行产品良率管控。然而，现有的半导体器件的直流测试焊盘均设置于器件的无源区，如此，将会导致器件有效面积的占用，从而影响单片晶圆的器件产出数量。


技术实现要素：

4.本发明的目的在于提供一种半导体器件及其制备方法，其能够缩小半导体器件面积，提升半导体器件的集成度，提高单片晶圆的器件产出数量。
5.本发明的实施例是这样实现的：
6.本发明的一方面，提供一种半导体器件，该半导体器件包括衬底；设于衬底上的半导体层，半导体层包括有源区和无源区；设于有源区上的源极、漏极以及栅极，其中，栅极位于源极和漏极之间；设于无源区上的栅极焊盘和漏极焊盘，漏极与漏极焊盘金属连接，栅极和栅极焊盘金属连接；以及设于源极上的源极测试焊盘。该半导体器件能够缩小半导体器件面积，提升半导体器件的集成度。
7.可选地，半导体器件还包括覆盖源极、栅极、漏极、栅极焊盘以及漏极焊盘的钝化层；钝化层上分别设有露出源极的第一开孔、露出栅极焊盘的第二开孔，以及露出漏极焊盘的第三开孔；其中，源极测试焊盘由源极测试焊盘金属填充于第一开孔内形成。
8.可选地，源极测试焊盘金属填充于所述第一开孔内，源极测试焊盘与第一开孔在衬底上的正投影重合。
9.可选地，源极测试焊盘包括第一部分和与第一部分连接的第二部分；第一部分填充于第一开孔内，第一部分与第一开孔在衬底上的正投影重合，第一部分在远离衬底的一侧与钝化层远离衬底的一侧表面平齐；第二部分自第一开孔内朝向远离衬底的一侧延伸，并在钝化层远离衬底的一侧表面沿平行于衬底的平面向第一开孔外侧延伸，其中，第二部分在衬底上的正投影覆盖第一部分。
10.可选地，半导体器件还包括栅极测试焊盘，栅极测试焊盘由栅极测试焊盘金属填充于第二开孔内形成；和/或，半导体器件还包括漏极测试焊盘，漏极测试焊盘由漏极测试焊盘金属填充于第三开孔内形成。
11.可选地，源极测试焊盘金属材料可以是ni、pd、pt、au、ti中的任意一种或几种的组
合。
12.可选地，源极包括n个，漏极和栅极分别包括n+1个，n为大于或等于1的正整数；其中，漏极和源极沿有源区的第一方向交替排布，栅极插设于相邻的漏极和源极之间，第一方向与栅极焊盘和漏极焊盘的连线方向垂直。
13.可选地，源极具有接地通孔时，接地通孔位于源极靠近漏极焊盘的一侧，源极测试焊盘位于源极靠近栅极焊盘的一侧，且源极测试焊盘和接地通孔在衬底上的正投影无交叠区域。
14.可选地，半导体器件包含欧姆金属层，第一开孔在衬底上的正投影与欧姆金属层在衬底上的正投影无交叠区域。
15.本发明的另一方面，提供一种半导体器件的制备方法，该半导体器件的制备方法包括：在衬底上形成半导体层，半导体层包括有源区和无源区；在有源区上分别制作源极、漏极和栅极，在无源区上制作栅极焊盘和漏极焊盘；将漏极和漏极焊盘，以及栅极和栅极焊盘分别进行金属互连，以形成第一器件结构；在第一器件结构远离衬底的一侧形成钝化层；通过光刻、刻蚀工艺在钝化层上形成第一开孔以露出源极、形成第二开孔以露出栅极焊盘，以及第三开孔以露出漏极焊盘；在第一开孔内蒸镀金属以形成源极测试焊盘。
16.本发明的有益效果包括：
17.本技术提供的半导体器件，包括衬底；设于衬底上的半导体层，半导体层包括有源区和无源区；设于有源区上的源极、漏极以及栅极，其中，栅极位于源极和漏极之间；设于无源区上的栅极焊盘和漏极焊盘，漏极与漏极焊盘金属连接，栅极和栅极焊盘金属连接；以及设于源极上的源极测试焊盘。这样，该半导体器件的栅极焊盘和漏极焊盘分别能起到栅极测试和漏极测试的功能，且栅极焊盘和漏极焊盘均位于无源区，而源极测试焊盘位于有源区，这样，将源极测试焊盘设于有源区能够减少对器件无源区的面积的占用，从而能够在设置电性测试结构的基础上依然能够有效缩小半导体器件的面积，进而提升半导体器件的集成度。在源极焊盘顶层钝化层第一开孔中填充金属，能够阻挡水汽从第一开孔区域侵入器件沟道区域，提高器件抗湿气能力。
附图说明
18.为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
19.图1为本发明实施例提供的半导体器件的结构示意图之一；
20.图2为本发明实施例提供的半导体器件的结构示意图之二；
21.图3为图2中a
‑
a处的断面图之一；
22.图4为本发明实施例提供的半导体器件的结构示意图之三；
23.图5为图2中a
‑
a处的断面图之二；
24.图6为图2中a
‑
a处的断面图之三；
25.图7为本发明实施例提供的半导体器件的结构示意图之四；
26.图8为本发明实施例提供的半导体器件的结构示意图之五；
27.图9为本发明实施例提供的半导体器件的结构示意图之六；
28.图10为图9中b
‑
b处的断面图之一；
29.图11为图9中b
‑
b处的断面图之二；
30.图12为本发明实施例提供的半导体器件的制备方法的流程示意图；
31.图13为本发明实施例提供的半导体器件的状态图之一；
32.图14为本发明实施例提供的半导体器件的状态图之二；
33.图15为图14中c
‑
c处的断面图；
34.图16为本发明实施例提供的半导体器件的状态图之三；
35.图17为本发明实施例提供的半导体器件的状态图之四；
36.图18为本发明实施例提供的半导体器件的状态图之五。
37.图标：10
‑
衬底；20
‑
半导体层；21
‑
有源区；22
‑
无源区；30
‑
源极；31
‑
源极测试焊盘；32
‑
源极测试焊盘金属；311
‑
第一部分；312
‑
第二部分；40
‑
漏极；50
‑
栅极；60
‑
栅极焊盘；61
‑
栅极测试焊盘；70
‑
漏极焊盘；71
‑
漏极测试焊盘；80
‑
钝化层；81
‑
第一开孔；82
‑
第二开孔；83
‑
第三开孔；90
‑
欧姆金属层；93
‑
光刻胶层；931
‑
窗口；100
‑
第一器件结构。
具体实施方式
38.下文陈述的实施方式表示使得本领域技术人员能够实践所述实施方式所必需的信息，并且示出了实践所述实施方式的最佳模式。在参照附图阅读以下描述之后，本领域技术人员将了解本公开的概念，并且将认识到本文中未具体提出的这些概念的应用。应理解，这些概念和应用属于本公开和随附权利要求的范围内。
39.应当理解，虽然术语第一、第二等可以在本文中用于描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于区域分一个元件与另一个元件。例如，在不脱离本公开的范围的情况下，第一元件可称为第二元件，并且类似地，第二元件可称为第一元件。如本文所使用，术语“和/或”包括相关联的所列项中的一个或多个的任何和所有组合。
40.应当理解，当一个元件(诸如层、区域或衬底)被称为“在另一个元件上”或“延伸到另一个元件上”时，其可以直接在另一个元件上或直接延伸到另一个元件上，或者也可以存在介于中间的元件。相反，当一个元件被称为“直接在另一个元件上”或“直接延伸到另一个元件上”时，不存在介于中间的元件。同样，应当理解，当元件(诸如层、区域或衬底)被称为“在另一个元件之上”或“在另一个元件之上延伸”时，其可以直接在另一个元件之上或直接在另一个元件之上延伸，或者也可以存在介于中间的元件。相反，当一个元件被称为“直接在另一个元件之上”或“直接在另一个元件之上延伸”时，不存在介于中间的元件。还应当理解，当一个元件被称为“连接”或“耦接”到另一个元件时，其可以直接连接或耦接到另一个元件，或者可以存在介于中间的元件。相反，当一个元件被称为“直接连接”或“直接耦接”到另一个元件时，不存在介于中间的元件。
41.诸如“在
…
下方”或“在
…
上方”或“上部”或“下部”或“水平”或“垂直”的相关术语在本文中可用来描述一个元件、层或区域与另一个元件、层或区域的关系，如图中所示出。应当理解，这些术语和上文所论述的那些术语意图涵盖装置的除图中所描绘的取向之外的不同取向。
42.本文中使用的术语仅用于描述特定实施方式的目的，而且并不意图限制本公开。
如本文所使用，除非上下文明确地指出，否则单数形式“一”、“一个”和“所述”意图同样包括复数形式。还应当理解，当在本文中使用时，术语“包括”指明存在所述特征、整数、步骤、操作、元件和/或部件，但并不排除存在或者增添一个或多个其他特征、整数、步骤、操作、元件、部件和/或上述各项的组。
43.除非另外界定，否则本文中使用的所有术语(包括技术术语和科学术语)的含义与本公开所属领域的普通技术人员通常理解的含义相同。还应当理解，本文所使用的术语应解释为含义与它们在本说明书和相关领域的情况下的含义一致，而不能以理想化或者过度正式的意义进行解释，除非本文中已明确这样界定。
44.为了确保半导体器件的质量，管控半导体器件的良率，需要对半导体器件进行电性测试，但是现有的半导体器件的电性测试结构对半导体器件本身的面积占用较大，影响半导体器件的单片晶圆的产品产出数量。为解决上述问题，本技术特地提出了一种新的半导体器件，该半导体器件能够便于对半导体器件进行电性测量，且能够有效减少电测测试结构对半导体器件的有效面积的占用，具有较佳的应用前景。下文将对该半导体器件的结构及其制备方法进行具体说明。
45.请参照图1至图3，本实施例提供一种半导体器件，该半导体器件包括衬底10；设于衬底10上的半导体层20，半导体层20包括有源区21和无源区22；设于有源区21上的源极30、漏极40以及栅极50，其中，栅极50位于源极30和漏极40之间；设于无源区22上的栅极焊盘60和漏极焊盘70，漏极40与漏极焊盘70金属连接，栅极50和栅极焊盘60金属连接；以及设于源极30上的源极测试焊盘31。该半导体器件能够缩小半导体器件面积，提升半导体器件的集成度。
46.其中，半导体层20设于衬底10上，且半导体层20包括有源区21和无源区22。应理解，无源区22位于有源区21之外。
47.在本实施例中，源极30、栅极50和漏极40位于器件的有源区21，栅极焊盘60和漏极焊盘70位于器件的无源区22，且无源区22的栅极焊盘60与有源区21的栅极50进行金属互连，无源区22的漏极焊盘70与有源区21的漏极40进行金属互连。即，本技术仅在无源区22设置栅极焊盘60和漏极焊盘70，且该栅极焊盘60兼栅极测试焊盘61功能，该漏极焊盘70兼漏极测试焊盘71功能。
48.请参照图4所示，在本实施例中，上述源极30可以包括多个、栅极50也可以包括多个，漏极40也可以包括多个。这样，栅极焊盘60既可以起到栅极测试焊盘61的功能，还可以将位于无源区22的栅极焊盘60与有源区21的多个栅极50进行金属互连(即，可以将有源区21的多个栅极50直接连接至无源区22的栅极焊盘60上)，以起到金属互连的作用。同理，漏极焊盘70既可以起到漏极测试焊盘71的功能，还可以将位于无源区22的漏极焊盘70与有源区21的多个漏极40进行金属互连(即，可以将有源区21的多个漏极40直接连接至无源区22的漏极焊盘70上)，以起到金属互连的作用。
49.在本实施例中，源极测试焊盘31设于源极30上，这样，则本技术提供的半导体器件的电性测试结构的栅极测试焊盘61和漏极测试焊盘71位于无源区22(由于栅极焊盘60兼做栅极50测试功能，且漏极焊盘70兼做漏极40测试功能，而栅极焊盘60和漏极焊盘70都位于无源区22，则就相当于在栅极测试焊盘61和漏极测试焊盘71位于无源区22)，而源极测试焊盘31位于有源区21。这样，可以减少电性测试结构对无源区22的较大面积占用，从而有利于
半导体器件的单颗产品的数量产出，特别是对于制作小尺寸器件而言具有较佳的应用前景。
50.综上所述，本技术提供的半导体器件，包括衬底10；设于衬底10上的半导体层20，半导体层20包括有源区21和无源区22；设于有源区21上的源极30、漏极40以及栅极50，其中，栅极50位于源极30和漏极40之间；设于无源区22上的栅极焊盘60和漏极焊盘70，漏极40与漏极焊盘70金属连接，栅极50和栅极焊盘60金属连接；以及设于源极30上的源极测试焊盘31。这样，该半导体器件的栅极焊盘60和漏极焊盘70分别能起到栅极50测试和漏极40测试的功能，且栅极焊盘60和漏极焊盘70均位于无源区22，而源极测试焊盘31位于有源区21，这样，将源极测试焊盘31设于有源区21能够减少对器件无源区22的面积的占用，从而能够在设置电性测试结构的基础上依然能够有效缩小半导体器件的面积，进而提升半导体器件的集成度。
51.请参照图2，在本实施例中，半导体器件还包括覆盖源极30、栅极50、漏极40、栅极焊盘60以及漏极焊盘70的钝化层80；钝化层80上分别设有露出源极30的第一开孔81、露出栅极焊盘60的第二开孔82，以及露出漏极焊盘70的第三开孔83；其中，源极测试焊盘金属32填充于第一开孔81内形成源极测试焊盘。
52.需要说明的是，该钝化层80覆盖源极30、栅极50、漏极40、栅极焊盘60以及漏极焊盘70，即表示，在有源区21上制作好源极30、栅极50和漏极40，并在无源区22制作好与栅极50互连的栅极焊盘60，以及与漏极40互连的漏极焊盘70之后，在整个有源区21和无源区22上覆盖一层钝化层80，钝化层80能够防止水汽进入半导体器件内，以对半导体器件进行有效防护。由于钝化层80的基础功能为本领域技术人员所熟知，故本技术对此不做过多说明。
53.请参照图1和图2，钝化层80上分别设有第一开孔81(图1和图2中未示出)、第二开孔82和第三开孔83，其中，第一开孔81设于钝化层80位于源极30的上方，源极30能够从第一开孔81中露出，其中，源极测试焊盘金属32填充了该第一开孔81；第二开孔82设于无源区22位于栅极焊盘60的上方，栅极焊盘60能够从该第二开孔82内露出。露出的栅极焊盘60将用作栅极50测试；第三开孔83设于无源区22位于漏极焊盘70的上方，漏极焊盘70能够从该第三开孔83内露出，露出的漏极焊盘70用作漏极40测试。
54.可选地，上述源极测试焊盘金属32可以是仅填充于第一开孔81内，且源极测试焊盘31在衬底10上的正投影与第一开孔81在衬底10上的正投影重合；也可以是填充于第一开孔81内，并自第一开孔81内朝向远离衬底10的一侧向外延伸设置，且源极测试焊盘31在衬底10上的正投影覆盖第一开孔81在衬底10上的正投影(即源极测试焊盘31在衬底10上的正投影面积大于第一开孔81在衬底10上的正投影面积)。本技术对源极测试焊盘31的具体设置形式不做限制，以下将对不同的形式进行举例说明。
55.在第一种实施方式中，如图3所示，可选地，源极测试焊盘31远离衬底10的一侧与钝化层80远离衬底10的一侧平齐。即，源极测试焊盘金属32仅填充于第一开孔81内。本技术通过将源极测试焊盘31远离衬底10的一侧与钝化层80远离衬底10的一侧呈平齐设置，这样可以通过源极测试焊盘金属32将第一开孔81完全填充，能够在一定程度上避免外界水汽与可动离子(诸如，钠)自第一开孔81进入，对器件内部结构造成影响。
56.在第二种实施方式中，如图5所示，可选地，源极测试焊盘31包括第一部分311和与第一部分311连接的第二部分312；第一部分311填充于第一开孔81内，第二部分312自第一
开孔81内朝向远离衬底10的一侧延伸(第一部分311和第二部分312共同形成的源极测试焊盘31在衬底10上的正投影与第一开孔81在衬底上的正投影重合)。这时，源极测试焊盘31也可以第一种实施方式一样，能够在一定程度上具有避免外界水汽自第一开孔81进入的作用。需要说明的是，该实施方式提供的源极测试焊盘31的第二部分312在衬底10上的正投影与第一部分311重合。
57.在第三种实施方式中，如图6所示，可选地，源极测试焊盘31包括第一部分311和与第一部分311连接的第二部分312；第一部分311填充于第一开孔81内，第一部分311在衬底10上的正投影与第一开孔81在衬底上的正投影重合，且第一部分311远离衬底10的表面与钝化层80远离衬底10的表面平齐；第二部分312自第一开孔81内朝向远离衬底10的一侧延伸，并在钝化层80远离衬底10的一侧表面沿平行于衬底10的平面向第一开孔81外侧延伸；其中，第二部分312在衬底10上的正投影覆盖第一部分311。即，该实施方式与第二种实施方式相比，该实施方式的第二部分312的覆盖面积大于第一部分311的覆盖面积。即，第二部分312覆盖第一部分311，且覆盖第一部分311周围的钝化层80。这样，相对于第一种实施方式和第二种实施方式而言，该实施方式可以进一步降低因在有源区21的钝化层80上开孔(即开设第一开孔81)而导致器件hast失效的风险。
58.其中，在本实施例中，在第三种实施方式中，第二部分312可以呈梯形，且该梯形的长边与第一部分311连接，如图6所示。
59.在前文中，栅极焊盘60兼做栅极测试焊盘61，漏极焊盘70兼做漏极测试焊盘71，可以通过在覆盖于栅极焊盘60上的钝化层80上开孔(即开设第二开孔82)，在覆盖于漏极焊盘70上的钝化层80上开孔(即开设第三开孔83)实现。除此之外，在本实施例中，还可在栅极焊盘60上设置独立的栅极测试焊盘61，和/或，在漏极焊盘70上设置独立的漏极测试焊盘71。
60.即，半导体器件还可以包括栅极测试焊盘61，栅极测试焊盘61由栅极测试焊盘金属填充于第二开孔82内形成；和/或，半导体器件还包括漏极测试焊盘71，漏极测试焊盘71由漏极测试焊盘金属填充于第三开孔83内形成。这样，在进行电性测试时，可以通过源极测试焊盘31、栅极测试焊盘61和漏极测试焊盘71与探针作用以进行测试。
61.其中，需要说明的是，源极测试焊盘金属32、栅极测试焊盘金属以及漏极测试焊盘金属可以为同一互联金属，也可以是不同的互连金属，本技术对此不做限制。
62.在本实施例中，可选地，源极测试焊盘金属32可以包括第一金属层，第一金属层的材料为ti。即源极测试焊盘金属32可以为单层ti层。
63.或者，源极测试焊盘金属32还可以是包括第一金属层，和形成于第一金属层上的至少一层第二金属层，第二金属层的材料可以为ni、pd、pt、au和ti中的任意一种。即源极测试焊盘金属32可以由多种不同金属叠层组成。
64.其中，需要说明的是，第二金属层可以为一层或者多层。当第二金属层为一层时，源极测试焊盘金属32包括一层第一金属层和一层第二金属层，且第一金属层的材料为ti，第二金属层的材料可以为ni、pd、pt、au和ti中的任意一种；当第二金属层包括三层时，则源极测试焊盘金属32包括一层第一金属层和两层第二金属层，且第一金属层的材料为ti，位于第一金属层上的两层第二金属层的材料分别可以为ni、pd、pt、au和ti中的任意两种。
65.示例地，源极测试焊盘金属32可以为以下材料组合的叠层：ti/pt、ti/au/ti、ti/pt/au等。其中，源极测试焊盘金属32的底层金属均为ti。
66.为了降低因在有源区21开孔导致器件发生hast失效风险，在本实施例中，可选地，第一金属层的厚度大于或等于10nm。
67.请参照图1所示，可选地，源极30包括n个，漏极40和栅极50分别包括n+1个，n为大于或等于1的正整数；其中，漏极40和源极30沿有源区21的第一方向交替排布，栅极50插设于相邻的漏极40和源极30之间，第一方向与栅极焊盘60和漏极焊盘70的连线方向垂直。即如图1所示，有源区21沿第一方向的相对两侧分别设置的是漏极40。这样，位于有源区21的最外侧的电极为漏极40，可以减少因在源极30上设置接地通孔导致的对器件整体面积的占用。当然，在器件面积要求不高的情况下，为了便于制备，也可以将有源区21沿第一方向的相对两侧设置成源极30，如图4所示。具体设置情况本领域技术人员可根据实际需求而定。
68.还有，在源极30具有接地通孔时，为了避免接地通孔对源极测试焊盘31造成影响。在本实施例中，可选地，如图7所示，接地通孔可以位于源极30靠近漏极焊盘70的一侧，源极测试焊盘31位于源极30靠近栅极焊盘60的一侧，且源极测试焊盘31和接地通孔在衬底10上的正投影无交叠区域。简言之，将接地通孔设于源极30靠近漏极焊盘70的一侧，将源极测试焊盘31设于源极30靠近栅极焊盘60的一侧，从而使得源极测试焊盘31和接地通孔错开，以避免在进行电性测试时，探针穿透源极测试焊盘31并伸入至接地通孔内。
69.在本实施例中，源极测试焊盘31可以设置于源极30位于欧姆金属层90的中心区域，也可以设置于无欧姆金属层90的区域。
70.例如，请参照图2和图3所示，在一种实施方式中，可选地，半导体器件包含的欧姆金属层90位于半导体层20和源极互连金属之间，源极测试焊盘31在欧姆金属层90上的正投影位于欧姆金属层90的中心区域。
71.又例如，请参照图8至图10所示，半导体器件包含的欧姆金属层90位于半导体层20和源极互连金属之间，欧姆金属层90在衬底上的正投影仅为源极的部分区域，且源极测试焊盘31在衬底10上的正投影与欧姆金属层90在衬底10上的正投影无交叠区域(也即第一开孔81在衬底10上的正投影与欧姆金属层90在衬底上的正投影无交叠区域)。即，源极测试焊盘31位于源极30无欧姆金属层90的区域。本技术对以上两种方式的具体选择不做限定，本领域技术人员可以根据实际需要自行选择。
72.需要说明的是，当源极测试焊盘31设于源极30无欧姆金属层90的区域时，源极测试焊盘31同样可以是其上表面与钝化层80平齐(如图10)；或者，源极测试焊盘31也可以包括填充于第一开孔81内的第一部分311，以及自第一部分311向外延伸的第二部分312；再或者，源极测试焊盘31可以包括填充于第一开孔81内的第一部分311，以及自第一部分311向外延伸的第二部分312，且第二部分312在衬底10上的正投影覆盖第一部分311(如图11)。
73.请参照图12，本发明的另一方面，提供一种半导体器件的制备方法，该半导体器件的制备方法包括：
74.s100、在衬底10上形成半导体层20，半导体层包括有源区21和无源区22。
75.s200、在有源区21上分别制作源极30、漏极40和栅极50，在无源区22上制作栅极焊盘60和漏极焊盘70。
76.其中，无源区22位于有源区21之外，如图13所示。源极30、栅极50和漏极40分别形成于器件的有源区21，栅极焊盘60和漏极焊盘70分别形成于器件的无源区22。
77.s300、将漏极40和漏极焊盘70，以及栅极50和栅极焊盘60分别进行金属互连，以形
成第一器件结构100。
78.如图1所示，漏极40和漏极焊盘70之间可以通过互连金属连接，该互连金属可以是与漏极40和漏极焊盘70一同制作的。同理，栅极50和栅极焊盘60之间也可以是通过互连金属连接的，该互连金属也可以与栅极50和栅极焊盘60同时制作。
79.s400、在第一器件结构100远离衬底10一侧形成钝化层80。
80.s500、通过光刻、刻蚀工艺在钝化层80上形成第一开孔81以露出源极30、形成第二开孔82以露出栅极焊盘60，以及第三开孔83以露出漏极焊盘70。
81.即，在步骤s300中得到第一器件结构100后，在第一器件结构100远离衬底10的一侧形成一层钝化层80。然后，通过对该钝化层80进行光刻、刻蚀，以得到如图14所示的结构。这时，钝化层80上开设有第一开孔81、第二开孔82和第三开孔83。其中，源极30通过第一开孔81露出，栅极焊盘60通过第二开孔82露出，漏极焊盘70通过第三开孔83露出。
82.其中，露出的栅极焊盘60和漏极焊盘70能够分别用作栅极测试焊盘61和漏极测试焊盘71。
83.s600、在第一开孔81内蒸镀金属以形成源极测试焊盘31。
84.请参照图15所示，在步骤s500中形成第一开孔81后，第一开孔81如图15所示。这时，则可以在第一开孔81内直接蒸镀金属(即源极测试焊盘金属32)，以得到仅填充于第一开孔81内的源极测试焊盘31。
85.也可以是，如图16所示，在步骤s500得到的结构基础上，先在整个圆片表面涂布光刻胶层93，然后通过光刻工艺在光刻胶层93上开设窗口931，并使得窗口931的尺寸大于第一开孔81的尺寸，且窗口931和第一开孔81同轴设置。然后，在整个圆片表面沉积源极测试金属32，得到如图17所示结构。最后去除光刻胶层93及其表面的源极测试金属32，便可以得到如图18所示的结构，这时，源极测试焊盘31包括第一部分311(填充于第一开孔81内)和第二部分312(填充于窗口931内)，且第二部分312在衬底10上的正投影覆盖第一部分311。
86.另外，需要说明的是，本实施例提供的半导体器件的制备方法与前文中半导体器件的结构相同的地方本领域技术人员可以根据前文中的结构描述推理得到其制备方式，本技术不在重复说明。
87.以上所述仅为本发明的可选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
88.另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本发明对各种可能的组合方式不再另行说明。