LDMOS器件及其制备方法与流程

ldmos器件及其制备方法
技术领域
1.本发明涉及半导体技术领域，特别是涉及一种ldmos器件及其制备方法。


背景技术：

2.随着大规模集成电路器件特征尺寸的缩小，传统的cmos器件正受到一些基本要求的限制，栅氧减薄和提高沟道掺杂浓度的技术会造成漏电和降低器件的电学性能，一些新的技术如源漏工程、应力工程被广泛应用于提升载流子的迁移效率。
3.应力工程主要包括：应力记忆技术及刻蚀阻挡层应力技术，其中，应力记忆技术是指：在器件的侧墙工艺及源漏注入后，在侧墙上沉积一层氮化硅(sin)薄膜，再进行源漏退火，sin在退火的热过程中会与多晶硅栅及侧墙之间产生热应力，其中sin会发生应力的改变，会产生一个正的变化量，该正的变化量会被记忆在多晶硅栅中，在多晶硅中沿着垂直沟道方向产生张应力，该张应力能够提升nmos的电子迁移率，从而提升nmos器件的性能，一般来说这层sin在经历激光退火或rta后会被剥去。然而，由于sin中含有大量的h，主要以si-h、n-h键的形式存在，sin在退火过程中除发生应力变化外，还会发生氢键的断裂及h的扩散，当h扩散到pmos的源漏区域时会与硼(b)发生反应造成b析出，使得pmos器件性能发生退化。所以一般采用一次光刻先去掉pmos区域的sin再进行退火处理或者sin沉积后采用紫外照射减少h含量。刻蚀阻挡层应力技术是指：在nmos区域的cesl(contact etch stop layer)使用张应力的sin，在pmos区域的cesl采用压应力的sin来提升cmos载流子的迁移效率，这种方法的缺点是制程复杂，需要在不同器件区域制备不同性质的sin，所以需要额外增加光刻和腐蚀制程。
4.bcd工艺制程中常用resurf(reduced surface field)技术来降低ldmos漂移区的表面电场，以提高ldmos的耐压性能，而工艺制程中作为resurf的接触件(big contact)要求悬停在漂移区上方，因此在氧化硅层形成后需长一层sin作为悬停的big contact的刻蚀阻挡层。与应力记忆技术原理相似，对此sin层进行退火处理后，sin应力的变化会对nldmos产生较大(+5％)的电流增益，但却对相应的pldmos电流产生更大的电流负增益(-10％以上甚至失效)。
5.因此，提供一种ldmos器件及其制备方法，实属必要。


技术实现要素：

6.鉴于以上所述现有技术的缺点，本发明的目的在于提供一种ldmos器件及其制备方法，用于解决现有技术在ldmos器件中为了提升载流子的迁移效率所面临的上述一系列的工艺制程问题。
7.为实现上述目的及其他相关目的，本发明提供一种ldmos器件及其制备方法，所述ldmos器件包括：
8.半导体衬底；
9.漂移区，所述漂移区位于所述半导体衬底中；
10.体区，所述体区位于所述漂移区中；
11.源极及漏极，所述源极位于所述体区中，所述漏极位于所述漂移区中；
12.栅极介电层，所述栅极介电层覆盖所述漂移区，并延伸至覆盖部分所述源极及部分所述漏极；
13.栅极，所述栅极覆盖所述栅极介电层，且显露位于所述漂移区上方的部分所述栅极介电层；
14.金属硅化物阻挡层，所述金属硅化物阻挡层覆盖显露的所述栅极介电层，且所述金属硅化物阻挡层包括与所述栅极介电层相接触的氧化硅层及位于所述氧化硅层上的氮氧化硅层；
15.层间介电层，所述层间介电层覆盖所述栅极、源极、漏极以及所述金属硅化物阻挡层；
16.金属接触件，所述金属接触件包括栅极金属接触件、源极金属接触件、漏极金属接触件及位于所述氧化硅层表面上的悬停金属接触件。
17.可选地，所述氮氧化硅层的消光系数为1.2～1.8，所述氮氧化硅层的压应力为450mpa～150mpa。
18.可选地，所述氮氧化硅层的厚度小于所述氧化硅层的厚度，所述氮氧化硅层的厚度为
19.可选地，所述栅极介电层具有倾斜面，且所述栅极覆盖所述倾斜面。
20.可选地，还包括位于所述源极及漏极表面的金属硅化物层。
21.本发明还提供一种ldmos器件的制造方法，包括以下步骤：
22.提供半导体衬底，所述半导体衬底中形成有漂移区；
23.形成体区、源极、漏极、栅极介电层及栅极，其中，所述体区位于所述漂移区中，所述源极位于所述体区中，所述漏极位于所述漂移区中，所述栅极介电层覆盖所述漂移区，并延伸至覆盖部分所述源极及部分所述漏极，所述栅极覆盖所述栅极介电层，且显露位于所述漂移区上方的部分所述栅极介电层；
24.形成金属硅化物阻挡层，所述金属硅化物阻挡层覆盖显露的所述栅极介电层，且所述金属硅化物阻挡层包括与所述栅极介电层相接触的氧化硅层及位于所述氧化硅层上的氮氧化硅层；
25.形成层间介电层，所述层间介电层覆盖所述栅极、源极、漏极以及所述金属硅化物阻挡层；
26.形成金属接触件，所述金属接触件包括栅极金属接触件、源极金属接触件、漏极金属接触件及位于所述氧化硅层表面上的悬停金属接触件。
27.可选地，形成所述金属硅化物阻挡层的步骤包括：
28.形成氧化硅层；
29.进行第一热退火处理；
30.形成氮氧化硅层；
31.图形化所述氧化硅层及氮氧化硅层；
32.在所述源极及漏极表面形成金属硅化物层；
33.进行第二热退火处理，且所述第二热退火处理的温度小于所述第一热退火处理的
温度。
34.可选地，形成所述体区、源极、漏极、栅极介电层及栅极的步骤包括：
35.于所述漂移区中形成体区；
36.于所述半导体衬底的表面形成栅极介电层及栅极，所述栅极覆盖所述栅极介电层，且显露位于所述漂移区上方的部分所述栅极介电层，所述栅极介电层具有倾斜面，且所述栅极覆盖所述倾斜面；
37.于所述体区中形成源极，以及于所述漂移区中形成漏极，且部分所述源极及部分所述漏极位于所述栅极介电层下方。
38.可选地，形成所述氮氧化硅层的方法包括pecvd法、离子注入法及氧化处理法中的一种。
39.可选地，当采用pecvd法时，工艺条件包括压力为4torr～6torr、射频功率为120w～140w、sih4的体积流量为45sccm～65sccm及n2o的体积流量为30sccm～45sccm。
40.如上所述，本发明的ldmos器件及其制备方法，在金属硅化物阻挡层中，采用与氧化硅层具有较大的刻蚀选择比的氮氧化硅层作为ldmos漂移区上方的悬停金属接触件的刻蚀阻挡层；具有高消光系数的氮氧化硅层能够显著降低h迁移对pmos造成的影响；可不增加退火或紫外光照处理，直接利用流程中的较低温度的rta热退火过程就能实现应力记忆及应力迁移，以增加nmos的电子迁移速率；不用增加额外的光刻及腐蚀过程，可提升产品流通效率。
附图说明
41.图1显示为本发明实施例中ldmos器件的制备工艺流程示意图。
42.图2显示为本发明实施例中制备的pldmos的结构示意图。
43.元件标号说明
44.100
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
半导体衬底
45.101
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
漂移区
46.102
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
体区
47.1031
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
栅极介电层
48.1032
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
栅极
49.104
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
源极
50.105
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
漏极
51.1061
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
氧化硅层
52.1062
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
氮氧化硅层
53.107
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
金属硅化物层
54.108
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
层间介电层
55.1091
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
栅极金属接触件
56.1092
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
源极金属接触件
57.1093
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
漏极金属接触件
58.1094
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
悬停金属接触件
59.s1～s5
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
步骤
具体实施方式
60.以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
61.如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
62.为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。本文使用的“介于
……
之间”表示包括两端点值。
63.在本技术的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
64.需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
65.如图2所示，本实施提供一种ldmos器件，所述ldmos器件包括半导体衬底100、漂移区101、体区102、源极104、漏极105、栅极介电层1031、栅极1032、金属硅化物阻挡层、层间介电层108及金属接触件。
66.其中，所述漂移区101位于所述半导体衬底100中，所述体区102位于所述漂移区101中，所述源极104位于所述体区102中，所述漏极105位于所述漂移区101中，所述栅极介电层1031覆盖所述漂移区101，并延伸至覆盖部分所述源极104及部分所述漏极105，所述栅极1032覆盖所述栅极介电层1031，且显露位于所述漂移区101上方的部分所述栅极介电层1031，所述金属硅化物阻挡层覆盖显露的所述栅极介电层1031，且所述金属硅化物阻挡层包括与所述栅极介电层1031相接触的氧化硅层1061及位于所述氧化硅层1061上的氮氧化硅层1062，所述层间介电层108覆盖所述栅极1032、源极104、漏极105以及所述金属硅化物阻挡层，所述金属接触件包括栅极金属接触件1091、源极金属接触件1092、漏极金属接触件1093及位于所述氧化硅层1061表面上的悬停金属接触件1094。
67.作为示例，所述氮氧化硅层1062的消光系数为1.2～1.8，所述氮氧化硅层1062的压应力为450mpa～150mpa。
68.具体的，由于氮氧化硅材料的结合键是介于氧化硅和氮化硅之间，即氮氧化硅的结合键比氧化硅稳定，比氮化硅的结合键弱。因此氮氧化硅层中间存在大量的原子间隙，这些间隙可以作为热过程中氢(h)逸出的通道，从而大部分的h能够从氮氧化硅的表面逸出；此外具有较高消光系数的氮氧化硅中的si不饱和的悬挂键较多，这些悬挂键在热过程中能吸附h，故能够显著降低对pldmos的影响。而对nldmos而言，随着氮氧化硅消光系数的增加，
退火后氮氧化硅层应力变化与sin有相似的过程，也能够从压应力转化为张应力，且在较低温度下能够实现，通过调整形成具有一定消光系数的氮氧化硅后，其还可以在较低的退火温度下能够达到比sin要好的应力迁移量，使得产品片上对nmos的电流增益与sin相匹配(sin增益5％，氮氧化硅增益5％～8％)，但对pmos的负增益明显降低(sin产生负增益10％以上，氮氧化硅小于5％)。
69.作为示例，所述氮氧化硅层1062的厚度小于所述氧化硅层1061的厚度，所述氮氧化硅层1062的厚度可为如等，以通过调整所述氧化硅层1061的厚度来调节所述漂移区101电场的耗尽，进而改善器件特性。
70.作为示例，所述栅极介电层1031具有倾斜面，且所述栅极1032覆盖所述倾斜面。
71.具体的，所述栅极介电层1031覆盖沟道区(即部分所述体区102的表面)，以作为栅氧介质层，进一步地，所述栅极介电层1031还覆盖所述漂移区101，以作为场板介质层，且所述场板介质层的厚度大于所述栅氧介质层，以形成具有倾斜面的所述栅极介电层1031，从而所述栅极1032包括覆盖所述栅氧介质层的栅层及覆盖所述倾斜面的场板层，从而使得所述漂移区101两端的电势线分布更加均匀，同时可改善所述栅极1032的平缓程度，降低所述栅极介电层1031下电流的集中程度，进一步改善了器件的电流特性。
72.作为示例，还包括位于所述源极104及漏极105表面的金属硅化物层107，以降低接触电阻。
73.本实施例的所述ldmos器件，在所述金属硅化物阻挡层中，采用与所述氧化硅层1061具有较大的刻蚀选择比的所述氮氧化硅层1062作为所述漂移区101上方的悬停金属接触件的刻蚀阻挡层；具有高消光系数的所述氮氧化硅层能够显著降低h迁移对pmos造成的影响；可不增加退火或紫外光照处理，直接利用流程中的较低温度的rta热退火过程就能实现应力记忆及应力迁移增加nmos的电子迁移速率；不用增加额外的光刻及腐蚀过程，可提升产品流通效率。
74.以下结合附图1及图2，对ldmos器件的结构及其制备方法进行详细介绍。
75.参阅图1，本实施例提供一种ldmos器件的制备方法，包括以下步骤：
76.s1：提供半导体衬底，所述半导体衬底中形成有漂移区；
77.s2：形成体区、源极、漏极、栅极介电层及栅极，其中，所述体区位于所述漂移区中，所述源极位于所述体区中，所述漏极位于所述漂移区中，所述栅极介电层覆盖所述漂移区，并延伸至覆盖部分所述源极及部分所述漏极，所述栅极覆盖所述栅极介电层，且显露位于所述漂移区上方的部分所述栅极介电层；
78.s3：形成金属硅化物阻挡层，所述金属硅化物阻挡层覆盖显露的所述栅极介电层，且所述金属硅化物阻挡层包括与所述栅极介电层相接触的氧化硅层及位于所述氧化硅层上的氮氧化硅层；
79.s4：形成层间介电层，所述层间介电层覆盖所述栅极、源极、漏极以及所述金属硅化物阻挡层；
80.s5：形成金属接触件，所述金属接触件包括栅极金属接触件、源极金属接触件、漏极金属接触件及位于所述氧化硅层表面上的悬停金属接触件。
81.首先，进行步骤s1，提供半导体衬底100，所述半导体衬底100中形成有漂移区101。
82.具体的，所述半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的
单晶硅、绝缘体上硅(soi)、及绝缘体上锗(geoi)等。所述半导体衬底100还可以为p型半导体衬底或者n型半导体衬底，例如n型高压器件则可选择使用p型半导体衬底，而p型高压器件则可选择使用n型半导体衬底。在本实施例中，所述半导体衬底100的构成材料选用单晶硅，且选为n型半导体衬底。
83.如图2，在所述半导体衬底100中形成有浅沟槽隔离结构(sti)，以定义有源区，在所述半导体衬底100中设置有漂移区101，形成所述漂移区101的方法可包括如离子注入的方法，根据具体的所述ldmos器件的类型所述漂移区101具有不同的导电类型，例如，若所述ldmos器件为n型ldmos器件，则所述漂移区101为n型漂移区，若所述ldmos器件为p型ldmos器件，则所述漂移区101为p型漂移区，其中，所述漂移区101的掺杂浓度较低，其低于源极104和漏极105的掺杂浓度，相当于在所述源极104和所述漏极105之间形成一个高阻层，以提高击穿电压，并减小了所述源极104和所述漏极105之间的寄生电容，有利于提高频率特性。
84.接着，进行步骤s2，形成体区102、源极104、漏极105、栅极介电层1031及栅极1032，其中，所述体区102位于所述漂移区101中，所述源极104位于所述体区102中，所述漏极105位于所述漂移区101中，所述栅极介电层1031覆盖所述漂移区101，并延伸至覆盖部分所述源极104及部分所述漏极105，所述栅极1032覆盖所述栅极介电层1031，且显露位于所述漂移区101上方的部分所述栅极介电层1031。
85.作为示例，形成所述体区102、源极104、漏极105、栅极介电层1031及栅极1032的步骤可包括：
86.于所述漂移区101中形成体区102；
87.于所述半导体衬底100的表面形成栅极介电层1031及栅极1032，所述栅极1032覆盖所述栅极介电层1031，且显露位于所述漂移区101上方的部分所述栅极介电层1031，所述栅极介电层1031具有倾斜面，且所述栅极1032覆盖所述倾斜面；
88.于所述体区102中形成源极104，以及于所述漂移区101中形成漏极105，且部分所述源极104及部分所述漏极105位于所述栅极介电层1031下方。
89.具体的，所述体区102和所述漂移区101具有相反的导电类型，可以使用例如离子注入的方法形成所述体区102。所述栅极介电层1031覆盖沟道区(即部分所述体区102的表面)，以作为栅氧介质层，进一步地，所述栅极介电层1031还覆盖所述漂移区101，以作为场板介质层，且所述场板介质层的厚度大于所述栅氧介质层，以形成具有倾斜面的所述栅极介电层1031，从而所述栅极1032包括覆盖所述栅氧介质层的栅层及覆盖所述倾斜面的场板层，从而使得所述漂移区101两端的电势线分布更加均匀，同时可改善所述栅极1032的平缓程度，降低所述栅极介电层1031下电流的集中程度，进一步改善了器件的电流特性。所述源极104形成在所述体区102中，所述漏极105形成在所述漂移区101内，所述源极104以及所述漏极105和所述漂移区101具有相同的导电类型。形成所述源极104及所述漏极105的方法包括通过图形化的光刻胶对所述半导体衬底100中预定区域进行源漏离子注入，并利用例如灰化的方法去除图形化的光刻胶，随后进行退火工艺，本实施例中，关于所述源极104及漏极105的退火工艺放置在步骤s3中，此处暂不作介绍。
90.接着，进行步骤s3，形成金属硅化物阻挡层，所述金属硅化物阻挡层覆盖显露的所述栅极介电层1032，且所述金属硅化物阻挡层包括与所述栅极介电层1032相接触的氧化硅
层1061及位于所述氧化硅层1061上的氮氧化硅层1062。
91.作为示例，形成所述金属硅化物阻挡层的步骤包括：
92.形成氧化硅层1061；
93.进行第一热退火处理；
94.形成氮氧化硅层1062；
95.图形化所述氧化硅层1061及氮氧化硅层1062；
96.在所述源极104及漏极105表面形成金属硅化物层107；
97.进行第二热退火处理，且所述第二热退火处理的温度小于所述第一热退火处理的温度。
98.具体的，所述第一热退火处理包括通过高温来活化所述源极104及漏极105区域内的掺杂物，并同时修补在各离子注入工艺中受损的所述半导体衬底100表面的晶格结构，所述第二热退火处理是对沉积的包含镍、钴及铂或其组合的材料进行加热，使得金属层与其下的硅层发生硅化作用，形成所述金属硅化物层107，以降低接触电阻。
99.作为示例，所述第一热退火处理的温度为900℃～1050℃，如900℃、1000℃、1050℃等所述第二热退火处理的温度为500℃～850℃，如500℃、650℃、850℃等。
100.作为示例，形成所述氮氧化硅层1062的方法包括pecvd法、离子注入法及氧化处理法中的一种，所述氮氧化硅层1062的消光系数为1.2～1.8，如1.2、1.5、1.8等，所述氮氧化硅层的应力为-450mpa～-150mpa，当采用pecvd法时，工艺条件可包括压力为4torr～6torr，如4torr、5torr、6torr等；射频功率(rf power)可为120w～140w，如120w、130w、140w等；sih4的体积流量可为45sccm～65sccm，如45sccm、50sccm、65sccm等，及n2o的体积流量可为30sccm～45sccm，如30sccm、40sccm、45sccm等。
101.具体的，由于氮氧化硅材料的结合键是介于氧化硅和氮化硅之间，即氮氧化硅的结合键比氧化硅稳定，比氮化硅的结合键弱。因此氮氧化硅层中间存在大量的原子间隙，这些间隙可以作为热过程中氢(h)逸出的通道，从而大部分的h能够从氮氧化硅的表面逸出；此外具有较高消光系数的氮氧化硅中的si不饱和的悬挂键较多，这些悬挂键在热过程中能吸附h，故能够显著降低对pldmos的影响。而对nldmos而言，随着氮氧化硅消光系数的增加，退火后氮氧化硅层应力变化与sin有相似的过程，也能够从压应力转化为张应力，且在较低温度下能够实现，通过调整形成具有一定消光系数的氮氧化硅后，其还可以在较低的退火温度下能够达到比sin要好的应力迁移量，使得产品片上对nmos的电流增益与sin相匹配(sin增益5％，氮氧化硅增益5％～8％)，但对pmos的负增益明显降低(sin产生负增益10％以上，氮氧化硅小于5％)。
102.表1：氮氧化硅及氮化硅的应力比对表
[0103][0104]
需要说明的是，在表1中，负值代表压应力，正值代表张应力。由表1可知，氮氧化硅在较低的rta退火温度后，应力变化与氮化硅相似，即可从压应力转化为张应力，且在相同
的rta退火温度下，氮氧化硅还可达到比氮化硅更好的应力迁移量，即应力变化量。从而本实施例中采用所述氮氧化硅层1062作为所述漂移区101上的悬停金属接触件1094的刻蚀阻挡层，可不增加退火或紫外光照处理，直接利用流程中的较低温度的rta热过程(第二热退火处理)就能实现应力记忆及应力迁移，增加nmos的电子迁移速率能够对nldmos产生增益，且对pldmos的负增益有很大改善。
[0105]
作为示例，所述氮氧化硅层1062的厚度小于所述氧化硅层1061的厚度，所述氮氧化硅层1062的厚度为如等，以通过调整所述氧化硅层1061的厚度来调节所述漂移区101电场的耗尽，进而改善器件特性。
[0106]
接着，进行步骤s4，形成层间介电层108，所述层间介电层108覆盖所述栅极1032、源极104、漏极105以及所述金属硅化物阻挡层。
[0107]
具体的，所述层间介电层108可为氧化硅层、四乙氧基硅烷(teos)等。进一步的，还可包括平坦化所述层间介电层108的步骤，以使所述层间介电层108具有平坦的表面。
[0108]
接着，进行步骤s5，形成金属接触件，所述金属接触件包括栅极金属接触件1091、源极金属接触件1092、漏极金属接触件1093及位于所述氧化硅层1061表面上的悬停金属接触件1094。
[0109]
具体的，为了增强所述漂移区101的耗尽，所述悬停金属接触件1094的宽度均大于所述栅极金属接触件1091、源极金属接触件1092及漏极金属接触件109的宽度。其中，所述金属接触件的材质可为ag、au、cu、pd、pt、cr、mo、ti、ta、w和al中的一种或组合，此处不作限定。
[0110]
综上所述，本发明的ldmos器件及其制备方法，在金属硅化物阻挡层中，采用与氧化硅层具有较大的刻蚀选择比的氮氧化硅层作为ldmos漂移区上方的悬停金属接触件的刻蚀阻挡层；具有高消光系数的氮氧化硅层能够显著降低h迁移对pmos造成的影响；可不增加退火或紫外光照处理，直接利用流程中的较低温度的rta热退火过程就能实现应力记忆及应力迁移，以增加nmos的电子迁移速率；不用增加额外的光刻及腐蚀过程，可提升产品流通效率。
[0111]
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。