半导体封装件的制作方法

半导体封装件
1.相关申请的交叉引用
2.本技术要求分别于2020年7月31日和2021年1月15日在韩国知识产权局提交的韩国专利申请no.10-2020-0096176和no.10-2021-0006217的优先权，通过引用将其全部内容并入本文。
技术领域
3.本公开涉及半导体封装件，尤其涉及包括再分布基板并具有增加的集成密度和改善的可靠性的半导体封装件。


背景技术：

4.半导体封装件被配置为容易地将半导体芯片用作电子产品的一部分。通常，半导体封装件包括印刷电路板(pcb)和半导体芯片，半导体芯片安装在pcb上，并且通过接合线或凸块电连接到pcb。随着电子工业的发展，正在进行许多研究以提高半导体封装件的可靠性并减小半导体封装件的尺寸。


技术实现要素：

5.本发明构思的一些示例实施例提供了具有增加的集成密度和提高的可靠性的半导体封装件。
6.根据本发明构思的示例实施例，半导体封装件可以包括再分布基板，所述再分布基板包括绝缘层和位于所述绝缘层中的再分布图案。每个所述再分布图案可以包括通路部分、与所述通路部分垂直地交叠的焊盘部分和从所述焊盘部分延伸的线部分。所述通路部分、所述焊盘部分和所述线部分可以彼此连接以形成单个物体。所述焊盘部分的底表面的水平高度可以低于所述线部分的底表面的水平高度，并且所述线部分的宽度在所述线部分的顶表面与所述线部分的底表面之间的水平高度处可以具有最大值。
7.根据本发明构思的示例实施例，半导体封装件可以包括再分布基板，所述再分布基板包括绝缘层和位于所述绝缘层中的再分布图案。每个所述再分布图案可以包括彼此连接以形成单个物体的通路部分、焊盘部分和线部分。所述焊盘部分可以与所述通路部分垂直地交叠，并且所述线部分可以从所述焊盘部分延伸。所述焊盘部分的底表面的水平高度可以低于所述线部分的底表面的水平高度。所述通路部分的侧表面可以具有线性形状，并且所述焊盘部分的侧表面可以具有弧形形状。
8.根据本发明构思的示例实施例，半导体封装件可以包括：下再分布基板，所述下再分布基板包括绝缘层和位于所述绝缘层中的第一再分布图案；第一半导体芯片，所述第一半导体芯片位于所述下再分布基板上，并且包括芯片焊盘；第一连接端子，所述第一连接端子位于所述下再分布基板与所述第一半导体芯片的所述芯片焊盘之间，并且连接所述下再分布基板和所述第一半导体芯片的所述芯片焊盘；模制层，所述模制层位于所述下再分布基板上，以覆盖所述第一半导体芯片；金属柱，所述金属柱设置在所述第一半导体芯片周
围，穿透所述模制层，并且连接到所述下再分布基板；以及上再分布基板，所述上再分布基板位于所述模制层上。所述上再分布基板可以包括上绝缘层和位于所述上绝缘层中的上再分布图案。每个所述第一再分布图案可以包括彼此连接以形成单个物体的第一通路部分、第一焊盘部分和第一线部分。所述第一焊盘部分可以与所述第一通路部分垂直地交叠，并且所述第一线部分可以从所述第一焊盘部分延伸。所述第一线部分的底表面的水平高度可以随着在向外方向上距所述第一线部分的中央部分的距离增加而降低。
附图说明
9.通过下面结合附图的简要说明将更清楚地理解示例实施例。附图表示在本文中描述的非限制性示例实施例。
10.图1、图2、图3、图4、图5、图6、图7、图10、图11、图12和图13的横截面视图示出了根据本发明构思的示例实施例的制造半导体封装件的方法。
11.图8是示例性示出根据本发明构思的示例实施例的再分布基板的第一再分布图案和第二再分布图案的俯视图。
12.图9a、图9b和图9c是分别示出图7的部分aa、bb和cc的放大横截面视图。
13.图14是示出根据本发明构思的示例实施例的半导体封装件的横截面视图。
14.图15是示出图14的部分dd的放大横截面视图。
15.图16是示出根据本发明构思的示例实施例的半导体封装件的横截面视图。
16.图17是示出图16的部分ee的放大横截面视图。
17.图18是示出根据本发明构思的示例实施例的半导体封装件的横截面视图。
18.图19是示意性示出根据本发明构思的示例实施例的半导体封装件的俯视图。
19.图20是沿着图19的线i-i'截取的横截面视图，以示出根据本发明构思的示例实施例的半导体封装件。
20.应当注意的是，这些附图旨在说明在某些示例实施例中使用的方法、结构和/或材料的一般特征，并补充下面提供的书面描述。然而，这些附图不是按比例绘制的，并且可能没有精确地反映任何给定实施例的精确结构或性能特征，并且不应当被解释为定义或限制示例实施例所包含的值或属性的范围。例如，为了清楚起见，分子、层、区域和/或结构元件的相对厚度和位置可以减小或放大。在各种附图中使用相似或相同的附图标记旨在表示相似或相同的元件或特征的存在。
具体实施方式
21.现在将参照附图更全面地描述本发明构思的示例实施例，在附图中示出了一些示例实施例。
22.虽然在示例实施例的描述中使用了术语“相同”、“相等”或“同一”，但是应当理解的是，可能存在一些不精确之处。因此，当一个元件被称为与另一个元件相同时，应当理解的是，在期望的制造或操作公差范围(例如，
±
10％)内，一个元件与另一个元件相同。类似地，当在本说明书中结合数值使用术语“大约”或“基本上”时，其意图是相关的数值包括所列数值周围的制造或操作公差(例如，
±
10％)。此外，当词语“一般地”和“基本上”与几何形状结合使用时，其意图是不要求几何形状的精度，但是该形状的纬度在本公开的范围内。此
外，不管数值或形状是被修饰为“大约”还是“基本上”，应该理解的是，这些数值和形状应当被解释为包括所列数值或形状周围的制造或操作公差(例如，
±
10％)。
23.图1、图2、图3、图4、图5、图6、图7、图10、图11、图12和图13的横截面视图示出了根据本发明构思的示例实施例的制造半导体封装件的方法。
24.参照图1，可以在载体基板cr上形成粘合层adl。载体基板cr可以是玻璃基板。粘合层adl可以是由例如绝缘材料形成或包括绝缘材料的聚合物带。在示例实施例中，可以在形成粘合层adl之前形成金属层，以保护载体基板cr。
25.可以在粘合层ad1上形成第一绝缘层10。第一绝缘层10的形成可以包括执行涂覆工艺(例如，旋涂工艺或狭缝涂覆工艺)和执行固化工艺。第一绝缘层10可以由至少一种光可成像电介质材料形成或包括至少一种光可成像电介质材料。第一绝缘层10可以包括例如光可成像聚合物。光可成像聚合物可以包括例如光可成像聚酰亚胺、聚苯并噁唑、苯酚基聚合物或苯并环丁烯基聚合物中的至少一种。
26.可以在第一绝缘层10上形成第一硬掩模层hm1。第一硬掩模层hm1可以由被选择为相对于第一绝缘层10具有蚀刻选择性的材料形成或包括被选择为相对于第一绝缘层10具有蚀刻选择性的材料。第一硬掩模层hm1可以由至少一种金属材料(例如，钛、氮化钛、钽、氮化钽或钨)形成或包括至少一种金属材料(例如，钛、氮化钛、钽、氮化钽或钨)。例如，第一硬掩模层hm1可以由钛形成或包括钛。
27.可以在第一硬掩模层hm1上形成第一光刻胶图案pr1。第一光刻胶图案pr1的形成可以包括在第一硬掩模层hm1上形成光刻胶层，以及对光刻胶层执行曝光和显影工艺。
28.参照图1和图2，可以使用第一光刻胶图案pr1作为蚀刻掩模来图案化第一硬掩模层hm1。此后，可以使用图案化的第一硬掩模层hm1作为蚀刻掩模来图案化第一绝缘层10。图案化工艺可以包括例如干法蚀刻工艺。作为图案化工艺的结果，可以形成多个开口op以穿透第一绝缘层10。
29.在第一绝缘层10和第一硬掩模层hm1的图案化工艺之后，可以去除第一光刻胶图案pr1以及第一硬掩模层hm1的剩余部分。在示例实施例中，第一硬掩模层hm1的剩余部分可以通过湿法蚀刻工艺去除。
30.接下来，可以在第一绝缘层10和粘合层adl上形成晶种/阻挡层11。晶种/阻挡层11可以由至少一种导电材料(例如，铜/钛(cu/ti))形成或包括至少一种导电材料(例如，铜/钛(cu/ti))。可以在晶种/阻挡层11上形成金属层13，以填充第一绝缘层10中的开口op。金属层13可以由至少一种金属材料(例如，铜)形成或包括至少一种金属材料(例如，铜)，并且可以延伸到第一绝缘层10的顶表面上的区域。金属层13可以通过使用晶种/阻挡层11作为电极的电镀工艺形成。
31.参照图3，可以对晶种/阻挡层11和金属层13执行平坦化工艺，以形成凸块下图案ubm。凸块下图案ubm可以包括晶种/阻挡图案bp和金属图案mp。作为平坦化工艺的结果，晶种/阻挡层11和金属层13可以分别被形成为晶种/阻挡图案bp和金属图案mp。晶种/阻挡图案bp可以设置在第一绝缘层10中，并且可以设置在金属图案mp的底表面与第一绝缘层10之间以及金属图案mp的侧表面与第一绝缘层10之间。
32.在示例实施例中，可以使用化学机械抛光工艺来执行平坦化工艺。可以执行平坦化工艺，直到暴露第一绝缘层10的顶表面。
33.参照图4，可以在第一绝缘层10上形成包括初步通孔pvh的第二绝缘层20。第二绝缘层20可以包括与第一绝缘层10相同或相似的光可成像电介质材料。初步通孔pvh可以被形成为暴露凸块下图案ubm的一部分。初步通孔pvh可以通过对第二绝缘层20执行曝光和显影工艺来形成。此后，可以对第二绝缘层20执行固化工艺。
34.可以在设置有初步通孔pvh的第二绝缘层20上形成第二硬掩模层hm2。第二硬掩模层hm2可以共形地覆盖初步通孔pvh的内表面和第二绝缘层20的顶表面。第二硬掩模层hm2可以覆盖凸块下图案ubm的通过初步通孔pvh暴露的顶表面。
35.可以在第二硬掩模层hm2上形成第二光刻胶图案pr2。第二光刻胶图案pr2可以通过在第二硬掩模层hm2上形成光刻胶层以及对光刻胶层执行曝光和显影工艺来形成。
36.第二光刻胶图案pr2可以形成为具有暴露第二硬掩模层hm2的一部分的开口。第二光刻胶图案pr2可以包括第一开口区域r1、第二开口区域r2、第三开口区域r3和第四开口区域r4。
37.第一开口区域r1可以限定将在其中形成下述第一沟槽的区域。第二开口区域r2可以限定将在其中形成第二沟槽的区域。第三开口区域r3可以限定将在其中形成第三沟槽的区域。第四开口区域r4可以限定将在其中形成第四沟槽的区域。第一开口区域r1可以与初步通孔pvh垂直地交叠。
38.参照图4和图5，可以使用第二光刻胶图案pr2作为蚀刻掩模，对第二硬掩模层hm2执行各向异性蚀刻工艺。因此，可以在第二绝缘层20上形成硬掩模图案hmp。对第二硬掩模层hm2的各向异性蚀刻工艺可以使用反应离子蚀刻(rie)工艺、磁增强反应离子蚀刻(merie)工艺、电感耦合等离子体(icp)蚀刻工艺、变压器耦合等离子体(tcp)蚀刻工艺、中空阳极型等离子体蚀刻工艺或螺旋谐振器等离子体蚀刻工艺中的至少一种来执行。
39.接下来，可以使用硬掩模图案hmp作为蚀刻掩模，对第二绝缘层20执行各向异性蚀刻工艺。
40.因此，可以在第二绝缘层20中形成第一至第四沟槽t1、t2、t3和t4，并且可以形成通孔vh以暴露凸块下图案ubm。第一沟槽t1、第二沟槽t2、第三沟槽t3和通孔vh可以彼此连接。当在俯视图中观察时，第一沟槽t1和第三沟槽t3均可以成形为诸如圆形孔。第二沟槽t2可以是在第一方向d1和/或第二方向d2上延伸的线形区域。第四沟槽t4可以是在第一方向d1和/或第二方向d2上延伸的线形区域。在图5中，第二沟槽t2的在第一方向d1上延伸的部分由附图标记t2a表示，并且第二沟槽t2的在第二方向d2上线性地延伸的部分由附图标记t2b表示。第四沟槽t4的在第二方向d2上延伸的部分作为示例被示出。第一沟槽t1、第三沟槽t3和第四沟槽t4中的每一者的宽度可以大于第二沟槽t2的宽度。
41.由于在形成不同宽度的第一沟槽t1和第二沟槽t2的过程中可能出现的负载效应(loading effect)，第二沟槽t2可能具有不同于第一沟槽t1的深度的深度。在示例实施例中，第一沟槽t1的深度可以大于第二沟槽t2的深度。第三沟槽t3和第四沟槽t4的宽度可以大于第二沟槽t2的宽度。第三沟槽t3的深度和第四沟槽t4的深度可以大于第二沟槽t2的深度。
42.因为第一沟槽t1是在形成图4的初步通孔pvh之后形成的，所以在第二绝缘层20的各向异性蚀刻期间，初步通孔pvh和第一沟槽t1彼此连接的拐角部分可以具有弧形表面或倾斜表面。拐角部分可以具有变化的轮廓，该变化的轮廓限定了沿着垂直方向(例如，沿着
d3方向)变化的在d1方向上的宽度。
43.此外，第二沟槽t2的下拐角可以是弧形的，并且每个第二沟槽t2的底表面的中央部分的水平高度可以高于其底表面的边缘部分的水平高度。
44.此外，由于在形成第一沟槽t1至第四沟槽t4的蚀刻工艺中可能出现的弧形效应(bowing effect)，第一沟槽t1至第四沟槽t4可以具有弧形侧表面。例如，第一沟槽t1至第四沟槽t4可以具有横向凸起的侧表面。
45.参照图6，可以去除第二光刻胶图案pr2和硬掩模图案hmp。可以使用剥离工艺去除第二光刻胶图案pr2。可以使用湿法蚀刻工艺去除硬掩模图案hmp。
46.此后，可以顺序形成晶种/阻挡层11和金属层13，以填充通孔vh和第一沟槽t1至第四沟槽t4。
47.晶种/阻挡层11可以沉积在形成有通孔vh和第一沟槽t1至第四沟槽t4的第二绝缘层20上以具有基本上均匀的厚度。换句话说，晶种/阻挡层11可以被设置成共形地覆盖通孔vh的内表面、第一沟槽t1至第四沟槽t4的内表面以及第二绝缘层20的顶表面。晶种/阻挡层11可以通过pvd、cvd或ald工艺形成。
48.金属层13可以形成为完全填充设置有晶种/阻挡层11的通孔vh和第一沟槽t1至第四沟槽t4。金属层13还可以形成在第二绝缘层20的顶表面上。金属层13可以通过电镀工艺形成。
49.参照图7，可以对金属层13和晶种/阻挡层11执行平坦化工艺，以暴露第二绝缘层20的顶表面。可以使用化学机械抛光(cmp)工艺来执行平坦化工艺。通过平坦化工艺，可以形成彼此分开的第一再分布图案rdl1和第二再分布图案rdl2。第一再分布图案rdl1和第二再分布图案rdl2均可以包括晶种/阻挡图案bp和金属图案mp。
50.第一再分布图案rdl1可以是用于传送信号的线，并且第二再分布图案rdl2可以是虚设线或连接到电源的电力线。
51.第一再分布图案rdl1和第二再分布图案rdl2可以具有基本上平坦或平整的顶表面。此外，第二再分布图案rdl2的顶表面可以与第二绝缘层20的顶表面基本上共面。
52.图8是示意性示出第一再分布图案和第二再分布图案的俯视图。
53.参照图7和图8，第一再分布图案rdl1可以包括第一通路焊盘部分vp1、第一线部分l1和第一连接焊盘部分cp1。可以提供穿透第二绝缘层20的第一通路部分v1。第一通路焊盘部分vp1可以连接到第一通路部分v1，并且可以设置在第二绝缘层20中。第一连接焊盘部分cp1可以连接到第一线部分l1的端部，并且可以设置在第二绝缘层20中。第一线部分l1可以在第一方向d1和/或第二方向d2上延伸，并且可以彼此间隔开。
54.第一再分布图案rdl1可以在第一线部分l1处具有最小宽度(以下，第一宽度w1)，并且第一宽度w1可以为大约0.5μm至大约2.0μm。第一线部分l1可以彼此间隔第一距离s1。第一距离s1和第一宽度w1可以基本上彼此相等。
55.在示例实施例中，除了第二再分布图案rdl2具有比第一再分布图案rdl1大的宽度之外，第二再分布图案rdl2可以具有类似于第一再分布图案rdl1的形状。第二再分布图案rdl2可以包括第二通路焊盘部分vp2、第二线部分l2和第二连接焊盘部分cp2。可以提供穿透第二绝缘层20的第二通路部分v2。第二通路焊盘部分vp2可以连接到第二通路部分v2，并且可以设置在第二绝缘层20中。第二连接焊盘部分cp2可以连接到第二线部分l2的端部，并
且可以设置在第二绝缘层20中。第二再分布图案rdl2可以在第二线部分l2处具有最小宽度(以下，第二宽度w2)，并且第二宽度w2可以为大约3.0μm至大约10.0μm。
56.图9a、图9b和图9c是分别示出图7的部分aa、bb和cc的放大横截面视图。
57.参照图7和图9a，第一再分布图案rdl1均可以包括晶种/阻挡图案bp和金属图案mp。晶种/阻挡图案bp可以被提供为覆盖金属图案mp的侧表面和底表面。
58.第一再分布图案rdl1的第一通路焊盘部分vp1的第一厚度h1可以大于第一线部分l1的第二厚度h2。第一厚度h1可以为大约3.0μm至4.3μm，并且第二厚度h2可以为2.7μm至3.5μm。第一通路焊盘部分vp1的底表面b1可以位于低于第一线部分l1的底表面b2的水平高度处。第一通路焊盘部分vp1的底表面b1与第一线部分l1的底表面b2之间的水平高度之差lv1可以为大约0.3μm至0.8μm。
59.在第一再分布图案rdl1中，第一通路焊盘部分vp1和第一线部分l1可以具有与第二绝缘层20的顶表面基本上共面的顶表面。第一通路焊盘部分vp1和第一线部分l1可以分别具有弧形侧表面vps和ls。第一通路焊盘部分vp1的侧表面vps和第一线部分l1的侧表面ls可以是横向凸起的。第一通路部分v1的侧表面vs可以具有相对线性的形状。
60.第一通路部分v1的侧表面vs与第一通路部分v1的底表面b3之间的角度可以大于95
°
。根据本发明构思的示例实施例，第一通路部分v1的侧表面vs可以具有线性形状，而第一通路焊盘部分vp1的侧表面vps可以具有弧形形状。这是因为，如参照图4和图5所述，通孔vh通过光图案化工艺形成，并且第一沟槽t1通过蚀刻工艺形成。
61.第一通路焊盘部分vp1的侧表面vps和第一通路部分v1的侧表面vs彼此连接的边缘部分eg可以具有弧形形状。换句话说，第一焊盘部分vp1的底表面和第一通路部分v1的侧表面被连接为形成具有弧形形状的边缘部分。如参照图5所述，在硬掩模图案hmp的各向异性蚀刻期间，可以更容易地蚀刻通孔vh和第一沟槽t1彼此连接的拐角部分，从而具有倾斜表面。拐角部分可以限定沿着垂直方向(例如，沿着d3方向)变化的在d1方向上的宽度。
62.金属图案mp可以在晶种/阻挡图案bp附近或者在第一线部分l1的顶表面的边缘附近具有凹槽部分gp。凹槽部分gp可以具有大于0nm并且小于300nm的深度。
63.这可能是因为在图7的化学机械平坦化工艺期间，金属图案mp的蚀刻速率在金属图案mp与晶种/阻挡图案bp之间的界面处相对较高。
64.第一通路焊盘部分vp1的直径cpw可以是第一线部分l1的第一宽度w1的1.5倍或更多倍。第一通路焊盘部分vp1的直径cpw在第一通路焊盘部分vp1的顶表面与第一通路焊盘部分vp1的底表面之间的水平高度处具有最大值。
65.参照图8和图9b，第一通路部分v1的侧表面vs可以包括具有第一斜率的下侧壁部分vsb和具有第二斜率的上侧壁部分vsu。斜率变化的拐点n1可能存在于下侧壁部分vsb与上侧壁部分vsu之间。第一斜率的绝对值可以大于第二斜率的绝对值。例如，第一斜率的角度可以小于90
°
。
66.上侧壁部分vsu可以经由下侧壁部分vsb连接到第一通路焊盘部分vp1的底表面b3。下侧壁部分vsb和上侧壁部分vsu可以具有基本上线性的形状。
67.如参照图5所述，在硬掩模图案hmp的各向异性蚀刻期间，可以更容易地蚀刻通孔vh和第一沟槽t1彼此连接的拐角部分，因此上侧壁部分vsu可以形成为具有比下侧壁部分vsb更小的斜率。拐角部分可以限定沿着垂直方向(例如，沿着d3方向)变化的在d1方向上的
宽度。
68.参照图8和图9c，第一再分布图案rdl1的第一线部分l1和第二再分布图案rdl2的第二线部分l2可以是横向凸起的。
69.例如，第一再分布图案rdl1的第一线部分l1可以在第一线部分l1的顶表面或底表面的水平高度处具有最小宽度(以下，第一宽度w1)。此外，第一再分布图案rdl1的第一线部分l1可以在其顶表面与底表面之间的水平高度处具有最大宽度p1。在第一再分布图案rdl1的第一线部分l1中，最大宽度p1与最小宽度w1(例如，第一线部分l1的顶表面的宽度和/或第一线部分l1的底表面的宽度)之间的差可以大于0nm并且小于或等于300nm。
70.第二再分布图案rdl2的第二线部分l2也可以在第二线部分l2的顶表面或底表面的水平高度处具有最小宽度(以下，第二宽度w2)。
71.第一再分布图案rdl1的第一线部分l1的底表面b2的水平高度与第二再分布图案rdl2的第二线部分l2的底表面b4的水平高度之间的差lv2可以大于0μm并且可以小于0.5μm。
72.第一再分布图案rdl1的第一线部分l1的底表面的水平高度可以随着在向外方向上距第一线部分l1的中央部分的距离增加而降低。换句话说，第一再分布图案rdl1的第一线部分l1的底表面的水平高度可以在第一线部分l1的中央部分最高。第一线部分l1的底表面的中央部分与边缘部分之间的水平高度之差可以大于0nm并且可以小于300nm。
73.这可能是因为在使用图4和图5的硬掩模图案hmp蚀刻第二绝缘层20的工艺中第二绝缘层20的被暴露的边缘部分被更多地蚀刻。
74.第一再分布图案rdl1的第一线部分l1的底表面的边缘部分可以具有弧形形状。作为示例，第一再分布图案rdl1的第一线部分l1的底表面的边缘部分可以具有0.3μm或更大的曲率半径ra。
75.根据本发明构思的示例实施例，如上所述，第一再分布图案rdl1可以包括晶种/阻挡图案bp和金属图案mp，并且晶种/阻挡图案bp可以设置在金属图案mp与第二绝缘层20之间，以减轻或防止金属图案mp与第二绝缘层20的材料反应，从而减轻或防止金属图案mp被氧化。因此，对于用于传递信号的细线(例如，第一再分布图案rdl1)，氧化的减轻或防止可以使得提高器件的可靠性成为可能。
76.参照图10，可以在第二绝缘层20上形成第三绝缘层30，以覆盖第一再分布图案rdl1和第二再分布图案rdl2的顶表面。
77.第三绝缘层30可以由至少一种光可成像电介质材料形成或包括至少一种光可成像电介质材料。作为示例，第三绝缘层30可以由与第二绝缘层20相同的聚合物材料形成或包括与第二绝缘层20相同的聚合物材料。
78.接下来，可以在第三绝缘层30中形成通孔vh，以暴露第一再分布图案rdl1的一部分。在第三绝缘层30包括光可成像聚合物的情况下，可以通过对第三绝缘层30的一部分执行曝光和显影工艺来形成通孔vh。在形成通孔vh之后，可以对第三绝缘层30执行固化工艺。
79.类似于在第二绝缘层20上形成的第一再分布图案rdl1和第二再分布图案rdl2，可以在第三绝缘层30上形成第一再分布图案rdl1和第二再分布图案rdl2。
80.参照图11，可以在第三绝缘层30上形成第四绝缘层40。第四绝缘层40可以由至少一种光可成像聚合物形成或包括至少一种光可成像聚合物。
81.通过对第四绝缘层40的一部分执行曝光和显影工艺，可以形成通孔vh以暴露设置在第三绝缘层30中的第一再分布图案rdl1和第二再分布图案rdl2的一部分。
82.此后，可以形成晶种/阻挡层11以共形地覆盖第四绝缘层40和通孔vh的表面。可以在晶种/阻挡层11上形成第三光刻胶图案pr3，以具有多个开口。第三光刻胶图案pr3的开口可以与第四绝缘层40的通孔vh交叠。
83.参照图11，可以执行电镀工艺以在第三光刻胶图案pr3的开口中形成第一接合焊盘图案44和第二接合焊盘图案46。在示例实施例中，第一接合焊盘图案44可以由铜形成或包括铜，并且第二接合焊盘图案46可以由至少一种金属(例如，镍(ni)和金(au))或其合金形成或包括至少一种金属或其合金，或者可以具有包含至少一种金属(例如，镍(ni)和金(au))的多层结构。
84.参照图12，可以使用剥离工艺去除第三光刻胶图案pr3。接下来，可以使用湿法蚀刻工艺来蚀刻第四绝缘层40的顶表面上的晶种/阻挡层11。因此，可以形成包括晶种/阻挡图案bp、第一接合焊盘图案44和第二接合焊盘图案46的接合焊盘48。
85.此后，可以在接合焊盘48上附接连接端子150，以将半导体芯片100连接到再分布基板300。
86.参照图13，可以去除载体基板cr和粘合层adl。接下来，可以去除金属图案mp的底表面上的晶种/阻挡图案bp，以暴露设置在第一绝缘层10中的金属图案mp的底表面。晶种/阻挡图案bp可以选择性地介于第一绝缘层10与金属图案mp之间，并且可以通过将外部连接端子390附接到金属图案mp的暴露的底表面来形成再分布基板300。
87.半导体封装件可以包括再分布基板300和设置在再分布基板300上的半导体芯片100。在示例实施例中，数据信号和控制信号可以被提供给第一再分布图案rdl1，第一再分布图案rdl1的线部分各自在其顶表面或底表面处具有最小宽度(例如，第一宽度w1)。
88.电源电压和接地电压可以被提供给第二再分布图案rdl2，第二再分布图案rdl2的线部分各自在其顶表面或底表面处具有最小宽度(例如，大于第一宽度w1的第二宽度w2)。
89.图14是示出根据本发明构思的示例实施例的半导体封装件的横截面视图。图15是示出图14的部分dd的放大横截面视图。
90.为了简洁起见，该示例中与先前示出和描述的那些元件和特征相似的元件和特征将不再进一步详细描述。
91.参照图14和图15，根据本示例实施例的半导体封装件1可以包括第一半导体封装件pk1和设置在第一半导体封装件pk1上的第二半导体封装件pk2。
92.第一半导体封装件pk1可以包括下再分布基板300l和上再分布基板300u、第一半导体芯片100、金属柱306和模制层370。
93.作为示例，参照图16，下再分布基板300l可以包括顺序堆叠的第一至第六绝缘层310、320、330、340、350和360。在示例实施例中，第一至第六绝缘层310、320、330、340、350和360可以被视为单个绝缘层。
94.上述凸块下图案ubm可以设置在第一绝缘层310中。上述第一再分布图案rdl1和第二再分布图案rdl2可以均设置在第二绝缘层320至第五绝缘层350中。可以在第六绝缘层360中提供与上述接合焊盘48相同或基本上相似的下接合焊盘48。下接合焊盘48可以对应于上述接合焊盘48。下接合焊盘48可以包括第一下接合焊盘48a和第二下接合焊盘48b。换
句话说，第一再分布图案rdl1和第二再分布图案rdl2可以被配置为具有与以上参照图7、图8和图9a至图9c描述的特征相同或基本上相似的特征。
95.返回参照图14，第一半导体芯片100可以设置在下再分布基板300l上。当在俯视图中观察时，第一半导体芯片100可以设置在下再分布基板300l的中央区域中。多个芯片焊盘111可以设置在第一半导体芯片100的底表面上。第一半导体芯片100可以以这样的方式设置：使得其底表面面向下再分布基板300l的顶表面。第一连接端子150可以设置在第一半导体芯片100的芯片焊盘111与下再分布基板300l的最上面的再分布图案rdl1和rdl2之间，并附接到第一半导体芯片100的芯片焊盘111和下再分布基板300l的最上面的再分布图案rdl1和rdl2。第一半导体芯片100的芯片焊盘111可以通过第一连接端子150连接到第二下接合焊盘48b和下再分布基板300l的再分布图案rdl1和rdl2。
96.金属柱306可以设置在第一半导体芯片100周围，并且可以将下再分布基板300l电连接到上再分布基板300u。金属柱306可以被设置为穿透模制层370，并且可以具有与模制层370的顶表面共面的顶表面。金属柱306的底表面可以与第二下接合焊盘48b直接接触。
97.模制层370可以设置在下再分布基板300l和上再分布基板300u之间，以覆盖第一半导体芯片100。模制层370可以设置在下再分布基板300l的顶表面上，以覆盖第一半导体芯片100的侧表面和顶表面。模制层370可以填充金属柱306之间的空间，并且模制层370的厚度可以基本上等于金属柱306的长度。模制层370可以由至少一种绝缘聚合物(例如，环氧模塑料)形成或包括至少一种绝缘聚合物(例如，环氧模塑料)。
98.第二连接端子390可以附接到凸块下图案ubm。第二连接端子390可以是由锡、铅、铜等形成的焊球。
99.第二半导体封装件pk2可以设置在上再分布基板300u上。在示例实施例中，类似于下再分布基板300l，上再分布基板300u可以包括上绝缘层310u、320u和330u、上再分布图案rdl和上接合焊盘49。
100.第二半导体封装件pk2可以包括封装基板710、第二半导体芯片200和上模制层730。封装基板710可以包括印刷电路板。在示例实施例中，再分布基板可以被用作封装基板710。下导电焊盘705可以设置在封装基板710的底表面上。
101.第二半导体芯片200可以设置在封装基板710上。第二半导体芯片200可以包括集成电路，并且在示例实施例中，集成电路可以包括存储电路、逻辑电路或其组合。第二半导体芯片200的芯片焊盘221可以以引线接合的方式电连接到设置在封装基板710的顶表面上的上导电焊盘703。封装基板710的顶表面上的上导电焊盘703可以通过封装基板710中的内部线路电连接到下导电焊盘705。
102.上模层730可以设置在封装基板710上，以覆盖第二半导体芯片200。上模制层730可以由绝缘聚合物(例如，环氧基聚合物)形成或包括绝缘聚合物(例如，环氧基聚合物)。
103.第三连接端子750可以设置在封装基板710的下导电焊盘705与上接合焊盘49之间。第三连接端子750可以由至少一种低熔化温度的含锡金属(例如，焊接材料)形成或包括至少一种低熔化温度的含锡金属(例如，焊接材料)，但是本发明构思不限于该示例。
104.图16是示出根据本发明构思的示例实施例的半导体封装件2的横截面视图。图17是示出图16的部分ee的放大横截面视图。为了简洁起见，该示例的与先前示出和描述的那些元件和特征相似的元件和特征将不再进一步详细描述。
105.参照图16和图17，在根据本实施例的半导体封装件2中，与图14和图15的示例实施例不同，第一半导体芯片100可以以其有源表面与下再分布基板300l的顶表面接触的方式设置。
106.下再分布基板300l可以包括顺序堆叠在第一半导体芯片100的芯片焊盘111上的第一至第四绝缘层310、320、330和340。第一再分布图案rdl1和第二再分布图案rdl2可以设置在第一至第三绝缘层310、320和330中。
107.第一再分布图案rdl1的通路部分v1可以连接到第一半导体芯片100的芯片焊盘111。虽然未示出，但是第二再分布图案rdl2的通路部分可以连接到第一半导体芯片100的芯片焊盘111。第一再分布图案rdl1和第二再分布图案rdl2可以被配置为具有与参照图7、图8和图9a至图9c描述的特征相同或基本上相似的特征。
108.图18是示出根据本发明构思的示例实施例的半导体封装件的横截面视图。参照图18，根据本示例实施例的半导体封装件3可以包括第一半导体封装件pk1和设置在第一半导体封装件pk1上的第二半导体封装件pk2。
109.第一半导体封装件pk1可以包括再分布基板300、以及设置在再分布基板300上的连接基板400、第一半导体芯片100和模制层450。
110.如上所述，再分布基板300可以包括绝缘层310至340以及再分布图案rdl1和rdl2。
111.连接基板400可以具有开口，该开口被形成为暴露再分布基板300的顶表面，并且第一半导体芯片100可以被设置在连接基板400的开口中。连接基板400可以在提供第一半导体芯片100之前或之后提供。作为示例，连接基板400可以通过在印刷电路板中形成孔来制造。当在俯视图中观察时，第一半导体芯片100可以被设置为与再分布基板300的中央部分交叠。
112.连接基板400可以包括基层410和导电结构420。基层410可以由至少一种绝缘材料形成或包括至少一种绝缘材料。例如，基层410可以由碳基材料、陶瓷材料或聚合物材料中的至少一种形成或包括碳基材料、陶瓷材料或聚合物材料中的至少一种。导电结构420可以包括互连图案和连接互连图案的互连通路。连接基板400的导电结构420可以连接到再分布基板300的第一再分布图案rdl1和第二再分布图案rdl2。导电结构420可以由至少一种金属材料形成或包括至少一种金属材料。导电结构420可以由例如铜、铝、金、铅、不锈钢、银、铁或其合金中的至少一种形成或包括例如铜、铝、金、铅、不锈钢、银、铁或其合金中的至少一种。
113.模制层450可以形成在第一半导体芯片100和连接基板400上。模制层450可以延伸到第一半导体芯片100与连接基板400之间的间隙中，以填充该间隙。模制层450可以由至少一种绝缘聚合物(例如，环氧基聚合物)形成或包括至少一种绝缘聚合物(例如，环氧基聚合物)。模制层450可以暴露连接基板400的导电结构420的一部分。
114.第二半导体封装件pk2可以包括封装基板710、第二半导体芯片200和上模制层730。封装基板710可以是印刷电路板。在示例实施例中，类似于再分布基板300的基板可以被用作封装基板710。下导电焊盘705可以设置在封装基板710的底表面上。
115.第二半导体芯片200可以设置在封装基板710上。第二半导体芯片200可以包括集成电路，并且集成电路可以包括存储电路、逻辑电路或其组合。第二半导体芯片200的芯片焊盘221可以通过设置在封装基板710中的内部线路715电连接到下导电焊盘705。上模层
730可以设置在封装基板710上，以覆盖第二半导体芯片200。上模制层730可以由至少一种绝缘聚合物(例如，环氧基聚合物)形成或包括至少一种绝缘聚合物(例如，环氧基聚合物)。
116.第三连接端子750可以设置在模制层450的上部孔中。第三连接端子750可以与导电结构420和下导电焊盘705接触。
117.图19是示意性示出根据本发明构思的示例实施例的半导体封装件的俯视图。图20是沿着图19的线i-i'截取的横截面视图，以示出根据本发明构思的示例实施例的半导体封装件。
118.参照图19和图20，根据本示例实施例的半导体封装件4可以包括第一半导体芯片100和第二半导体芯片200、再分布基板300、封装基板500和散热结构600。
119.第一半导体芯片100和第二半导体芯片200可以设置在再分布基板300的顶表面上。
120.第一半导体芯片100可以包括设置在其底表面上的芯片焊盘111。第一半导体芯片100可以是微机电系统(mems)器件、光电器件或包括处理器(例如，中央处理单元(cpu)、图形处理单元(gpu)、移动应用芯片或数字信号处理器(dsp))的逻辑芯片。第一半导体芯片100可以具有范围从大约700μm到大约775μm的厚度。
121.第二半导体芯片200可以设置在再分布基板300上，以与第一半导体芯片100间隔开。每个第二半导体芯片200可以包括垂直堆叠的多个存储芯片210。存储芯片210可以通过上芯片焊盘221和下芯片焊盘223、芯片穿透通路225和连接凸块230彼此连接。存储芯片210可以以具有彼此对齐的侧表面的方式堆叠在再分布基板300上。粘合层235可以分别设置在存储芯片210之间。在示例实施例中，粘合层235可以是由绝缘材料形成或包括绝缘材料的聚合物带。粘合层235可以介于连接凸块230之间，以减轻或防止连接凸块230之间形成短路。
122.第一半导体芯片100和第二半导体芯片200可以通过第一连接端子150连接到再分布基板300。第一连接端子150可以附接到第一半导体芯片100的芯片焊盘111和第二半导体芯片200的芯片焊盘221。每个第一连接端子150可以是焊球、导电凸块或导电柱中的至少一种。
123.模制层370可以设置在再分布基板300上，以覆盖第一半导体芯片100和第二半导体芯片200。模制层370的侧表面可以与再分布基板300的侧表面对齐。模制层370的顶表面可以与第一半导体芯片100和第二半导体芯片200的顶表面基本上共面。模制层370可以由至少一种绝缘聚合物(例如，环氧模塑料)形成或包括至少一种绝缘聚合物(例如，环氧模塑料)。
124.底部填充层uf可以介于第一半导体芯片100与再分布基板300之间以及第二半导体芯片200与再分布基板300之间。底部填充层uf可以被提供来填充第一连接端子150之间的空间。底部填充层uf可以包括例如热固性树脂或光固化树脂。在一些示例实施例中，底部填充层uf可以被省略，并且第一半导体芯片100和第二半导体芯片200的底表面与再分布基板300之间的空间可以用模制层370填充。
125.再分布基板300可以设置在封装基板500上，并且可以通过第二连接端子390连接到封装基板500。
126.再分布基板300可以包括顺序堆叠的多个绝缘层310、320、330、340和350，以及分
别设置在绝缘层310、320、330、340和350中的再分布图案。第二连接端子390可以附接到凸块下图案ubm。第二连接端子390可以是由锡、铅、铜等形成的焊球。第二连接端子390可以具有大约40μm至80μm的厚度。
127.封装基板500可以是例如印刷电路板、柔性基板、带状基板等。在示例实施例中，封装基板500可以是其中设置了内部线路521的柔性印刷电路板、刚性印刷电路板或其组合之一。
128.封装基板500可以具有彼此相对的顶表面和底表面，并且可以包括上部耦合焊盘511、外部耦合焊盘513和内部线路521。上部耦合焊盘511可以布置在封装基板500的顶表面上，并且外部耦合焊盘513可以布置在封装基板500的底表面上。上部耦合焊盘511可以通过内部线路521电连接到外部耦合焊盘513。外部耦合端子550可以连接到外部耦合焊盘513。可以提供球栅阵列(bga)作为外部耦合端子550。
129.散热结构600可以由至少一种导热材料形成或包括至少一种导热材料。导热材料可以包括金属材料(例如，铜和/或铝等)或含碳材料(例如，石墨烯、石墨和/或碳纳米管等)。散热结构600可以具有相对高的热导率。作为示例，单个金属层或多个堆叠的金属层可以被用作散热结构600。作为另一个示例，散热结构600可以包括散热器或热管。作为又一示例，散热结构600可以使用水冷方法来配置。
130.导热层650可以介于第一半导体芯片100和第二半导体芯片200与散热结构600之间。导热层650可以与半导体封装件的顶表面和散热结构600的底表面接触。导热层650可以由热界面材料(tim)形成或包括热界面材料(tim)。热界面材料可以包括例如聚合物和导热颗粒。导热颗粒可以分散在聚合物中。在半导体封装件的操作期间，半导体封装件中产生的热量可以通过导热层650传递到散热结构600。
131.根据本发明构思的示例实施例，再分布基板可以包括精细宽度的再分布图案，并且该再分布图案可以包括设置在绝缘层中的金属图案，以及设置在金属图案的底表面与绝缘层之间以及金属图案的侧表面与绝缘层之间的晶种/阻挡图案。因为晶种/阻挡图案介于金属图案的侧表面与绝缘层之间，所以可以减轻或防止金属图案与绝缘层接触，从而减轻或防止金属图案被意外氧化。因此，可以提高再分布基板的集成密度和可靠性。
132.虽然已经具体示出和描述了本发明构思的一些示例实施例，但是本领域普通技术人员将理解的是，在不脱离所附权利要求的精神和范围的情况下，可以对本文进行形式和细节上的变化。