电学测试结构、半导体结构及电学测试方法与流程

1.本公开实施例涉及但不限于半导体技术领域，尤其涉及一种电学测试结构、半导体结构及电学测试方法。


背景技术：

2.随着技术的进步，集成电路制造工艺要求日益增高，且由于集成电路制造周期长，成本高，因此，提高制造工艺的制造效率及质量尤为重要。业界在集成电路制造过程中，通常在晶圆的各个集成电路芯片周边制造wat(wafer acceptance test，晶圆可接受度测试)结构，再在制造完成后对wat结构进行检测，以对相应的制造工艺进行测试。


技术实现要素：

3.以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
4.本公开提供一种电学测试结构、半导体结构及电学测试方法。
5.根据本公开实施例的第一方面，提供一种半导体结构的电学测试结构，沿第一方向，所述电学测试结构包括层叠设置的第一层、互连孔和第二层，且所述互连孔位于所述第一层与所述第二层之间，所述互连孔与所述第一层接触；
6.所述第二层包括主体部和测试部，所述测试部与所述主体部相连；
7.所述互连孔被配置为，
8.当所述互连孔相对预设位置沿第二方向的偏移距离小于第一预设距离，或者，所述互连孔相对所述预设位置沿第三方向的偏移距离小于第二预设距离时，所述互连孔与所述测试部隔开设置；
9.当所述互连孔相对所述预设位置沿所述第二方向的偏移距离大于或等于所述第一预设距离，和/或，所述互连孔相对所述预设位置沿所述第三方向的偏移距离大于或等于所述第二预设距离时，所述互连孔与所述测试部接触；
10.其中，所述预设位置与所述第二层相对固定，所述第一方向、所述第二方向和所述第三方向相互垂直。
11.其中，所述互连孔构造为长方体，在所述第一方向上，所述互连孔的尺寸等于所述第一层与所述第二层的间隔尺寸。
12.其中，所述测试部包括与所述主体部相连的第一测试单元和第三测试单元，所述第一测试单元和所述第三测试单元沿所述第二方向延伸；
13.沿所述第三方向，所述第一测试单元和所述第三测试单元隔开设置，所述互连孔位于所述第一测试单元与所述第三测试单元之间；
14.所述互连孔被配置为，
15.当所述互连孔相对所述预设位置沿所述第三方向的偏移距离均小于所述第二预设距离时，所述互连孔与所述第一测试单元和所述第三测试单元隔开设置，当所述互连孔
相对所述预设位置沿所述第三方向的偏移距离大于或等于所述第二预设距离时，所述互连孔与所述第一测试单元接触，或者，所述互连孔与所述第三测试单元接触。
16.其中，所述互连孔构造为长方体，在所述第三方向上，所述互连孔的尺寸等于所述第一测试单元与所述第三测试单元之间的间隔尺寸。
17.其中，所述第一测试单元与所述第三测试单元的形状和/或尺寸相同。
18.其中，所述测试部还包括与所述主体部相连的第二测试单元，所述第二测试单元沿所述第二方向延伸；
19.在所述第三方向上，所述第二测试单元位于所述第一测试单元和所述第三测试单元之间，且所述第一测试单元与所述第二测试单元的间隔尺寸等于所述第二测试单元与所述第三测试单元的间隔尺寸。
20.其中，所述第二测试单元包括第一半单元和第二半单元；
21.沿所述第二方向，所述第一半单元和第二半单元隔开设置，所述互连孔位于所述第一半单元与所述第二半单元之间；
22.所述互连孔被配置为，
23.当所述互连孔相对所述预设位置沿所述第二方向的偏移距离均小于所述第一预设距离时，所述互连孔与所述第一半单元隔开设置，且，所述互连孔与所述第二半单元隔开设置；当所述互连孔相对所述预设位置沿所述第二方向的偏移距离大于或等于所述第一预设距离时，所述互连孔与所述第一半单元接触，或者，所述互连孔与所述第二半单元接触。
24.其中，所述互连孔构造为长方体，在所述第二方向上，所述互连孔的尺寸等于所述第一半单元与所述第二半单元之间的间隔尺寸。
25.其中，所述第一半单元与所述第二半单元的形状和/或尺寸相同。
26.其中，所述第二层还包括支撑单元，所述互连孔位于所述第一层与所述支撑单元之间，所述支撑单元与所述互连孔接触；
27.沿所述第二方向，所述支撑单元位于所述第一半单元与所述第二半单元之间。
28.其中，所述预设位置为，所述互连孔的几何中心与所述支撑单元的几何中心的连线沿第一方向延伸时，所述互连孔所在的位置。
29.其中，所述电学测试结构还包括第一焊盘和第二焊盘，所述第一焊盘与所述第一层电连接，所述第二焊盘与所述第二层电连接，所述第一焊盘与检测电源电连接，所述第二焊盘接地连接。
30.根据本公开实施例的第二方面，提供一种半导体结构，所述半导体结构包括氧化物层，以及如第一方面所述的电学测试结构的第一层、第二层和互连孔，其中，所述第二层位于所述氧化物层内部。
31.根据本公开实施例的第三方面，提供一种电学测试方法，所述电学测试方法应用于如第一方面所述的电学测试结构，所述电学测试结构的第二层接地连接，所述电学测试方法包括：
32.向所述电学测试结构的第一层施加电压；
33.检测所述第一层的当前电流值；
34.根据所述当前电流值，确定所述电学测试结构的互连孔对准情况。
35.其中，所述根据预设电流值和所述当前电流值，确定所述互连孔是否对准，包括：
36.若所述当前电流值大于预设电流值，则确定所述互连孔未对准。
37.本公开实施例采用以上技术方案，具有以下优点：该电学测试结构中，当互连孔相对预设位置沿第二方向和第三方向的偏移距离较小时，说明互连孔对准，互连孔与测试部隔开设置；当互连孔相对所述预设位置沿所述第二方向和/或所述第三方向的偏移距离较大时，说明互连孔未对准，互连孔与测试部接触；如此，便可通过检测第一层、互连孔和第二层是否形成电路通路，来确定互连孔的对准情况。该电学测试结构的结构简单，检测互连孔对准情况的方法也容易操作，且检测结果可靠。
38.在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
39.在附图中，除非另外规定，否则贯穿多个附图的相同附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本发明公开的一些实施方式，而不应将其视为是对本发明范围的限制。
40.图1是根据一示例性实施例示出的一种电学测试结构的透视示意图；
41.图2是根据一示例性实施例示出的一种半导体结构的剖视图；
42.图3是根据一示例性实施例示出的一种半导体结构的剖视图；
43.图4是根据一示例示出的一种电学测试结构的剖视图；
44.图5是根据一示例示出的一种电学测试结构的剖视图；
45.图6是根据一示例示出的一种电学测试结构的剖视图；
46.图7是根据一示例示出的一种电学测试结构的剖视图；
47.图8是根据一示例示出的一种电学测试结构的剖视图；
48.图9是根据一示例示出的一种电学测试结构的剖视图；
49.图10是根据一示例示出的一种电学测试方法的流程图。
50.主要附图标记说明：1、第一层；2、第二层；21、测试部；211、第一测试单元；212、第二测试单元；2121、第一半单元；2122、第二半单元；213、第三测试单元；214、支撑单元；22、主体部；23、方形孔；3、互连孔；4、第一焊盘；5、第二焊盘；20、氧化物层；30、衬底。
具体实施方式
51.在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可以认识到的那样，在不脱离本公开的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。
52.半导体结构中需要互连孔(contact)作为器件的引出之用，互连孔是不同层之间的连接部分，因此，互连孔的对准，对半导体结构至关重要。
53.而wat结构一般分为两种。一种是开尔文(kelvin)四端测试结构，一种是链形测试结构，但是，这两种结构并不能很好的监测互连孔的对准情况。
54.本公开提供了一种半导体结构的电学测试结构。该电学测试结构中，当互连孔相对预设位置沿第二方向和第三方向的偏移距离较小时，说明互连孔对准，互连孔与测试部隔开设置；当互连孔相对所述预设位置沿所述第二方向和/或所述第三方向的偏移距离较大时，说明互连孔未对准，互连孔与测试部接触；如此，便可通过检测第一层、互连孔和第二
层是否形成电路通路，来确定互连孔的对准情况。该电学测试结构的结构简单，检测互连孔对准情况的方法也容易操作，且检测结果可靠。
55.在一个示例性实施例中，提供了一种半导体结构的电学测试结构。其中，参考图1至图3所示，沿第一方向(参考图2和图3中的z方向)，电学测试结构包括层叠设置的第一层1、互连孔3和第二层2，其中，第一层1可以为金属层，金属层的材料可以为钨、铜或铝等，第二层2可以为多晶硅层或扩散层等。
56.该电学测试结构中，互连孔3位于第一层1和第二层2之间，并且互连孔3与第一层1接触。其中，互连孔3又可称为接触孔，但是，其并不是传统意义上的通孔，而是包括导电材料的实体结构。在半导体结构的制作过程中，互连孔3的形成过程为，先设置孔结构，然后再填充导电材料(例如金属材料)，形成可以导电的插塞结构，一般被称为互连孔3(或接触孔)。
57.该电学测试结构中，第二层2包括主体部22和测试部21，测试部21与主体部22相连。其中，测试部21和主体部22可以为一体成型结构，也可以为分体结构。也就是，测试部21和主体部22包括的材料类型可以相同，也可以不同。
58.互连孔3被配置为，当互连孔3相对预设位置沿第二方向(参考图1中的x方向)的偏移距离小于第一预设距离，或者，互连孔3相对预设位置沿第三方向(参考图1中的y方向)的偏移距离均小于第二预设距离时，说明互连孔3对准，互连孔3与测试部21隔开设置。
59.互连孔3还被配置为，当互连孔3相对预设位置沿第二方向的偏移距离大于或等于第一预设距离，和/或，互连孔3相对预设位置沿第三方向的偏移距离大于或等于第二预设距离时，说明互连孔3未对准，互连孔3与测试部21接触。
60.第一预设距离和第二预设距离可以为零，也可以为误差允许范围的距离(例如3微米)。
61.第一预设距离和第二预设距离可以相同。例如均为零或2微米。
62.第一预设距离和第二预设距离也可不同。例如，第一预设距离为零，第二预设距离为3微米。再例如，第一预设距离为2微米，第二预设距离为3微米。
63.其中，参考图1至图3所示，该电学测试结构中，第一方向、第二方向和第三方向两两互相垂直。并且，预设位置与第二层2相对固定。例如，可以将第二层2所在位置作为预设位置，或者将第二层2中的任意固定位置作为预设位置。
64.该电学测试结构中，如果互连孔3对准，则第一层1、互连孔3和第二层2不会形成导电通路。如果互连孔3未对准，例如，互连孔3沿第二方向和/或第三方向偏移足够距离，则第一层1、互连孔3和第二层2形成导电通路。由此，通过检测该电学测试结构中的电流，即可确定互连孔3是否对准。
65.该电学测试结构属于一种新的wat结构，其结构简单，且通过检测该电学测试结构中的电流，即可确定互连孔是否对准，操作方便，结果可靠。
66.在一个示例性实施例中，提供了一种电学测试结构。参考图1至图3所示，该电学测试结构中，互连孔3构造为长方体，以便于互连孔3的设置。
67.在第一方向上，互连孔3的尺寸等于第一层1与第二层2的间隔尺寸，以更好地确保，当互连孔3未对准时，互连孔3与第一层1和第二层2均接触。
68.示例，
69.参考图1至图4所示，测试部21的中间设置有方形孔23(可以是长方形孔，也可以是正方形孔)。当长方体的互连孔3对准时，互连孔3的位置与方形孔23的位置对应。
70.其中，第一预设距离和第二预设距离均可为3微米，预设位置为方形孔23的中心。方形孔23在第二方向的尺寸比互连孔3在第二方向的尺寸大6微米，方形孔23在第三方向的尺寸比互连孔3在第三方向的尺寸也大6微米。
71.当互连孔3对准时，互连孔3相对长方形孔23的中心在第二方向的偏移距离小于3微米(即第一预设距离)，且互连孔3相对方形孔23的中心在第三方向的偏移距离也小于3微米(即第二预设距离)，此时，互连孔3与测试部21未接触，第一层1、互连孔3和第二层2不可形成导电通路。
72.当互连孔3未对准时，互连孔3相对方形孔23的中心在第二方向的偏移距离大于或等于3微米，或者，互连孔3相对方形孔23的中心在第三方向的偏移距离大于或等于3微米，或者，互连孔3相对方形孔23的中心在第二方向和第三方向的偏移距离均大于或等于3微米，此时，由于在第一方向上，互连孔3的尺寸等于第一层1与第二层2的间隔尺寸，因此互连孔3与测试部21接触，第一层1、互连孔3和第二层2可形成导电通路。
73.该电学测试结构中，将互连孔设置为长方体，为互连孔的制作工艺提供了便利，且更加便于互连孔的尺寸设计，也能更好地检测互连孔的对准情况，提高检测结果的准确性。
74.在一个示例性实施例中，提供了一种电学测试结构。参考图1至图3所示，该电学测试结构中，测试部21包括与主体部22相连的第一测试单元211和第三测试单元213，且第一测试单元211和第三测试单元213均沿第二方向延伸。
75.其中，沿第三方向，第一测试单元211和第三测试单元213隔开设置，互连孔3位于第一测试单元211与第三测试单元213之间。
76.该电学测试结构中，互连孔3被配置为，当互连孔3相对预设位置沿第三方向的偏移距离均小预设距离时，互连孔3与第一测试单元211和第三测试单元213隔开设置；当互连孔3相对预设位置沿第三方向的偏移距离大于或等于预设距离时，互连孔3与第一测试单元211接触，或者，互连孔3与第三测试单元213接触。
77.其中，当互连孔3沿第三方向向靠近第一测试单元211的方向的偏移距离大于或等于预设距离时，互连孔3与第一测试单元211接触(参考图6所示，图6中虚线框表示互连孔3偏移后的位置)，此时，第一层1、互连孔3、第一测试单元211以及主体部22可形成导电通路。当互连孔3沿第三方向向靠近第三测试单元213的方向的偏移距离大于或等于预设距离时，互连孔3与第三测试单元213接触(参考图7所示，图7中虚线框表示互连孔3偏移后的位置)，此时，第一层1、互连孔3、第三测试单元213以及主体部22可形成导电通路。
78.该电学测试结构中，如果互连孔3在第三方向的偏移距离大于或等于预设距离，第一层1、互连孔3和第二层2便可形成导电通路，由此，便可通过检测第一层1、第二层2或互连孔3是否有电流来确定互连孔3的对准情况，简单且可靠。
79.其中，第一测试单元211与第三测试单元213的形状和/或尺寸可以不同，也可以相同。
80.当第一测试单元211和第三测试单元213的形状和尺寸均相同时，更加便于第一测试单元211和第三测试单元213的制作，更加便于半导体结构的制作，可以一定程度提高制作效率。
81.当第一测试单元211和第三测试单元213的形状或尺寸不同时，第一测试单元211和第三测试单元213的电阻则不同，该情况下，便可根据检测到的电流的大小，确定互连孔3是与第一测试单元211接触，还是与第三测试单元213接触，从而可以确定互连孔3的偏移方向，以更精确地了解互连孔3的对准情况。
82.需要说明的是，也可通过设置不同的材料，来实现第一测试单元211与第三测试单元213的电阻的不同。
83.在一个示例性实施例中，提供了一种电学测试结构。参考图1至图3所示，该电学测试结构中，互连孔3可构造为长方体。在第三方向上，互连孔3的尺寸可等于第一测试单元211与第三测试单元213之间的间隔尺寸。此情况下，第二预设距离为零。
84.该电学测试结构中，只要互连孔3沿第三方向存在偏移，互连孔3便可与第一测试单元211或第三测试单元213接触，第一层1、互连孔3和第二层2便可实现导电通路，以便于更准确地检测互连孔3的对准情况，以更好地确保互连孔3对准。
85.在一个示例性实施例中，提供了一种电学测试结构。参考图1和图5所示，该电学测试结构中，测试部21还可包括与主体部22相连的第二测试单元212，第二测试单元212的延伸方向与第一测试单元211的延伸方向一样，即，第二测试单元212也沿第二方向延伸，以便于第一测试单元211、第二测试单元212和第三测试单元213的整体设置。
86.在第三方向上，第二测试单元212位于第一测试单元211和第三测试单元213之间，且第一测试单元211与第二测试单元212的间隔尺寸等于第二测试单元212与第三测试单元213的间隔尺寸。即，第一测试单元211、第二测试单元212和第三测试单元213等间距布置，以确保第二层2的整体结构稳定性。
87.其中，参考图1、图3和图5所示，第二测试单元212可包括第一半单元2121和第二半单元2122。且，沿第二方向上，第一半单元2121和第二半单元2122隔开设置，互连孔3位于第一半单元2121与第二半单元2122之间。即，当互连孔3对准时，互连孔3与第一半单元2121和第二半单元2122均不接触。
88.该电学测试结构中，互连孔3可被配置为，当互连孔3相对预设位置沿第二方向的偏移距离均小于第一预设距离时，说明互连孔3对准，互连孔3与第一半单元2121隔开设置，且，互连孔3与第二半单元2122隔开设置。
89.互连孔3还可被配置为，当互连孔3相对预设位置沿第二方向的偏移距离大于或等于第一预设距离时，说明互连孔3未对准，互连孔3与第一半单元2121接触，或者，互连孔3与第二半单元2122接触。其中，当互连孔3沿靠近第一半单元2121的方向的偏移距离大于或等于第一预设距离时，互连孔3与第一半单元2121接触(参考图8所示，图8中虚线框表示互连孔3偏移后的位置)；当互连孔3沿靠近第二半单元2122的方向的偏移距离大于或等于第一预设距离时，互连孔3与第二半单元2122接触(参考图9所示，图9中虚线框表示互连孔3偏移后的位置)。
90.该电学测试结构中，如果互连孔3在第二方向对准，互连孔3便不会与第一半单元2121接触，也不会与第二半单元2122接触，第一层1、互连孔3和第二测试单元212便不会形成导电通路。如果互连孔3在第二方向未对准，互连孔3便会与第一半单元2121或第二半单元2122接触，第一层1、互连孔3和第二测试单元212便可形成导电通路。
91.其中，第一半单元2121与第二半单元2122的形状和/或尺寸可以不同，也可以相
同。
92.当第一半单元2121和第二半单元2122的形状和尺寸均相同时，更加便于第一半单元2121和第二半单元2122的制作，更加便于第二测试单元212的制作，可以一定程度提高制作效率。
93.当第一半单元2121和第二半单元2122的形状或尺寸不同时，第一半单元2121和第二半单元2122的电阻则不同，该情况下，便可根据检测到的电流的大小，确定互连孔3是与第一半单元2121接触，还是与第二半单元2122接触，从而可以确定互连孔3的偏移方向，以更精确地了解互连孔3的对准情况。
94.需要说明的是，也可通过设置不同的材料，来实现第一半单元2121与第三半单元的电阻的不同。
95.另外，该电学测试结构中，当第一测试单元211、第三测试单元213、第一半单元2121和第二半单元2122的电阻均互不相同时，当互连孔3未对准时，便可根据检测到的电流的大小，确定第二层2中与互连孔3接触的具体结构，从而可以确定互连孔3的偏移方向，以更精确地了解互连孔3的对准情况。
96.在一个示例性实施例中，提供了一种电学测试结构。参考图1、图3和图5所示，该电学测试结构中，互连孔3可构造为长方体。在第二方向上，互连孔3的尺寸等于第一半单元2121与第二半单元2122之间的间隔尺寸。此情况下，第一预设距离为零。
97.该电学测试结构中，只要互连孔3沿第二方向存在偏移，互连孔3便可与第一半单元2121或第二半单元2122接触，第一层1、互连孔3和第二测试单元212便可实现导电通路，以便于更准确地检测互连孔3的对准情况，以更好地确保互连孔3对准。
98.在一个示例性实施例中，提供了一种电学测试结构。参考图1至图3以及图5所示，该电学测试结构中，第二层2还可包括支撑单元214，沿第二方向，支撑单元214位于第一半单元2121与第二半单元2122之间。
99.其中，互连孔3位于第一层1和支撑单元214之间，支撑单元214与互连孔3接触，以对互连孔3起到支撑作用，便于互连孔3的制作。
100.该电学测试结构中，预设位置可以为，互连孔3的几何中心与支撑单元214的几何中心的连线沿第一方向延伸时，互连孔3所在的位置。即，预设位置距离第一半单元2121和第二半单元2122的尺寸均为第一预设距离，且，预设位置距离第一测试单元211和第三测试单元213的距离均为第二预设距离。
101.其中，当第一测试单元211和第二测试单元212的形状和尺寸均相同，且第一半单元2121和第二半单元2122的形状和尺寸均相同，第一测试单元211垂直于第二方向的截面尺寸与第二测试单元212垂直于第二方向的截面尺寸相同，第一预设距离和第二预设距离也相同时，互连孔3的几何中心与第一测试单元211、第二测试单元212和第三测试单元213构成的整体结构的几何中心的连线沿第一方向延伸，也就是，互连孔3的几何中心与测试部21的几何中心的连线沿第一方向延伸，预设位置可以为上述连线中的任一位置。
102.示例，
103.参考图1至图3，以及图5至图9所示，电学测试结构包括沿第一方向层叠设置的第一层1、互连孔3和第二层2，互连孔3与第一层1接触。
104.第二层2包括三个长条状结构，分别记为第一长条(相当于第一测试单元211)、第
二长条和第三长条(相当于第三测试单元213)。
105.第二长条为不连续结构，第二长条延其延伸方向(即第二方向)分为第一半条(相当于第一半单元2121)、第二半条(相当于第二半单元2122)以及位于第一半部和第二半部之间的中间块(相当于支撑单元214)。
106.互连孔3构造为长方体。长方体的高度尺寸(即沿第一方向的尺寸与)第一层1和第二层2的间隔尺寸相同，长方体的长度尺寸(即沿第三方向的尺寸)与第一长条和第二长条的间隔尺寸相同，长方体的宽度尺寸(即沿第二方向的尺寸)与第一半条和第二半条的间隔尺寸相同。
107.如果互连孔3对准，则接触孔与第二层2不会接触。
108.如果互连孔3未对准，当互连孔3向左偏移时(即互连孔3沿第三方向向靠近第一长条的方向偏移时)，互连孔3便会与第二层2的第一长条接触(参考图6所示，图6中虚线框表示互连孔3偏移后的位置)，第一层1、互连孔3和第一长条便可形成导电通路，记为左通路；当互连孔3向右偏移时(即互连孔3沿第三方向向靠近第三长条的方向偏移时)，互连孔3便会与第二层2的第三长条接触(参考图7所示，图7中虚线框表示互连孔3偏移后的位置)，第一层1、互连孔3和第三长条便可形成导电通路，记为右通路；当互连孔3向前偏移时(即互连孔3沿第二方向向靠近第二半条的方向偏移时)，互连孔3便会与第二层2的第二半条接触(参考图9所示，图9中虚线框表示互连孔3偏移后的位置)，第一层1、互连孔3和第二半条便可形成导电通路，记为前通路；当互连孔3向后偏移时(即互连孔3沿第二方向向靠近第一半条的方向偏移时)，互连孔3便会与第二层2的第一半条接触(参考图8所示，图8中虚线框表示互连孔3偏移后的位置)，第一层1、互连孔3和第一半条便可形成导电通路，记为后通路。
109.使用该电学测试结构进行互连孔3的对准检测时，只要形成上述左通路、右通路、前通路和后通路中的一种通路，第一层1的电流均会明显增大，因此，通过检测第一层1的电流的大小，便可监测互连孔3的对准情况。该电学测试结构的结构简单，测试过程的操作简单，且结果可靠，能够快速地确定互连孔3是否对准。
110.在一个示例性实施例中，提供了一种电学测试结构。参考图1至图3所示，该电学测试结构还可包括第一焊盘4(pad1)和第二焊盘5(pad1)。其中，第一焊盘4与第一层1电连接，第二焊盘5与第二层2电连接。
111.在检测互连孔3的对准情况时，第一焊盘4可与检测电源电连接，第二焊盘5可接地连接。
112.该电学测试结构中，检测电源通过第一焊盘4向第一层1施加电压，第二层2通过第二焊盘5接地，以便于进行电学测试。
113.当互连孔3对准时，由于互连孔3与第二层2隔开，因此，第一层1、互连孔3和第二层2未形成可导电的导电通路，第一层1中的电流为零。当互连孔3未对准时，由于互连孔3会与第二层2中的第一长条、第三长条、第一半条或第二半条接触，因此，第一层1、互连孔3和第二层2形成可导电的导电通路，第一层1中的电流不为零。由此，便可根据第一层1中的电流情况，确定互连孔3的对准情况，操作简单，结果可靠。
114.需要说明的是，在使用该电学测试结构监测互连孔3的对准情况时，也可基于其他结构的电流，来确定第一层1、互连孔3和第二层2是否形成导电通路，进而确定互连孔3的对准情况。例如，可检测第一焊盘4的电流、互连孔3的电流、第二层2的电流、第二焊盘5的电流
等等。
115.另外，第二焊盘5也可不接地，只要能够保证当互连孔3与第二层2接触时，第一焊盘4、第一层1、互连孔3、第二层2和第二焊盘5能够形成导电通路即可。例如，第二焊盘5可以与第一焊盘4电连接。
116.在一个示例性实施例中，提供了一种半导体结构。该半导体结构可以是ddr(ddr的全称为ddr sdram(double data rate sdram(synchronous dynamic random-access memory))，即双倍速率同步动态随机存取内存)或其他存储结构(dram)，其他存储结构例如为同步动态随机存取内存(sdram)。
117.其中，参考图1至图3所示，半导体结构可包括衬底30、氧化物层20，以及如上所述的电学测试结构的第一层1、第二层2和互连孔3，且第二层2位于氧化物层20内部。在第一方向上，衬底30位于氧化物层20的远离第一层1的一侧。
118.例如，参考图2和图3所示，第一层1位于氧化物层20的上侧，衬底30位于氧化物层20的下侧。
119.该半导体结构中，可通过检测第一层1、互连孔3和第二层2是否形成电路通路，来确定互连孔3的对准情况。例如，可向第一层1施加电压，并将第二层2接地，然后检测第一层1的电流。若第一层1的电流为零，则说明第一层1、互连孔3和第二层2未形成导电通路，互连孔3对准；若第一层1的电流不为零，则说明第一层1、互连孔3和第二层2形成导电通路，互连孔3未对准。
120.该半导体结构的结构简单，便于加工制作，并且检测互连孔对准情况的方法也容易操作，检测结果可靠。
121.在一个示例性实施例中，提供了一种电学测试方法。该电学测试方法应用于如上所述的电学测试结构，其中，电学测试结构的第二层接地。
122.参考图10所示，该电学测试方法可包括：
123.s110，向电学测试结构的第一层施加电压；
124.s120，检测第一层的当前电流值；
125.s130，根据当前电流值，确定电学测试结构的互连孔对准情况。
126.在步骤s110中，参考图1所示，第一层1可与第一焊盘4电连接，通过第一焊盘4向第一层1施加电压，该电压可以为交流电压，也可以为直流电压。
127.在步骤s120中，参考图1至图3所示，当第一层1、互连孔3和第二层2形成导电通路时，第一层1、互连孔3和第二层2属于串联连接，因此，各处的电流应该是相同的。检测第一层1的当前电流值时，检测位置可以为上述导电通路中的任意位置。
128.在步骤s130中，当检测到当前电流值后，便可基于当前电流值的大小，来确定电学测试结构的互连孔对准情况。
129.其中，若当前电流值小于或等于预设电流值，则说明第一层、互连孔和第二层未形成导电通路，互连孔对准。若当前电流值大于预设电流值，则说明第一层、互连孔和第二层形成导电通路，互连孔未对准。
130.其中，参考图1，以及图6至图9所示，由于互连孔3对准(例如互连孔3位于图6至图9中实线框所在的位置，即互连孔3所示位置)时，互连孔3未与测试部21接触，第一层1、互连孔3和第二层2无法形成导电通路，当前电流值应该为零；而互连孔3未对准(例如互连孔3位
于图6至图9中虚线框所在的位置)时，当前电流值不为零。因此，预设电流值可为零。此时，若当前电流值为零，则说明第一层1、互连孔3和第二层2未形成导电通路，互连孔对准。若当前电流值不为零，则说明第一层1、互连孔3和第二层2形成导电通路，互连孔未对准
131.另外，当电学测试结构的第一测试单元、第三测试单元、第一半单元和第二半单元的电阻各不相同时，也可根据当前电流值的具体大小，确定互连孔的具体偏移方向，以更加准确地了解互连孔的对准情况。
132.该电学测试方法可以很好地检测互连孔的对准情况，易于操作，确定互连孔对准情况的方式也简单，检测结果可靠性高，可以很好地提高半导体结构的产品良率和制造效率。
133.在本说明书的描述中，参考术语“实施例”、“实施方式”等的描述意指结合该实施例或实施方式的具体特征、结构、材料或特点包含于本发明的至少一个实施例或实施方式中。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或实施方式中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或实施方式以及不同实施例或实施方式的特征进行结合和组合。
134.术语“第一”、“第二”仅用于描述的目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定“第一”、“第二”的特征可以明示或隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
135.上文的公开提供了不同的实施方式或实施例来实现本发明的不同结构。为了简化本发明的公开，上文中对特定例子的部件和设置进行描述。当然，它们仅仅为了示例，目的并不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论的各种实施方式和/或设置之间的关系。此外，本发明提供了各种特定的工艺和材料的例子，但是本领域普通技术人员可以想到其它工艺的应用和/或其它材料的使用。
136.以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可以想到其它变换或替换，这些变换或替换都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。