半导体器件及其制备方法、电源模组和电子设备与流程

1.本技术涉及半导体技术领域，尤其涉及一种半导体器件及其制备方法、电源模组和电子设备。


背景技术：

2.随着半导体技术的不断发展，第三代半导体材料中的sic材料，具有宽带隙、较大电子饱和速度和较高临界击穿电场等优点，可以形成具有高频、高结温和低开关损耗等特性的碳化硅(sic)金属-氧化物-半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor，mosfet)器件(下述简称为半导体器件)。
3.相关技术中，为了缓解采用sic材料生成的半导体器件存在低沟道迁移率和阈值电压不稳定等问题，半导体器件可以采用多介质层迭代的介质层。参见图1，图1示出了包括多介质层迭代的半导体器件，该半导体器件中可以包括：衬底、外延层和栅氧介质层110。其中，外延层中包括2个p阱，每个p阱中均包括如图1所示的n+接触区和p+接触区。而且，栅氧介质层110包括：第一介质层110a、第二介质层110b和第三介质层110c，其中第一介质层110a和第三介质层110c由二氧化硅(sio2)材料生成，第二介质层110b由金属氧化膜生成。
4.但是，如图1所示的半导体器件不可避免地会出现尖峰电场，导致栅氧介质层110击穿造成的可靠性问题。


技术实现要素：

5.本技术提供一种半导体器件及其制备方法、电源模组和电子设备，解决了现有技术中半导体器件出现尖峰电场，导致栅氧介质层击穿造成的可靠性问题。
6.为达到上述目的，本技术采用如下技术方案：
7.第一方面，提供一种半导体器件，所述半导体器件包括：衬底、外延层、斜坡结构、栅氧化层、栅极、隔离介质层、源极和漏极；
8.其中，所述漏极位于所述衬底的下表面，所述外延层位于所述衬底的上表面，所述斜坡结构位于所述外延层的上表面；
9.所述外延层中沿栅长方向间隔设置有离子注入区，每个所述离子注入区的上表面设置有所述斜坡结构；
10.所述栅氧化层位于所述斜坡结构之间的所述外延层的上表面，并沿所述斜坡结构的斜面向所述斜坡结构远离斜面的侧面延伸；
11.所述栅极位于所述栅氧化层的上表面，所述隔离介质层用于隔离所述栅极和所述源极，所述源极包裹所述隔离介质层的上表面和侧面、所述栅氧化层的侧面和所述斜坡结构的侧面，并与所述外延层的上表面相接触。
12.通过在外延层和栅氧化层之间添加斜坡结构，使得栅氧化层与栅宽方向平行的边缘的厚度增加，从而可以降低栅氧化层的电场强度，改善栅极边缘的电场集中，提升栅氧耐击穿的电荷量，提高半导体器件的可靠性。而且，可以通过加入的斜坡结构调节电场曲率，
从而减小栅氧化层的电场强度。
13.在第一方面的第一种可能的实现方式中，所述斜坡结构由n型掺杂的材料生成。
14.通过对斜坡结构采用n注入的方式，可以在斜坡结构中引入负电荷，从而可以在减缓栅极边缘电场集中问题的同时，提高半导体器件的阈值电压，防止半导体器件在应用过程中因阈值电压负向漂移导致的误导通问题，从而提高半导体器件的可靠性。
15.在第一方面的第二种可能的实现方式中，所述斜坡结构包括：位于所述外延层上表面的第一介质层，以及位于所述第一介质层和所述栅氧化层之间的金属氧化物插层；
16.所述金属氧化物插层的高度小于所述第一介质层的高度，所述高度为沿所述衬底到所述外延层方向的绝对距离。
17.在第一方面的第三种可能的实现方式中，所述斜坡结构还包括：位于所述金属氧化物插层上表面的第二介质层；
18.所述第二介质层的高度小于所述金属氧化物插层的高度，所述高度为沿所述衬底到所述外延层方向的绝对距离。
19.通过在斜坡结构中引入金属氧化物插层，可以在斜坡结构中引入负电荷，可以在减缓栅极边缘电场集中问题的同时，提高半导体器件的阈值电压，防止半导体器件在应用过程中因阈值电压负向漂移导致的误导通问题，从而提高半导体器件的可靠性。
20.基于第一方面的任意一种可能的实现方式，在第一方面的第四种可能的实现方式中，所述斜坡结构包括：斜坡部分和平台部分；
21.所述斜坡部分的最大高度小于或等于所述平台部分的高度，所述高度为沿所述衬底到所述外延层方向的绝对距离。
22.基于第一方面的第四种可能的实现方式，在第一方面的第五种可能的实现方式中，所述平台部分的高度范围是600nm至1000nm，所述平台部分沿栅长方向的长度范围是400nm至1000nm，所述高度为沿所述衬底到所述外延层方向的绝对距离。
23.通过在斜坡结构中设置平台部分和斜坡部分，可以使得栅氧化层的边缘保持同一厚度，从而可以降低栅极边缘的电场强度，缓解电场边缘的电场集中现象。
24.基于第一方面的任意一种可能的实现方式，在第一方面的第六种可能的实现方式中，间隔设置的所述离子注入区包括：第一离子注入区和第二离子注入区；
25.所述第一离子注入区包括：第一p阱、第一沟道区、第一n+接触区和第一p+接触区，所述第一p+接触区、所述第一n+接触区和所述第一沟道区沿栅长方向依次排布在所述第一p阱上方；
26.所述第二离子注入区包括：第二p阱、第二沟道区、第二n+接触区和第二p+接触区，所述第二沟道区、所述第二n+接触区和所述第二p+接触区沿栅长方向依次排布在所述第二p阱上方。
27.基于第一方面的第六种可能的实现方式，在第一方面的第七种可能的实现方式中，所述斜坡结构包括：第一斜坡结构和第二斜坡结构；
28.所述第一斜坡结构位于所述第一离子注入区的上表面，所述第二斜坡结构位于所述第二离子注入区的上表面，所述第一斜坡结构的斜面和所述第二斜坡结构的斜面相向设置。
29.基于第一方面的任意一种可能的实现方式，在第一方面的第八种可能的实现方式
中，所述栅氧化层的高度范围是20nm至100nm，所述栅极的高度范围是600nm至1000nm，所述高度为沿所述衬底到所述外延层方向的绝对距离。
30.基于第一方面的任意一种可能的实现方式，在第一方面的第九种可能的实现方式中，所述栅极和所述栅氧化层位于同侧的、与栅宽方向平行的边缘之间的水平距离的范围是200nm至800nm。
31.通过在栅极侧面和栅氧化层侧面之间预留空间，可以在预留的空间内填充隔离介质层，使得栅极与源极隔离，从而可以提高半导体器件的可靠性。
32.基于第一方面的任意一种可能的实现方式，在第一方面的第十种可能的实现方式中，所述衬底和所述外延层均由碳化硅材料生成，所述斜坡结构和所述栅氧化层均由二氧化硅材料生成，所述栅极由多晶硅材料生成，所述隔离介质层由二氧化硅材料或硼磷硅玻璃bpsg生成。
33.第二方面，提供一种半导体器件的制备方法，所述方法包括：
34.对外延片中的外延层进行离子注入，得到离子注入区，并对所述离子注入区进行高温退火激活，所述离子注入区包括：p阱、沟道区、n+接触区和p+接触区；
35.采用等离子体辅助化学气相沉积pecvd的方式生长二氧化硅sio2，致密退火后对生长的sio2进行刻蚀或腐蚀，在所述离子注入区的上表面形成斜坡结构，所述斜坡结构包括：第一斜坡结构和第二斜坡结构，所述半导体器件的栅氧区域为所述第一斜坡结构和所述第二斜坡结构之间的区域经过腐蚀或刻蚀开窗后形成的；
36.通过超高温栅氧氧化的方式，在所述第一斜坡结构和所述第二斜坡结构之间的所述外延层的上表面，形成向所述斜坡结构远离斜面的侧面延伸生长的栅氧化层；
37.在所述栅氧化层的上表面，淀积形成栅极，并对所述栅极进行激活退火；
38.采用硼磷硅玻璃bpsg材料或sio2材料在所述栅氧化层的上表面、以及所述栅极的侧面和上表面淀积形成隔离介质层；
39.采用蒸发或溅射的方式，分别形成位于所述外延片的上表面、并包裹所述隔离介质层的源极，以及位于所述外延片下表面的漏极。
40.第三方面，提供一种电源模组，包括：控制电路、驱动电路和如第一方面中任一所述的半导体器件；
41.所述控制电路与所述驱动电路连接，所述驱动电路与所述半导体器件连接，所述控制电路用于控制所述驱动电路输出的电位，所述半导体器件用于根据所述驱动电路输出的电位导通或关断。
42.第四方面，提供一种电子设备，包括：输入滤波器、负载和如第三方面所述的电源模组；
43.所述输入滤波器的输出端与所述电源模组的输入端连接，所述电源模组的输出端与所述负载连接。
44.可以理解的是，上述第二方面至第四方面的有益效果可以参见上述第一方面中的相关描述，在此不再赘述。
附图说明
45.图1为现有技术中提供的一种半导体器件的剖面示意图；
46.图2为本技术实施例提供的一种电源模组的电路拓扑图；
47.图3为本技术实施例提供的一种电源模组所在的电子设备的系统架构图；
48.图4为本技术实施例提供的一种半导体器件所涉及的车载充电场景对应的充电拓扑电路图；
49.图5为本技术实施例提供的一种sic器件的剖面示意图；
50.图6a为现有技术中提供的一种sic器件的栅极电场分布示意图；
51.图6b为本技术实施例提供的一种sic器件的栅极电场分布示意图；
52.图7为本技术实施例提供的一种sic器件基于不同击穿电荷量的累计失效图；
53.图8a为本技术实施例提供的另一种sic器件的剖面示意图；
54.图8b为本技术实施例提供的又一种sic器件的剖面示意图；
55.图9为本技术实施例提供的一种sic器件的平带电压对比示意图；
56.图10为本技术实施例提供的一种制备sic器件的工艺流程示意图；
57.图11为本技术实施例提供的一种制备sic器件的过程中sic器件的剖面示意图；
58.图12为本技术实施例提供的另一种制备sic器件的过程中sic器件的剖面示意图；
59.图13为本技术实施例提供的又一种制备sic器件的过程中sic器件的剖面示意图；
60.图14为本技术实施例提供的又一种制备sic器件的过程中sic器件的剖面示意图；
61.图15为本技术实施例提供的又一种制备sic器件的过程中sic器件的剖面示意图。
具体实施方式
62.以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本技术实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本技术。在其它情况中，省略对众所周知的半导体器件、半导体器件的制备方法、充电模组和电子设备的详细说明，以免不必要的细节妨碍本技术的描述。
63.以下实施例中所使用的术语只是为了描述特定实施例的目的，而并非旨在作为对本技术的限制。如在本技术的说明书和所附权利要求书中所使用的那样，单数表达形式“一个”、“所述”、“上述”和“该”旨在也包括例如“一个或多个”这种表达形式，除非其上下文中明确地有相反指示。
64.本技术实施例提供的半导体器件可以作为电源模组应用在多个场景，例如可以应用在车载充电、能源和光伏逆变器等多个场景，本技术实施例对半导体器件的应用场景不做限定。
65.如图2所示，图2示出了电源模组的电路拓扑图，电源模组可以包括：控制电路210、驱动电路220和半导体器件230。
66.其中，控制电路210与驱动电路220连接，驱动电路220与半导体器件230连接。例如，驱动电路220与半导体器件230的栅极连接。
67.在电源模组工作的过程中，控制电路210可以根据电源模组所在的电子设备的当前状态，确定是否需要对电子设备进行充电，从而可以向驱动电路220发送不同的电位信号。
68.相对应的，驱动电路220可以接收并根据控制电路输出的电位信号，向半导体器件
230输出高电平或低电平，从而控制半导体器件230的导通或关断，从而可以通过切换导通或关断的不同状态，控制电源模组是否为电子设备进行充电。
69.参见图3，图3示出了电源模组所在的电子设备的系统架构图，电子设备可以包括：输入滤波器310、电源模组320和负载330。
70.其中，电源模组320的输入端与输入滤波器310的输出端连接，电源模组320的输出端与负载330连接。
71.在电子设备充电的过程中，输入滤波器310可以对输入的交流电进行滤波，之后向电源模组320输出滤波后的交流电，电源模组320则可以将交流电整流为直流电，并通过直流电向连接的负载330进行充电。
72.需要说明的是，上述电子设备可以为车载充电设备、终端设备、充电器或者其他用于能源和光伏逆变器等场景的电子设备，本技术实施例对此不做限定。
73.下述以车载充电场景为例，对本技术实施例提供的一种半导体器件所涉及的车载充电场景对应的充电拓扑电路进行介绍。其中电源模组作为功率因数校正(power factor correction，pfc)电路模块、负载作为电池出现在该充电拓扑电路中。参见图4，图4为车载充电场景对应的充电拓扑电路，该充电拓扑电路可以包括：输入滤波器410、pfc电路模块420、llc电路(谐振转换电路)模块430和电池440。
74.其中，输入滤波器410的输入端与交流电源连接，输入滤波器410的输出端与pfc电路模块420的输入端连接，pfc电路模块420的输出端与llc电路模块430的输入端连接，llc电路模块430的输出端与电池440连接。
75.而且，pfc电路模块420和llc电路模块430中均可以包括本技术实施例提供的半导体器件。
76.在进行充电的过程中，交流电源向输入滤波器410输入交流电，输入滤波器410对交流电进行滤波。之后，pfc电路模块可以对滤波后的交流电的功率因数进行调节，并将该滤波后的交流电转换成直流电。相应的，llc电路模块430可以通过脉冲宽度调制(pwm)的方式，将直流电调整为与电池440相匹配的目标波形。最后，通过调整好的直流电对电池440进行充电。
77.上述pfc电路模块420中可以包括本技术实施例提供的半导体器件，本技术实施例提供的半导体器件对电极边缘部位的电场集中问题具有明显改善缓解的效果，而且本技术实施例提供的半导体器件的栅氧击穿电荷量显著提升，则半导体器件的栅氧化层在高电场下工作的可靠性得到提升，从而可以提高充电拓扑电路的可靠性。
78.需要说明的是，在实际应用中，应用在上述各个场景中的半导体器件可以采用不同的半导体材料制备得到，例如可以采用sic材料制备得到的半导体器件，也可以采用硅(si)材料制备得到的半导体器件，还可以采用其他半导体材料制备得到的半导体器件，本技术实施例对制备半导体器件的材料不做限定。
79.下述以sic材料制备得到的半导体器件为例(下述简称为sic器件)，对本技术实施例提供的半导体器件进行介绍。
80.参见图5，图5是本技术实施例提供的一种sic器件的剖面示意图，sic器件可以包括：衬底510、外延层520、斜坡结构530、栅氧化层540、栅极550、隔离介质层560、源极570和漏极580。
81.其中，斜坡结构530可以包括：第一斜坡结构5301和第二斜坡结构5302。
82.具体地，外延层520生长在衬底510的上表面，斜坡结构530生长在外延层520的上表面。也即是，外延层520与衬底510的上表面相接触，斜坡结构530与外延层520的上表面相接触。栅氧化层540生长在外延层520的上表面、以及斜坡结构530的斜面和上表面，且沿栅长方向，栅氧化层540与外延层520相接触的部分，位于第一斜坡结构5301和第二斜坡结构5302之间。栅极550生长在栅氧化层540的上表面，且栅极550栅长的尺寸，小于栅氧化层540沿栅长方向的尺寸。隔离介质层560包裹栅极550的上表面和侧面，并与栅氧化层540的上表面相接触，使得栅极550与源极570隔离。相对应的，源极570包裹栅氧化层540的侧面、斜坡结构530的侧面和隔离介质层560的上表面和侧面，并与外延层520的上表面相接触。与源极570不同的是，漏极580位于衬底510的下表面，也即是漏极580位于衬底510远离外延层520的一面。
83.进一步地，在生成sic器件的过程中，可以对外延层520进行离子注入，则外延层520中可以包括沟道区5201、n+接触区5202、p+接触区5203和p阱5204组成的多个离子注入区。
84.其中，如图5所示，沟道区5201可以包括：第一沟道区5201a和第二沟道区5201b，n+接触区5202可以包括：第一n+接触区5202a和第二n+接触区5202b，p+接触区5203可以包括：第一p+接触区5203a和第二p+接触区5203b，p阱5204可以包括：第一p阱5204a和第二p阱5204b。
85.具体地，第一沟道区5201a、第一n+接触区5202a、第一p+接触区5203a和第一p阱5204a可以组成第一离子注入区，其中，第一沟道区5201a、第一n+接触区5202a和第一p+接触区5203a位于第一p阱5204a的上方，第一沟道区5201a和第一p+接触区5203a沿栅长方向位于第一n+接触区5202a的两侧。
86.而且，斜坡结构530中第一斜坡结构5301在衬底510上的投影，位于第一p阱5204a在衬底510的投影内。进一步地，第一斜坡结构5301在衬底510的投影，还位于第一n+接触区5202a在衬底510的投影内，防止第一斜坡结构5301位于第一沟道区5201a的上表面，对sic器件的导通关断造成影响。另外，在实际应用中，第一斜坡结构5301在衬底510的投影，还可以位于第一p+接触区5203a在衬底510的投影内，本技术实施例对第一斜坡结构5301的位置不做限定。
87.类似的，第二沟道区5201b、第二n+接触区5202b、第二p+接触区5203b和第二p阱5204b可以组成第二离子注入区，第二沟道区5201b、第二n+接触区5202b、第二p+接触区5203b和第二p阱5204b之间的位置关系，与第一沟道区5201a、第一n+接触区5202a、第一p+接触区5203a和第一p阱5204a之间的位置关系类似，第二离子注入区与第一离子注入区对称排布，在此不再赘述。
88.需要说明的是，斜坡结构530中第二斜坡结构5302在衬底510的投影，位于第二p阱5204b在衬底510的投影内。进一步地，第二斜坡结构5302在衬底510的投影，还位于第二n+接触区5202b在衬底510的投影内，与第一斜坡结构5301类似的，本技术实施例对第二斜坡结构5302的位置也不做限定。
89.另外，上述衬底510和外延层520可以由sic材料生成，斜坡结构530和栅氧化层540由sio2材料生成，栅极550可以由多晶硅材料生成，隔离介质层560可以由sio2材料或硼磷硅
玻璃(boro-phospho-silicate glass，bpsg)生成。
90.其中，如图5所示，斜坡结构530的第一斜坡结构5301和第二斜坡结构5302均可以包括：斜坡部分a和平台部分b，斜坡结构530的厚度和斜坡部分a沿栅长方向的长度均与栅氧化层540相关，以便sic器件可以基于斜坡结构530，减缓栅极边缘电场集中的问题。
91.例如，斜坡部分a的最大高度小于或等于平台部分b的高度，平台部分b的高度范围可以为600纳米(nm)至1000nm，平台部分b沿栅长方向的长度范围可以为400nm至1000nm。需要说明的是，本技术实施例中的高度为沿衬底510到外延层520方向的绝对距离。
92.而且，受到制备工艺的影响，斜坡部分a的斜面与外延层520之间的夹角范围可以为10
°
至80
°
。需要说明的是，本技术实施例中斜坡部分a的斜面为平面，在实际应用中，斜坡部分a的斜面也可以为阶梯状，本技术实施例对斜坡部分a的斜面不做限定。
93.进一步地，受到工艺影响，制备得到的sic器件中，斜坡部分a的斜面可以与外延层520的上表面相垂直，也即是斜坡部分a的斜面与外延层520之间的夹角范围可以为90
°
。而且，类似的，受到工艺影响制备得到的斜坡部分a的斜面可能为规则线条，也可能为不规则线条，但是在宏观上呈现为斜坡结构，本技术实施例对此不做限定。
94.需要说明的是，第一斜坡结构5301和第二斜坡结构5302的斜坡部分相向设置，也即是，第一斜坡结构5301的斜坡朝向第二斜坡结构5302的斜坡，以便栅氧化层540可以沿着第一斜坡结构5301和第二斜坡结构5302的斜面延伸。
95.另外，栅氧化层540与第一斜坡结构5301和第二斜坡结构5302之间的外延层520相接触，并分别向第一斜坡结构5301和第二斜坡结构5302延伸，使得栅氧化层540可以覆盖在斜坡部分a的斜面和平台部分b的上表面。
96.其中，栅氧化层540高度范围可以为20nm至100nm，本技术实施例对此不做限定。
97.而且，栅氧化层540与栅宽方向平行的边缘，与斜坡结构530中与栅宽方向平行的边缘对齐。也即是，栅氧化层540在外延层520的投影的边缘，与斜坡结构530在外延层520的投影的边缘重合。
98.与栅氧化层540和斜坡结构530的边缘对齐不同的是，栅极550与栅宽方向平行的边缘，与栅氧化层540与栅宽方向平行的边缘之间存在一定的距离，以便隔离介质层560可以将栅极550与源极570隔离，避免栅极550与源极570接触。相对应的，隔离介质层560包裹栅极550的上表面和侧面，并与栅氧化层540相接触。而且，隔离介质层560与栅宽方向平行的边缘，也可以与栅氧化层540与栅宽方向平行的边缘对齐。
99.例如，栅极550的边缘与栅氧化层540的边缘之间的水平距离的范围可以为200nm至800nm。而且，栅极550的高度范围可以为600nm至1000nm。
100.参见图6a和图6b，图6a示出了现有技术中sic器件的栅极电场分布示意图，图6b示出了本技术实施例提供的一种sic器件的栅极电场分布示意图，图6a和图6b的横坐标均表示sic器件的栅极各处距离栅极中点的距离，纵坐标均表示电场强度。对比图6a和图6b所示的栅极电场分布示意图，现有技术中sic器件的栅极边缘部位的电场强度(即图6a中所示的毛刺)，远高于本技术实施例提供的sic器件的栅极边缘部位的电场强度，本技术实施例提供的sic器件有效缓解了栅极边缘部位电场集中的问题。
101.而且，随着栅极电压的不断提高，栅极边缘部位的电场集中现象更加明显。参见图6a和图6b，分别示出了栅极电压为10伏特(v)、20v、30v、40v和50v时分别对应的栅极电场强
度，现有技术中sic器件随着栅极电压的提高，栅极边缘部位的电场强度的增幅，远高于本技术实施例提供的sic器件的电场强度的增幅。
102.参见图7，图7示出了sic器件基于不同击穿电荷量的累计失效图，图7中左侧示出的是现有技术中sic器件对应的累计失效曲线，右侧示出的是本技术实施例提供的sic器件对应的累计失效曲线，可以看出现有技术中sic器件的击穿电荷量大多集中在0.0015库仑每平方厘米(c/cm2)，而本技术实施例提供的sic器件的击穿电荷量大部分集中在0.1c/cm2。由此可以确定本技术实施例提供的sic器件的击穿电荷量，比现有技术中sic器件的击穿电荷量高出一至两个数量级。
103.需要说明的是，本技术实施例提供的sic器件还可以采用离子注入的方式，在斜坡结构530中形成n注入，或者，在斜坡结构530加入金属氧化物插层，从而可以在斜坡结构530中引入负电荷，进一步缓解栅极边缘电场集中的问题。
104.具体地，参见图8a，斜坡结构530可以包括：位于外延层520上表面的第一介质层5303，以及位于第一介质层5303和栅氧化层540之间的金属氧化物插层5304。其中，金属氧化物插层5304的高度小于第一介质层5303的高度。
105.进一步地，参见图8b，斜坡结构530还可以包括：位于金属氧化物插层5304上表面的第二介质层5305，其中第二介质层5305的高度小于金属氧化物插层5304的高度。通过在斜坡结构530中进行n注入或者引入金属氧化物插层5304，即可在斜坡结构中引入负电荷，从而可以在减缓栅极边缘电场集中问题的同时，提高sic器件的阈值电压，防止sic器件在应用过程中因阈值电压负向漂移导致的误导通问题，从而提高sic器件的可靠性。
106.例如，斜坡结构530中可以插入高度范围为10nm至50nm、由氧化铝(al2o3)材料生成的金属氧化物插层。
107.参见图9，图9示出了现有技术中sic器件和本技术实施例提供的sic器件的平带电压。基于试验设计(design of experiment，doe)，图9中包括在可比的试验条件下，试验得到的4组平带电压。4组sic器件对应的平带电压分别为第一组(1号和2号)、第二组(3号和4号)、第三组(5号和6号)和第四组(7号和8号)，其中std对应现有技术的sic器件，taper对应本技术实施例提供的sic器件。由此可知，每组试验中，本技术实施例提供的斜坡栅氧结构sic器件的平带电压，均高于现有技术中sic器件的平带电压。相应的，本技术实施例提供的sic器件的阈值电压，也高于现有技术中sic器件的阈值电压。
108.下述对本技术实施例提供的sic器件对应的制备流程进行介绍，其中外延片以sic mosfet外延片为例进行说明。参见图10，图10为本技术实施例提供的一种制备sic器件的工艺流程示意图，可以包括如下步骤：
109.s1、参见图11，采用p-、p+或n+的离子注入工艺，先对sic mosfet外延片中的外延层520进行离子注入，形成p阱5204，然后形成沟道区5201、n+接触区5202和p+接触区5203，得到由p阱5204、沟道区5201、n+接触区5202和p+接触区5203组成的离子注入区。之后，在1700摄氏度(℃)至1800℃的高温下对离子注入区进行退火激活。
110.s2、参见图12，采用等离子体辅助化学气相沉积(plasma enhanced chemical vapor deposition，pecvd)的方式生长一层sio2，致密退火后对形成的sio2进行刻蚀或腐蚀，在离子注入区的上表面形成斜坡结构530。其中，斜坡结构530包括：第一斜坡结构5301和第二斜坡结构5302。相对应的，将第一斜坡结构5301和第二斜坡结构5302之间的区域通
过腐蚀或刻蚀开窗后，可以形成栅氧区域。
111.其中，斜坡结构530的高度范围可以为600nm至1000nm。而且，斜坡结构530包括：斜坡部分a和平台部分b，平台部分b沿栅长方向的长度范围可以为400nm至1000nm，斜坡部分a的斜面与外延层520之间的夹角范围可以为10
°
至80
°
。
112.s3、参见图13，通过超高温栅氧氧化的方式，在第一斜坡结构5301和第二斜坡结构5302之间的外延层520的上表面，形成向斜坡结构530远离斜面的侧面延伸生长的栅氧化层540。
113.其中，栅氧化层540的高度范围可以为20nm至100nm，氧化时的温度可以为1050℃至1550℃。
114.s4、参见图14，在栅氧化层540的上表面，淀积形成多晶硅栅极550，并对多晶硅栅极550进行激活退火。
115.其中，多晶硅栅极550的高度范围可以为600nm至1000nm，多晶硅栅极550与栅宽方向平行的边缘，和栅氧化层540与栅宽方向平行的边缘之间的距离范围可以为200nm至800nm。例如，参见图14，多晶硅栅极550左侧的边缘与栅氧化层540左侧的边缘之间的距离范围可以为200nm至800nm。
116.s5、参见图15，采用bpsg材料或sio2材料在栅氧化层540的上表面、以及多晶硅栅极550的侧面和上表面淀积形成隔离介质层560。
117.s6、参见图5，采用蒸发或溅射的方式，分别形成位于sic mosfet外延片的上表面、并包裹隔离介质层560的源极570，以及位于sic mosfet外延片下表面的漏极580。
118.综上所述，本技术实施例提供的半导体器件，通过在外延层和栅氧化层之间添加斜坡结构，使得栅氧化层与栅宽方向平行的边缘的厚度增加，从而可以降低栅氧化层的电场强度，改善栅极边缘的电场集中，提升栅氧耐击穿的电荷量，提高半导体器件的可靠性。而且，可以通过加入的斜坡结构调节电场曲率，从而减小栅氧化层的电场强度。
119.另外，通过对斜坡结构采用n注入或引入金属氧化物插层，从而可以在斜坡结构中引入负电荷，可以在减缓栅极边缘电场集中问题的同时，提高半导体器件的阈值电压，防止半导体器件在应用过程中因阈值电压负向漂移导致的误导通问题，从而提高半导体器件的可靠性。
120.所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元、模块完成，即将所述装置的内部结构划分成不同的功能单元或模块，以完成以上描述的全部或者部分功能。实施例中的各功能单元、模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中，上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。另外，各功能单元、模块的具体名称也只是为了便于相互区分，并不用于限制本技术的保护范围。上述系统中单元、模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
121.在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。
122.本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟
以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本技术的范围。
123.在本技术所提供的实施例中，应该理解到，所揭露的器件、模组和设备，可以通过其它的方式实现。例如，以上所描述的系统实施例仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口，装置或单元的间接耦合或通讯连接，可以是电性，机械或其它的形式。
124.所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
125.另外，在本技术各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
126.所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本技术实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一计算机可读存储介质中，该计算机程序在被处理器执行时，可实现上述各个方法实施例的步骤。其中，所述计算机程序包括计算机程序代码，所述计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。所述计算机可读介质至少可以包括：能够将计算机程序代码携带到终端设备的任何实体或装置、记录介质、计算机存储器、只读存储器(rom，read-only memory)、随机存取存储器(ram，random access memory)、电载波信号、电信信号以及软件分发介质。例如u盘、移动硬盘、磁碟或者光盘等。在某些司法管辖区，根据立法和专利实践，计算机可读介质不可以是电载波信号和电信信号。
127.最后应说明的是：以上所述，仅为本技术的具体实施方式，但本技术的保护范围并不局限于此，任何在本技术揭露的技术范围内的变化或替换，都应涵盖在本技术的保护范围之内。因此，本技术的保护范围应以所述权利要求的保护范围为准。