晶体管栅极的形成方法与流程

1.本揭露关于一种晶体管栅极的形成方法。


背景技术：

2.半导体装置用于各种电子应用，诸如举例而言，个人计算机、手机、数字相机、及其他电子设备。半导体装置通常通过在半导体基板上方顺序沉积材料的绝缘层或介电层、导电层、及半导体层，及使用微影术图案化各种材料层以在其上形成电路组件及元件来制造的。
3.半导体行业通过不断减小最小特征尺寸来不断提高各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，从而允许更多组件整合至给定面积。


技术实现要素：

4.根据本揭露的一些实施例，一种晶体管栅极的形成方法包含以下步骤：在一基板上方形成一第一鳍片及一第二鳍片，该第一及第二鳍片各包含交替堆叠的多个第一半导体层及多个第二半导体层；在该第一及第二鳍片上方形成多个虚设栅极结构，及在该些虚设栅极结构的任一侧上形成多个栅极间隔物；移除该些虚设栅极结构，以在该第一鳍片上方形成一第一栅极沟渠，及在该第二鳍片上方形成一第二栅极沟渠；移除该些第一半导体层，使得该些第二半导体层悬置在该第一及第二栅极沟渠中；在该些第二半导体层的各者周围沉积一第一栅极介电层，及在该第一栅极介电层周围沉积一第二栅极介电层；执行一原子层沉积(ald)制程，以在该第二栅极介电层周围形成一硬遮罩层，该ald制程包含在一第一脉冲时间内将一第一前驱物脉冲至一沉积室，该第一脉冲时间长于约1秒；图案化该硬遮罩层；及在该经图案化硬遮罩层就位的情况下，蚀刻在该第二栅极沟渠中的该第二栅极介电层的一部分。
5.根据本揭露的一些实施例，一种晶体管栅极的形成方法包含以下步骤：在一基板上方形成第一及第二鳍片，该第一及第二鳍片各包含交替堆叠的多个第一半导体层及多个第二半导体层；形成跨该第一及第二鳍片的第一及第二虚设栅极结构；在该第一虚设栅极结构的任一侧上形成多个第一栅极间隔物，及在该第二虚设栅极结构的任一侧上形成多个第二栅极间隔物；移除该第一及第二虚设栅极结构，以在该些第一栅极间隔物之间形成一第一栅极沟渠，及在该些第二栅极间隔物之间形成一第二栅极沟渠；在该第一及第二栅极沟渠中选择性地蚀刻该些第一半导体层；在该第一及第二栅极沟渠中沉积一第一栅极介电层，及在该第一栅极介电层上方沉积一第二栅极介电层；通过使用一或多个原子层沉积(ald)循环在该第二栅极介电层上方形成一硬遮罩层，各个循环包含顺序执行一第一脉冲步骤、在一第一净化时间内的一第一净化步骤、一第二脉冲步骤、及在一第二净化时间内的一第二净化步骤，其中该第一净化时间长于该第二净化时间；图案化该硬遮罩层以曝光该第二栅极介电层的一部分；及蚀刻该第二栅极介电层的该经曝光部分。
6.根据本揭露的一些实施例，一种晶体管栅极的形成方法包含以下步骤：形成一第
一鳍片及一第二鳍片，该第一及第二鳍片各包含交替堆叠的多个第一半导体层及多个第二半导体层；分别形成跨该第一及第二鳍片的多个虚设栅极结构；在该些虚设栅极结构的任一侧上形成多个栅极间隔物；移除该些虚设栅极结构及该些第一半导体层以在该些第二半导体层的多个相应者之间形成多个空间；顺序沉积一第一栅极介电层及一第二栅极介电层至该些第二半导体层的多个相应者之间的该些空间中；执行一原子层沉积(ald)制程以在该第二栅极介电层上形成一硬遮罩层，该ald制程包含在一第一脉冲时间内将一第一前驱物脉冲至一沉积室，及在一第一净化时间内自该沉积室净化该第一前驱物，该第一净化时间为该第一脉冲时间的至少约15倍；图案化该硬遮罩层以曝光该第二栅极介电层的一部分；及蚀刻该第二栅极介电层的该经曝光部分。
附图说明
7.本揭露的态样在与随附附图一起研读时自以下详细描述内容来最佳地理解。应注意，根据行业中的标准惯例，各种特征未按比例绘制。实际上，各种特征的尺寸可为了论述清楚经任意地增大或减小。
8.图1图示根据一些实施例的三维视图中全环绕栅极场效晶体管(gate-all-around field-effect transistor，gaa-fet)的实例；
9.图2至图5、图6a、图13a、图14a、图15a、图16a、图17a、图18a、图19a、图19c、图19e、图20a、图20c、图21a、图22a、图23a、及图24a是中间制造阶段的横截面图，绘示图1中沿栅极区的纵轴延伸穿过栅极区的参考横截面a-a'；
10.图6b、图7b、图8b、图9b、图10b、图11b、图11c、图12b、图12d、图13b、图14b、图15b、图16b、图17b、图18b、图19b、图19d、图20b、图20d、图21b、图22b、图23b、及图24b是中间制造阶段的横截面图，绘示图1中沿鳍片的纵轴延伸穿过鳍片的参考横截面b-b'；
11.图7a、图8a、图9a、图10a、图11a、图12a、图12c、及图13c是在中间制造阶段的横截面图，绘示图1中沿栅极区的纵向方向延伸穿过源极/漏极区的参考横截面c-c'；
12.图25图示根据本揭露的一些实施例的可用于在制造gaa-fet的栅极堆叠期间形成硬遮罩层的实例原子层沉积(atomic layer deposition，ald)工具；
13.图26图示根据本揭露的一些实施例的可用于在制造gaa-fet的栅极堆叠期间形成硬遮罩层的ald制程。
14.【符号说明】
15.a-a':横截面
16.ald:原子层沉积
17.b-b':横截面
18.c-c':横截面
19.gp:接缝孔
20.100:基板/晶圆
21.102:鳍片
22.104:纳米结构
23.106:隔离区
24.108:磊晶源极/漏极区
25.110:栅极介电质
26.112:栅电极
27.201:多层堆叠
28.202a～c:第一半导体层
29.203:纳米结构
30.204a～c:第二半导体层
31.206:鳍片结构
32.208:sti区
33.210:虚设介电层
34.211:虚设栅极介电质
35.212:虚设栅极层
36.214:遮罩层
37.216:虚设栅极
38.218:遮罩
39.220:第一间隔物层
40.221:第一间隔物
41.222:第二间隔物层
42.223:第二间隔物
43.226:源极/漏极凹槽
44.228:凹陷
45.230:内部间隔物
46.232:磊晶源极/漏极区
47.232a:第一半导体材料层
48.232b:第二半导体材料层
49.232c:第三半导体材料层
50.234:接触蚀刻停止层
51.236:ild层
52.238:栅极沟渠
53.240:第一栅极介电层
54.242:第二栅极介电层
55.242c:角落
56.243:空间
57.244:硬遮罩层
58.244o:突出部
59.246:barc层
60.248:光阻剂层
61.250:功函数金属层
62.252:填充金属
63.300:ald工具
64.303:沉积室
65.305:第一前驱物递送系统
66.307:第二前驱物递送系统
67.308:气体供应
68.309:流量控制器
69.313:气体控制器
70.314:净化气体分配系统
71.315:控制单元
72.316:歧管
73.317:喷头
74.319:壳体
75.323:真空泵
76.325:排气出口
77.331:安装平台
78.332:加热器
79.410:沉积循环
80.412:步骤
81.414:步骤
82.416:步骤
83.418:步骤
84.1001:第一装置区
85.1002:第二装置区
具体实施方式
86.以下揭示内容提供用于实施所提供标的物的不同特征的许多不同实施例、或实例。下文描述组件及配置的特定实例以简化本揭露。当然，这些仅为实例且非意欲为限制性的。举例而言，在以下描述中第一特征于第二特征上方或上的形成可包括第一及第二特征直接接触地形成的实施例，且亦可包括额外特征可形成于第一特征与第二特征之间使得第一特征及第二特征可不直接接触的实施例。此外，本揭露在各种实例中可重复参考数字及/或字母。此重复是出于简单及清楚的目的，且本身且不指明所论述的各种实施例及/或组态之间的关系。
87.此外，为了方便用于描述如诸图中图示的一个元件或特征与另一(多个)元件或(多个)特征的关系的描述，在本文中可使用空间相对术语，诸如“在
……
下面”、“在
……
之下”、“下部”、“在
……
之上”、“上部”及类似者。空间相对术语意欲涵盖除了诸图中所描绘的定向以外的装置在使用或操作时的不同定向。装置可另外定向(旋转230度或处于其他定向)，且本文中所使用的空间相对描述符可类似地加以相应解释。如本文中所使用，“大约”、“约”、“大致”、或“基本上”可通常意谓在给定值或范围的20％内，或在10％内，或在5％内。本文中给定的数量为近似值，从而意谓术语“大约”、“约”“大致”、或“基本上”在并未明确陈述情况下可予以推断。
88.本揭露通常涉及集成电路(integrated circuit，ic)结构及其形成方法，且更具体地，本揭露涉及制造具有不同高k栅极介电组成物的全环绕栅极(gaa)晶体管。亦应注意，本揭露以多栅极晶体管的形式呈现实施例。多栅极晶体管包括其栅极结构形成在通道区的至少两侧上的这些晶体管。这些多栅极装置可包括p型金属氧化物半导体装置或n型金属氧化物半导体装置。由于其鳍式结构，具体实例在本文中可呈现及称为finfet。本文亦呈现了一种称为全环绕栅极(gaa)装置的多栅极晶体管的实施例。gaa装置包括在通道区的4侧(例如，围绕沟槽区的一部分)上形成其栅极结构或其部分的任何装置。本文呈现的装置亦包括具有布置在纳米片通道(多个)、纳米线通道(多个)、及/或其他适合的通道组态中的通道区的实施例。本文呈现的实施例是可具有与单个连续栅极结构相关联的一或多个通道区(例如，纳米片)的装置的实施例。然而，熟悉此项技术者会认识到，此教学可应用于单个通道(例如，单个纳米片)或任意数目的通道。熟悉此项技术者可认识到可受益于本揭露的态样的半导体装置的其他实例。
89.随着鳍式场效晶体管(finfet)中鳍片宽度的比例减小，通道宽度变化可导致迁移率损失。gaa晶体管，诸如纳米片晶体管正在研究为鳍式场效晶体管的替代。在纳米片晶体管中，晶体管的栅极全环绕通道(例如，纳米片通道或纳米线通道)制成，使得通道被栅极围绕或封装。这种晶体管具有改善栅极对通道的静电控制的优势，这亦减轻了泄漏电流。
90.在晶体管栅极堆叠中，高k栅极介电组成物及/或厚度影响栅极堆叠的有效功函数，从而影响晶体管的定限电压(threshold voltage，v
th
)。因此，可经由使用不同的高k栅极介电组成物及/或厚度来达成具有不同定限电压的gaa晶体管。举例而言，高压(high voltage，hv)装置(例如，输入/输出(input/output，i/o)装置)的栅极堆叠可比低压(low voltage，lv)装置(例如，逻辑装置)的栅极堆叠具有更多层或更少层的高k介电材料，p型晶体管的栅极堆叠亦可比n型晶体管的栅极堆叠具有更多层或更少层的高k介电材料。具有不同高k介电组成物及/或厚度的栅极堆叠可通过使用一或多个光学微影术及蚀刻制程来制造。举例而言，第一及第二高k栅极介电层可在第一装置区及第二装置区上方经全域沉积，接着硬遮罩层在第一及第二高k栅极介电层上方经沉积且经图案化以曝光第一装置区或第二装置区，接着移除第二高k栅极介电层的经曝光部分。
91.然而，将硬遮罩层沉积在相邻纳米片之间的空间(可互换地称为片-片空间)中可伴随片-片空间中的硬遮罩层中的接缝孔、空隙、或间隙。在用于图案化硬遮罩层的后续光学微影术制程中，底部抗反射涂膜(bottom anti-reflective coating，barc)可无意中流入硬遮罩层中的接缝孔中，这进而可在图案化高k栅极介电层之后在片-片空间中留下barc的残留物，而这进而可阻碍栅极金属材料在片-片空间中的后续沉积。
92.因此，本揭露在各种实施例中通过使用用于减少接缝孔的改善的原子层沉积(ald)制程形成硬遮罩层。举例而言，改善的ald制程可将许多接缝孔减少至可接受的量，或通过控制ald制程中的脉冲时间及/或净化时间来形成无接缝硬遮罩层。无接缝硬遮罩层可帮助降低barc在片-片空间中流动的风险。具有可接受量的接缝孔的硬遮罩层可有利于硬遮罩移除制程，因为通过湿式蚀刻移除硬遮罩所需的时间较少。
93.图1图示根据一些实施例的三维视图中gaa-fet(例如，纳米线fet、纳米片fet、或类似者)的实例。gaa-fet包含在基板100(例如，半导体基板)上的鳍片102上方的纳米结构104(例如，纳米片、纳米线、纳米环、纳米板、或具有纳米比例尺寸(例如，几纳米)的其他结
构)，其中纳米结构104充当gaa-fet的通道区。纳米结构104可包括p型纳米结构、n型纳米结构、或其组合。隔离区106布置在相邻鳍片102之间，鳍片可自相邻隔离区106之上及之间突出。如本文所使用的，尽管隔离区106被描述/图示为与基板100分开，术语“基板”可指单独的半导体基板或半导体基板及隔离区的组合。此外，尽管鳍片102的底部部分被图示为具有基板100的单一连续材料，但鳍片102的底部部分及/或基板100可包括单一材料或多种材料。在这种情况下，鳍片102指在相邻隔离区106之间延伸的部分。
94.栅极介电质110在鳍片102的顶表面上方且沿纳米结构104的顶表面、侧壁、及底表面。栅电极112在栅极介电质110上方。磊晶源极/漏极区108布置在栅极介电质110及栅电极112的相对侧的鳍片102上。
95.图1进一步图示在后面诸图中使用的参考横截面。横截面a-a'沿栅电极112的纵轴且在例如垂直于gaa-fet磊晶源极/漏极区108之间电流流动方向的方向上。横截面b-b'垂直于横截面a-a’且平行于gaa-fet的鳍片102的纵轴，且在例如gaa-fet的磊晶源极/漏极区108之间的电流流动的方向上。横截面c-c'平行于横截面a-a'，且延伸穿过gaa-fet的磊晶源极/漏极区。为了清楚起见，后续诸图参考了这些参考横截面。
96.本文讨论的一些实施例在使用后栅极制程形成的gaa-fet的上下文中讨论。在其他实施例中，可使用先栅极制程。此外，一些实施例考虑在平面装置(诸如平面fet或鳍式场效晶体管(finfet))中使用的态样。
97.图2至图24b是根据一些实施例的制造gaa-fet的中间阶段的横截面图。图2至图5、图6a、图13a、图14a、图15a、图16a、图17a、图18a、图19a、图19c、图19e、图20a、图20c、图21a、图22a、图23a、及图24a图示图1中图示的沿栅极区的纵轴延伸穿过栅极区的参考横截面a-a'。图6b、图7b、图8b、图9b、图10b、图11b、图11c、图12b、图12d、图13b、图14b、图15b、图16b、图17b、图18b、图19b、图19d、图20b、图20d、图21b、图22b、图23b、及图24b图示图1中图示的沿鳍片的纵轴延伸穿过鳍片的参考横截面b-b'。图7a、图8a、图9a、图10a、图11a、图12a、图12c、及图13c图示图1中图示的沿栅极区的纵向方向延伸穿过源极/漏极区的参考横截面c-c'。
98.在图2中，提供了基板100。基板100可是半导体基板，诸如体半导体、绝缘体上半导体(semiconductor-on-insulator，soi)基板、或类似者，其可经掺杂(例如，用p型或n型掺杂剂)或无掺杂。基板100可是晶圆，诸如硅晶片。通常，soi基板是在绝缘体层上形成的半导体材料层。举例而言，绝缘体层可是埋入式氧化物(buried oxide，box)层、氧化硅层、或类似者。绝缘体层设置在基板(通常是硅或玻璃基板)上。亦可使用其他基板，诸如多层或梯度基板。在一些实施例中，基板100的半导体材料可包括硅；锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、及/或锑化铟；合金半导体，包括硅锗、磷砷化镓、砷化铟铝、砷化镓铝、砷化铟镓、磷化铟镓、及/或磷砷化铟镓；或其组合。
99.基板100具有第一装置区1001及第二装置区1002。第一装置区1001是第一晶体管将驻留在其中的区，且第二装置区1002是第二晶体管将驻留在其中的区。在一些实施例中，第一晶体管至少在定限电压上不同于第二晶体管。举例而言，第一装置区1001中的第一晶体管可是hv装置(例如，i/o装置)，且第二装置区1002中的第二晶体管可是lv装置(例如，逻辑装置)。在一些其他实施例中，第一晶体管至少在导电类型上不同于第二晶体管。举例而言，第一装置区1001可用于形成n型装置，诸如nmos晶体管，例如，n型gaa-fet，及第二装置
区1002可用于形成p型装置，诸如pmos晶体管，例如，p型gaa-fet。
100.第一装置区1001可与第二装置区1002分开，且任意数目的装置特征(例如，其他主动装置、掺杂区、隔离结构等)可布置在第一装置区1001与第二装置区1002之间。尽管图示了一个第一装置区1001及一个第二装置区1002，但可提供任意数目的第一装置区1001及第二装置区1002。
101.进一步地在图2中，在基板100上方形成多层堆叠201。多层堆叠201包括第一半导体层202a～c(统称为第一半导体层202)及第二半导体层204a～c(统称为第二半导体层204)的交替层。为了说明的目的及在下文更详细地讨论的，将移除第一半导体层202，且将对第二半导体层204进行图案化，以形成gaa-fet的通道区。
102.为了说明的目的，多层堆叠201被图示为包括第一半导体层202及第二半导体层204中的各者的三个层。在一些实施例中，多层堆叠201可包括任意数目的第一半导体层202及第二半导体层204。多层堆叠201的各个层可使用诸如化学气相沉积(chemical vapor deposition，cvd)、原子层沉积(ald)、气相磊晶(vapor phase epitaxy，vpe)、分子束磊晶(molecular beam epitaxy，mbe)、或类似者的制程来磊晶生长。在各种实施例中，第二半导体层204可由适于用作gaa-fet的通道区的半导体材料(诸如硅、硅碳、硅锗、或类似者)形成。
103.第一半导体材料及第二半导体材料可是彼此具有高蚀刻选择性的材料。因此，可移除第一半导体材料的第一半导体层202，而不会显着地移除第二半导体材料的第二半导体层204，从而允许第二半导体层204充当gaa-fet的通道区。
104.现在参考图3，根据一些实施例，在基板100中形成鳍片结构206，且在多层堆叠201中形成纳米结构203。在一些实施例中，纳米结构203及鳍片结构206可通过在多层堆叠201及基板100中蚀刻沟槽分别形成在多层堆叠201及基板100中。各个鳍片结构206及上覆纳米结构203可统称为自基板100延伸的鳍片。蚀刻可是任何可接受的蚀刻制程，诸如活性离子蚀刻(reactive ion etch，rie)、中性束刻蚀(neutral beam etch，nbe)、类似者、或其组合。蚀刻可是各向异性的。通过蚀刻多层堆叠201形成纳米结构203可自第一半导体层202进一步界定第一纳米结构202a～c(统称为第一纳米结构202)，且自第二半导体层204界定第二纳米结构204a～c(统称为第二纳米结构204)。第一纳米结构202及第二纳米结构204可进一步统称为纳米结构203。
105.鳍片结构206及纳米结构203可通过任何适合的方法进行图案化。举例而言，可使用一或多个光学微影术制程(包括双重图案化或多重图案化制程)来对鳍片结构206及纳米结构203进行图案化。通常，双重图案化或多重图案化制程将光学微影术及自对准制程相结合，允许产生具有例如比使用单一直接光学微影术制程获得的图案的节距更小的节距的图案。举例而言，在一个实施例中，在基板上方形成牺牲层，且使用光学微影术制程进行图案化。使用自对准制程沿着经图案化牺牲层形成间隔物。接着牺牲层经移除，且接着可使用剩余间隔物来图案化鳍片结构206。
106.图3图示第一装置区1001及第二装置区1002中的鳍片结构206，出于说明的目的其具有基本相等的宽度。在一些实施例中，第一装置区1001中的鳍片结构206的宽度可大于或小于第二装置区1002中的鳍片结构206。此外，虽然鳍片结构206及纳米结构203中的各者被图示为贯穿始终具有一致的宽度，但在其他实施例中，鳍片结构206及/或纳米结构203可具
有锥形侧壁，使得鳍片结构206及/或纳米结构203中的各者的宽度在朝向基板100的方向上不断增大。在这种实施例中，纳米结构203中的各者可具有不同宽度且呈梯形。
107.在图4中，浅沟槽隔离(shallow trench isolation，sti)区208相邻于鳍片结构206而形成。sti区208可通过在基板100、鳍片结构206、及纳米结构203上方且在相邻鳍片结构206之间沉积绝缘材料来形成。绝缘材料可是诸如氧化硅的氧化物、氮化物、类似者、或其组合，且可通过高密度电浆cvd(high-density plasma cvd，hdp-cvd)、可流动cvd(flowable cvd，fcvd)、类似者、或其组合形成。可使用任何可接受制程形成的其他绝缘材料。在所图示实施例中，绝缘材料是通过fcvd制程形成的氧化硅。一旦形成绝缘材料，就可进行退火制程。在一个实施例中，形成绝缘材料使得多余的绝缘材料覆盖纳米结构203。尽管绝缘材料被图示为单层，但一些实施例可利用多层。举例而言，在一些实施例中，可首先沿基板100、鳍片结构206、及纳米结构203的表面形成衬里(未单独图示)。此后，可在衬里上方形成填充材料，诸如上面讨论的这些。
108.接着应用移除制程至绝缘材料以移除纳米结构203上方的多余绝缘材料。在一些实施例中，可利用平坦化制程，诸如化学机械研磨(chemical mechanical polish，cmp)、回蚀制程、其组合、或类似者。平坦化制程曝光纳米结构203，使得在平坦化制程完成之后纳米结构203及绝缘材料的顶表面是水平的。
109.绝缘材料接着经凹陷以形成sti区208。凹陷绝缘材料使得第一及第二装置区1001及1002中的鳍片结构206的上部部分自相邻sti区208之间突出。此外，sti区208的顶表面可具有如所图示的平表面、凸表面、凹表面(诸如碟形的)、或其组合。sti区208的顶表面可通过适当的蚀刻形成为平的、凸的、及/或凹的。sti区208可使用可接受的蚀刻制程经凹陷，诸如对绝缘材料的材料具有选择性(例如，以比蚀刻鳍片结构206及纳米结构203的材料更快的速率蚀刻绝缘材料的材料)的蚀刻制程。举例而言，使用例如稀氢氟(dilute hydrofluoric，dhf)酸的氧化物移除可经使用。
110.以上关于图2至图4描述的制程仅是如何形成鳍片结构206及纳米结构203的一个实例。在一些实施例中，鳍片结构206及/或纳米结构203可使用遮罩及磊晶生长制程形成。举例而言，介电层可形成在基板100的顶表面上方，且沟槽可经蚀刻穿过介电层以曝光下伏基板100。磊晶结构可在沟槽中磊晶生长，且介电层可经凹陷使得磊晶结构自介电层突出以形成鳍片结构206及/或纳米结构203。磊晶结构可包含以上讨论的交替半导体材料，诸如第一半导体材料及第二半导体材料。在磊晶结构经磊晶生长的一些实施例中，磊晶生长的材料可在生长期间经原位掺杂，这可避免先前及/或后续植入，尽管原位及植入掺杂可一起使用。
111.此外，仅为了说明的目的，第一半导体层(及所得纳米结构202)及第二半导体层(及所得纳米结构204)在本文中被图示及讨论为在第二装置区1002及第一装置区1001中包含相同的材料。因此，在一些实施例中，第一半导体层及第二半导体层中的一者或两者可是不同的材料，或在第一装置区1001及第二装置区1002中以不同的次序形成。
112.进一步地在图4中，适当的井(未单独图示)可形成在鳍片结构206、纳米结构203、及/或sti区208中。在不同的装置区1001及1002中具有不同井类型的一些实施例中，可使用光阻剂或其他遮罩(未单独图示)来达成用于第一装置区1001及第二装置区1002的不同植入步骤。举例而言，可在第一装置区1001及第二装置区1002中的鳍片结构206及sti区208上
方形成光阻剂。光阻剂经图案化以曝光第二装置区1002。光阻剂可通过使用旋装技术形成且可使用可接受的光学微影术技术经图案化。一旦光阻剂经图案化，则在第二装置区1002中执行第一杂质(例如，诸如磷、砷、锑、或类似者的n型杂质)植入，且光阻剂可充当遮罩以基本防止第一杂质被植入第一装置区1001中。在植入之后，光阻剂可诸如通过可接受的灰化制程来移除。
113.在植入第二装置区1002之后或之前，在鳍片结构206、纳米结构203、以及第一装置区1001及第二装置区1002中的sti区208上方形成光阻剂或其他遮罩(未单独图示)。光阻剂接着经图案化以曝光第一装置区1001。光阻剂可通过使用旋装技术形成且可使用可接受的光学微影术技术经图案化。一旦光阻剂经图案化，可在第一装置区1001中执行第二杂质(例如，p型杂质，诸如硼、氟化硼、铟、或类似者)植入，且光阻剂可充当遮罩以基本防止p型杂质被植入第二装置区1002中。在植入之后，光阻剂可诸如通过可接受的灰化制程来移除。
114.在第一装置区1001及第二装置区1002的一或多个井植入之后，可执行退火以修复植入损伤且活化经植入的p型及/或n型杂质。在一些实施例中，磊晶鳍片的生长材料可在生长期间经原位掺杂，这可避免植入，尽管原位掺杂及植入掺杂可一起使用。
115.在图5中，虚设介电层210形成在鳍片结构206及/或纳米结构203上。虚设介电层210可是例如氧化硅、氮化硅、其组合、或类似者，且可根据可接受的技术经沉积或热生长。虚设栅极层212形成在虚设介电层210上方，且遮罩层214形成在虚设栅极层212上方。虚设栅极层212可沉积在虚设介电层210上方且接着经平坦化，诸如通过cmp。遮罩层214可沉积在虚设栅极层212上方。虚设栅极层212可是导电或非导电材料，且可自包括非晶硅、多晶硅(多聚硅)、多晶硅锗(poly-sige)、金属氮化物、金属硅化物、金属氧化物、及金属的组中选择。虚设栅极层212可通过物理气相沉积(physical vapor deposition，pvd)、cvd、溅射沉积、或其他用于沉积所选择材料的技术来沉积。虚设栅极层212可由其他材料制成，这些材料对隔离区的蚀刻具有高蚀刻选择性。遮罩层214可包括例如氮化硅、氧氮化硅、或类似者。在这个实例中，跨第一装置区1001及第二装置区1002形成单一虚设栅极层212及单一遮罩层214。应注意，虚设介电层210仅为了说明的目的而示出为仅覆盖鳍片结构206及纳米结构203。在一些实施例中，虚设介电层210可经沉积使得虚设介电层210覆盖sti区208，从而虚设介电层210在虚设栅极层212与sti区208之间延伸。
116.图6a至图24b图示实施例装置的制造中的各种以下步骤。图6a、图7a、图8a、图9a、图10a、图11a、图12a、图12c、图13a、图13c、图14a、及图15a图示第一装置区1001或第二装置区1002中的特征。在图6a及图6b中，遮罩层214(参见图5)可使用可接受的光学微影术及蚀刻技术经图案化以形成遮罩218。接着遮罩218的图案可经转移至虚设栅极层212以及至虚设介电层210从而分别形成虚设栅极216及虚设栅极介电质211。虚设栅极216覆盖鳍片结构206各自的通道区。遮罩218的图案可用于将虚设栅极216的各者与相邻虚设栅极216实体地分开。虚设栅极216亦可具有基本垂直于各自的鳍片结构206的纵向方向的纵向方向。
117.在图7a及图7b中，第一间隔物层220及第二间隔物层222分别形成在图6a及图6b中图示的结构上方。第一间隔物层220及第二间隔物层222随后经图案化以充当用于形成自对准源极/漏极区的间隔物。在图7a及图7b中，第一间隔物层220形成在sti区208的顶表面上；鳍片结构206、纳米结构203、及遮罩218的顶表面及侧壁上；及虚设栅极216及虚设栅极介电质211的侧壁上。第二间隔物层222沉积在第一间隔物层220上方。第一间隔物层220可由氧
化硅、氮化硅、氧氮化硅、或类似者形成，使用诸如热氧化的技术或通过cvd、ald、或类似者来沉积。第二间隔物层222可由具有与第一间隔物层220的材料不同的蚀刻速率的材料形成，诸如氧化硅、氮化硅、氧氮化硅、或类似者，且可通过cvd、ald、或类似者来沉积。
118.在图8a及图8b中，蚀刻第一间隔物层220及第二间隔物层222以形成第一间隔物221及第二间隔物223。如下文将更详细地讨论的，第一间隔物221及第二间隔物223用于自对准后续形成的源极/漏极区，以及在后续处理期间保护鳍片结构206及/或纳米结构203的侧壁。第一间隔物层220及第二间隔物层222可使用适合的蚀刻制程来蚀刻，诸如各向同性蚀刻制程(例如，湿式蚀刻制程)、各向异性蚀刻制程(例如，干式蚀刻制程)、或类似者。在一些实施例中，第二间隔物层222的材料具有与第一间隔物层220的材料不同的蚀刻速率，使得第一间隔物层220可在图案化第二间隔物层222时充当蚀刻停止层，且使得第二间隔物层222可在图案化第一间隔物层220时充当遮罩。举例而言，第二间隔物层222可使用各向异性蚀刻制程来蚀刻，其中第一间隔物层220充当蚀刻停止层，其中第二间隔物层222的剩余部分形成如图8a中所图示的第二间隔物223。此后，第二间隔物223在蚀刻第一间隔物层220的经曝光部分时充当遮罩，从而形成如图8a中所图示的第一间隔物221。
119.如图8a中所图示，第一间隔物221及第二间隔物223被布置在鳍片结构206及/或纳米结构203的侧壁上。在一些实施例中，间隔物221及223仅部分保留在鳍片结构206的侧壁上。在一些实施例中，没有间隔物保留在鳍片结构206的侧壁上。如图8b中所图示，在一些实施例中，可自相邻于遮罩218、虚设栅极216、及虚设栅极介电质211的第一间隔物层220上方移除第二间隔物层222，且第一间隔物221布置在遮罩218、虚设栅极216、及虚设栅极介电质211的侧壁上。在其他实施例中，第二间隔物层222的一部分可保留在相邻于遮罩218、虚设栅极216、及虚设栅极介电质211的第一间隔物层220上方。
120.以上揭示内容一般地描述了形成间隔物的制程。可使用其他制程及顺序。举例而言，可使用较少或额外的间隔物、可利用不同顺序的步骤(例如，在沉积第二间隔物层222之前可图案化第一间隔物221)、可形成及移除额外间隔物、及/或类似者。此外，第一装置区1001中的装置及第二装置区1002中的装置可使用不同的结构及步骤形成。
121.在图9a及图9b中，根据一些实施例，源极/漏极凹槽226形成在鳍片结构206、纳米结构203、及基板100中。磊晶源极/漏极区将后续形成在源极/漏极凹槽226中。源极/漏极凹槽226可延伸穿过第一纳米结构202及第二纳米结构204，且延伸至基板100中。如图9a中所图示，作为实例，源极/漏极凹槽226的底表面可与sti区208的顶表面齐平。在一些其他实施例中，鳍片结构206可经蚀刻，使得源极/漏极凹槽226的底表面布置在sti区208的顶表面之下、或sti区208的顶表面之上。源极/漏极凹槽226可通过使用各向异性蚀刻制程(诸如rie、nbe、或类似者)蚀刻鳍片结构206、纳米结构203、及基板100而形成。第一间隔物221、第二间隔物223、及遮罩218在用于形成源极/漏极凹槽226的蚀刻制程期间遮蔽鳍片结构206、纳米结构203、及基板100的部分。可使用单个蚀刻制程或多个蚀刻制程来蚀刻纳米结构203及/或鳍片结构206的各个层。在源极/漏极凹槽226达到目标深度之后，可使用定时蚀刻制程来停止源极/漏极凹槽226的蚀刻。
122.在图10a及图10b中，由第一半导体材料(例如，第一纳米结构202)形成的多层堆叠201的层的侧壁的由源极/漏极凹陷226曝光的部分经蚀刻以在相应的第二纳米结构204之间形成侧壁凹陷228。尽管凹陷228中的第一纳米结构202的侧壁在图10b中被图示为直的，
但侧壁可是凹的或凸的。可使用各向同性蚀刻制程(诸如湿式蚀刻或类似者)来蚀刻侧壁。在第一纳米结构202包括例如sige、且第二纳米结构204包括例如si或sic的一些实施例中，可使用具有四甲基氢氧化铵(tetramethylammonium hydroxide，tmah)、氢氧化铵(ammonium hydroxide，nh4oh)、或类似者的干式蚀刻制程来蚀刻第一纳米结构202的侧壁。
123.在图11a至图11c中，内部间隔物230形成在侧壁凹陷228中。内部间隔物230可通过在图10a及图10b中所图示的结构上方沉积内部间隔物层(未单独图示)来形成。内部间隔物230充当后续形成的源极/漏极区及栅极结构之间的隔离特征。如下文将更详细地讨论的，源极/漏极区将形成在凹槽226中，且第一纳米结构202将被相应的栅极结构替换。
124.内部间隔物层可通过共形沉积制程(诸如cvd、ald、或类似者)来沉积。内部间隔物层可包含诸如氮化硅或氧氮化硅的材料，尽管可使用诸如具有小于约3.5的k值的低介电常数(low-k)材料的任何适合的材料。内部间隔物层可接着经各向异性蚀刻以形成内部间隔物230。尽管内部间隔物230的外侧壁被图示为与第二纳米结构204的侧壁平壁，但内部间隔物230的外侧壁可延伸超出第二纳米结构204的侧壁或自其凹陷。
125.此外，尽管内部间隔物230的外侧壁在图11b中被图示为直的，但内部间隔物230的外侧壁可是凹的或凸的。作为一个实例，图11c图示了一个实施例，其中第一纳米结构202的侧壁是凹的，内部间隔物230的外侧壁是凹的，且内部间隔物自第二纳米结构204的侧壁凹陷。内部间隔物层可通过各向异性蚀刻制程(诸如rie、nbe、或类似者)经蚀刻。内部间隔物230可用于防止对通过后续蚀刻制程(诸如用于形成栅极结构的蚀刻制程)而后续形成的源极/漏极区(诸如以下关于图12a至图12d讨论的磊晶源极/漏极区232)的损坏。
126.在图12a至图12d中，在源极/漏极凹槽226中形成磊晶源极/漏极区232。在一些实施例中，源极/漏极区232可在第二纳米结构204上施加应力，从而改善装置性能。如图12b中所图示，在源极/漏极凹槽226中形成磊晶源极/漏极区232，使得各个虚设栅极216布置在磊晶源极/漏极区232各自的相邻对之间。在一些实施例中，第一间隔物221用于将磊晶源极/漏极区232与虚设栅极216分开，且内部间隔物230用于将磊晶源极/漏极区232与第一纳米结构202通过适当的侧向距离分开，使得磊晶源极/漏极区232不会与所得gaa-fet的后续形成的栅极短路。
127.在一些实施例中，磊晶源极/漏极区232可包括适合于n型gaa-fet的任何可接受材料。举例而言，若第二纳米结构204是硅，则磊晶源极/漏极区232可包括在第二纳米结构204上施加拉伸应变的材料，诸如碳化硅、掺磷碳化硅、磷化硅、或类似者。在一些实施例中，磊晶源极/漏极区232可包括适合于p型gaa-fet的任何可接受材料。举例而言，若第二纳米结构204是硅，则磊晶源极/漏极区232可包含在第二纳米结构204上施加压缩应变的材料，诸如硅锗、掺硼硅锗、锗、锗锡、或类似者。磊晶源极/漏极区232可具有自纳米结构203各自的上表面升起的表面，且可具有小平面。
128.磊晶源极/漏极区232可植入掺杂剂以形成源极/漏极区，随后进行退火。源极/漏极区可具有在约1x10
17
原子/cm3与约1x10
22
原子/cm3之间的杂质浓度。用于源极/漏极区的n型及/或p型杂质可是先前讨论的任何杂质。在一些实施例中，磊晶源极/漏极区232可在生长期间经原位掺杂。
129.作为用于形成磊晶源极/漏极区232的磊晶制程的结果，磊晶源极/漏极区232的上表面具有侧向向外扩展超出纳米结构203的侧壁的小平面。在一些实施例中，如由图12a所
图示，这些小平面使得相邻磊晶源极/漏极区232合并。在一些其他实施例中，如由图12c所图示，在磊晶制程完成之后，相邻磊晶源极/漏极区232保持分开。在图12a及图12c中所图示的实施例中，第一间隔物层221可形成至sti区208的顶表面，从而阻挡侧向磊晶生长。在一些其他实施例中，第一间隔物221可覆盖进一步阻挡磊晶生长的纳米结构203的侧壁的部分。在一些其他实施例中，用于形成第一间隔物层221的间隔物蚀刻可经调整以移除间隔物材料，从而允许磊晶生长区延伸至sti区208的表面。
130.磊晶源极/漏极区232可包含一或多个半导体材料层。举例而言，磊晶源极/漏极区232可包含第一半导体材料层232a、第二半导体材料层232b、及第三半导体材料层232c。任意数目的半导体材料层可用于磊晶源极/漏极区232。第一半导体材料层232a、第二半导体材料层232b、第三半导体材料层232c中的各者可由不同的半导体材料形成，且可掺杂至不同的掺杂剂浓度。在一些实施例中，第一半导体材料层232a可具有小于第二半导体材料层232b且大于第三半导体材料层232c的掺杂剂浓度。在磊晶源极/漏极区232包含三个半导体材料层的实施例中，第一半导体材料层232a可经沉积，第二半导体材料层232b可沉积在第一半导体材料层232a上方，且第三半导体材料层232c可沉积在第二半导体材料层232b上方。
131.图12d图示一个实施例，其中第一纳米结构202的侧壁是凹的，内部间隔物230的外侧壁是凹的，且内部间隔物230自第二纳米结构204的侧壁凹陷。如图12d中所图示，磊晶源极/漏极区232可形成为与内部间隔物230接触且可延伸超过第二纳米结构204的侧壁。
132.在图13a至图13c中，层间介电质(interlayer dielectric，ild)层236沉积在图12a至图12d中所图示的结构上方。ild层236可由介电材料形成，且可通过诸如cvd、电浆增强cvd(plasma-enhanced cvd，pecvd)、或fcvd的任何适合的方法沉积。介电材料可包括磷硅玻璃(phospho-silicate glass，psg)、硼硅玻璃(boro-silicate glass，bsg)、硼磷硅玻璃(boron-doped phospho-silicate glass，bpsg)、无掺杂硅玻璃(undoped silicate glass，usg)、或类似者。可使用通过任何可接受制程形成的其他绝缘材料。在一些实施例中，接触蚀刻停止层(contact etch stop layer，cesl)234布置在ild层236与磊晶源极/漏极区232、遮罩218、及第一间隔物221之间。接触蚀刻停止层234可包含介电材料，诸如氮化硅、氧化硅、氧氮化硅、或类似者，其具有与上覆ild层236的材料不同的蚀刻速率。
133.在图14a至图14b中，可执行诸如cmp的平坦化制程，以使ild层236的顶表面与虚设栅极216或遮罩218的顶表面齐平。平坦化制程亦可移除虚设栅极216上的遮罩218，及沿遮罩218的侧壁的第一间隔物221的部分。在平坦化制程之后，虚设栅极216、第一间隔物221、及ild层236的顶表面在制程变化范围内齐平。因此，经由ild层236曝光虚设栅极216的顶表面。在一些实施例中，遮罩218可保留，在这种情况下，平坦化制程将使ild层236的顶表面与遮罩218及第一间隔物221的顶表面齐平。
134.在图15a及图15b中，虚设栅极216、及遮罩218(若存在)在一或多个蚀刻步骤中经移除，以便在相应栅极间隔物221之间形成栅极沟渠238。在一些实施例中，栅极沟渠238中的虚设栅极介电质211的部分亦经移除。在一些实施例中，通过各向异性干式蚀刻制程移除虚设栅极216及虚设栅极介电质211。举例而言，蚀刻制程可包括使用反应气体(多种)的干式蚀刻制程，反应气体以比蚀刻ild层236或第一间隔物221更快的速率选择性地蚀刻虚设栅极216。各个栅极沟渠238曝光及/或上覆纳米结构204的部分，其充当后续完成的gaa-fet
中的通道区。充当通道区的纳米结构204布置在磊晶源极/漏极区232的相邻对之间。在移除期间，当蚀刻虚设栅极216时，虚设栅极介电质211可用作蚀刻停止层。接着，可在移除虚设栅极216之后移除虚设栅极介电质211。
135.在图16a及图16b中，通过使用对第一纳米结构202的材料具有选择性的蚀刻剂的各向同性蚀刻制程(诸如湿式蚀刻或类似者)来移除栅极沟渠中的第一纳米结构202。换言之，第一纳米结构202是通过以下方式移除：使用以比蚀刻第二纳米结构204更快的蚀刻速率蚀刻第一纳米结构202的选择性蚀刻制程，从而在第二纳米结构204之间形成空间(若纳米结构204是纳米片，则亦称为片-片空间)。此步骤可称为通道释放制程。在这个临时处理步骤中，第二纳米结构204之间的空间可被自然环境条件(例如，空气、氮气等)填充。在一些实施例中，第二纳米结构204可被称为纳米片、纳米线、纳米板、具有纳米比例尺寸的纳米环(例如，几纳米)，这取决于其几何形状。举例而言，在一些实施例中，由于完全移除第一纳米结构202的选择性蚀刻制程，第二纳米结构204可经修剪为具有基本圆形的形状(即，圆柱形)。在这种情况下，所得的第二纳米结构204可被称为纳米线。
136.在第一纳米结构202包括例如sige且第二纳米结构204包括例如si或sic的实施例中，可使用四甲基氢氧化铵(tmah)、氢氧化铵(nh4oh)或类似者来移除第一纳米结构202。在一些实施例中，通道释放步骤及侧向凹陷第一纳米结构202的先前步骤(即，如图10a至图10b中所图示的步骤)两者均使用以比蚀刻第二纳米结构204(例如，si)更快的蚀刻速率蚀刻第一纳米结构202(例如，sige)的选择性蚀刻制程，且因此在一些实施例中，这两个步骤可使用相同的蚀刻剂化学。在这种情况下，通道释放步骤的蚀刻时间/持续时间长于侧向凹陷第一纳米结构202的先前步骤的蚀刻时间/持续时间，以便完全移除牺牲纳米结构202。
137.在图17a及图17b中，栅极介电质共形地沉积在第一装置区1001及第二装置区1002两者中的栅极沟渠238中。栅极介电质包含一或多个介电层，诸如氧化物、一或多种金属氧化物、类似者、或其组合。举例而言，在一些实施例中，栅极介电质可包括第一栅极介电层240及第一栅极介电层240上方的第二栅极介电层242。在一些实施例中，第一栅极介电层240及第二栅极介电层242均包括高k介电材料，且在这些实施例中，第一栅极介电层240及第二栅极介电层242可具有大于约7.0的k值，且可包括金属氧化物或铪、铝、锆、镧、锰、钡、钛、铅、及其组合的硅酸盐。在一些实施例中，第一栅极介电层240包含与第二栅极介电层242不同的高k介电材料。举例而言，第一高k栅极介电层240由氧化铪(hafnium oxide，hfo2)制成，且第二高k栅极介电层242由氧化镧(lanthanum oxide，la2o3)制成。栅极介电层240及242可通过使用例如分子束沉积(mbd)、ald、pecvd、或类似者在第一装置区1001及第二装置区1002上方全域沉积。
138.在图18a至图19e中，硬遮罩层244沉积在第一装置区1001及第二装置区1002两者中的栅极沟渠238上。在一些实施例中，硬遮罩层244包括氧化铝(aluminum oxide，alo
x
)，其通过使用在ald工具中执行的ald制程沉积在第二栅极介电层242上方。
139.图25图示可利用以形成硬遮罩层244的实例ald工具300。在一些实施例中，ald工具300可自第一前驱物递送系统305及第二前驱物递送系统307接收前驱物材料，且形成硬遮罩层244至基板100上方的第二栅极介电层242上。硬遮罩层的形成可在接收第一前驱物材料及第二前驱物材料的沉积室303中执行。
140.第一前驱物递送系统305及第二前驱物递送系统307可彼此协同工作以将各种不
同的前驱物材料供应至置放基板100的沉积室303。第一前驱物递送系统305及第二前驱物递送系统307可具有彼此相似的实体组件。在其他实施例中，可使用更少或更多的前驱物递送系统。
141.举例而言，第一前驱物递送系统305及第二前驱物递送系统307可各包括气体供应308及流量控制器309。在第一前驱物材料以气态储存的一些实施例中，气体供应308可将第一前驱物材料供应至沉积室303。气体供应308可是诸如储气罐的容器，其可定位于沉积室303的本地或远离沉积室303而定位。替代地，气体供应308可是独立地制备第一前驱物材料且将其递送至流量控制器309的设施。可将用于第一前驱物材料的任何适合的源用作气体供应308，且完全旨在将所有这些源包括在实施例的范畴内。
142.气体供应308可将所需前驱物供应至流量控制器309。流量控制器309可用于控制前驱物流向气体控制器313，且最终流向沉积室303，从而亦有助于控制沉积室303内的压力。流量控制器309可是例如比例阀、调变阀、针阀、应力调节器、质流控制器、这些的组合、或类似者。然而，可利用用于控制及调节第一前驱物的流动的任何适合的方法，且完全旨在将所有这些组件及方法包括在实施例的范畴内。
143.然而，应理解，虽然第一前驱物递送系统305及第二前驱物递送系统307在本文中被描述为具有一致的组件，但这仅是说明性实例，并不旨在以任何方式限制实施例。替代地，可利用具有与ald工具300内的任何其他前驱物递送系统相同或不同的任何类型及数目的单一组件的任何类型的适合前驱物递送系统。完全旨在将所有这些前驱物系统包括在实施例的范畴内。
144.此外，在第一前驱物材料以固态或液态储存的实施例中，气体供应308可储存载气，且载气可引入前驱物罐(未单独图示)中，其以固态或液态储存第一前驱物。载气接着用于推动及携带第一前驱物，因为第一前驱物在被发送至气体控制器313之前蒸发或升华成前驱物罐的气体部分。可利用任何适合的方法及单元组合来提供第一前驱物，且完全旨在将所有这些单元组合包括在实施例的范畴内。在一些实施例中，载气可是氮气(nitrogen，n2)、氦气(helium，he)、氩气(argon，ar)、这些气体的组合、或类似者，尽管替代地可使用其他适合的载气。
145.第一前驱物递送系统305及第二前驱物递送系统307可将其各自的前驱物材料供应至气体控制器313中。气体控制器313将第一前驱物递送系统305及第二前驱物递送系统307与气体控制器313连接且隔离，以便将所需的前驱物材料递送至沉积室303。气体控制器313可包括诸如阀、流量计、感测器、及类似者的装置以控制前驱物中的各者的递送速率，且可由自控制单元315接收的指令来控制。在一些实施例中，净化气体分配系统314可连接至气体控制器313且提供净化气体至沉积室303。净化气体分配系统314可包括将净化气体提供至沉积室303的气罐或其他设施,净化气体诸如氮气(n2)、氦气(he)、氩气(ar)、氙气(xe)、或其组合、或类似者，或其他不反应气体。
146.气体控制器313在接收到来自控制单元315的指令时，可打开及关闭阀，以便将第一前驱物递送系统305或第二前驱物递送系统307中的一或多者连接至沉积室303，且经由歧管316将所需前驱物材料引导至沉积室303中的喷头317。喷头317可用于分散所选前驱物材料至沉积室303中，且可被设计成均匀地分散前驱物材料，以便最小化由于不均匀分散而可能产生的不需要的制程条件。在一个实施例中，喷头317可具有开口均匀地分散在喷头
317周围的圆形设计，以允许所需前驱物材料分散至沉积室303中。
147.然而，如上文所述的经由单个喷头317或经由单个引入点将前驱物材料引入沉积室303仅是示例性的，并不意欲限制实施例。替代地，可使用任意数目的单独及独立的喷头317或其他开口将前驱物材料引入沉积室303。完全旨在将喷头及其他引入点的所有这些组合包括在实施例的范畴内。
148.沉积室303可接收所需的前驱物材料且将前驱物材料暴露于半导体装置100。沉积室303可是适合于分散前驱物材料且使前驱物材料与半导体装置接触的任何所需形状。在图25中所图示的实施例中，沉积室303具有圆柱形侧壁及底部。然而，沉积室303不限于圆柱形，且可使用任何其他适合的形状，诸如空心方管、八角形、或类似者。此外，沉积室303可由对各种制程材料呈惰性的材料制成的壳体319围绕。因此，虽然壳体319可是能够承受沉积制程中涉及的化学物质及压力的任何适合的材料，但在一个实施例中，壳体319可是钢、不锈钢、镍、铝、这些的合金、这些的组合、及类似者。
149.在沉积室303内，半导体晶圆100可置放在安装平台331上，以便在沉积制程期间定位及控制半导体晶圆100。安装平台331可包括加热器332或其他加热机构，以便在ald制程期间加热半导体晶圆100。此外，尽管图25中图示了单个安装平台331，但任意数目的安装平台331亦可额外地包括在沉积室303内。
150.此外，沉积室303及安装平台331可是群集工具系统(未示出)的一部分。群集工具系统可与自动处理系统一起使用，以便在ald制程之前将半导体晶圆100定位且置放至沉积室303中；在ald制程期间定位、保持半导体晶圆100；且在沉积制程之后自沉积室303中移除半导体晶圆100。
151.沉积室303亦可具有排气出口325，用于排气以退出沉积室303。真空泵323可连接至沉积室303的排气出口325，以帮助排出废气。在控制单元315控制下的真空泵323亦可用于降低及控制沉积室303内的压力至所需压力，且亦可用于自沉积室303中排空前驱物材料或反应副产物，从而准备沉积制程的另一步骤。
152.图25的工具300可用于经由如图18a至图19e所图示的ald制程形成硬遮罩层244，其中图18a及图18b图示ald薄膜生长的初始阶段的横截面图，且图19a至图19e图示ald薄膜生长的最后阶段的各种实施例的横截面图。现在参考图26，图示了形成硬遮罩层244的实施例ald制程流程的摘要。在硬遮罩层244是诸如氧化铝的二元化合物的一些实施例中，ald制程包括一或多个沉积循环410，以沉积一或多个氧化铝单层。各个沉积循环410包括在第一脉冲时间t1内将含氧前驱物脉冲至ald室(步骤412)中，在第一净化时间t2内自ald室(步骤414)净化含氧前驱物，在第二脉冲时间t3内将含铝前驱物脉冲至ald室(步骤416)中，及在第二净化时间t4内自ald室净化含铝前驱物(步骤418)。含铝前驱物与含氧前驱物反应，以在第二栅极介电层242的经曝光表面上沉积氧化铝单层。各个沉积循环410沉积单个的氧化铝单层，且可执行任意数目的沉积循环410以沉积目标量的氮化钛单层。观察到在各个循环中，在脉冲含铝前驱物之前脉冲含氧前驱物可达成比在脉冲含氧前驱物之前脉冲含铝前驱物更佳的氧化铝薄膜品质(例如，更佳的厚度均匀性)。因此，在脉冲含铝前驱物之前脉冲含氧前驱物的顺序可有助于改善所得氧化铝薄膜的品质。
153.若含氧前驱物脉冲时间t1及/或含铝前驱物脉冲时间t3短于1秒，则可在第二栅极介电层242的各个角落242c处形成突出部244o，如图19c及图19d中所图示。在一些实施例
中，当ald循环410重复时，突出部244o将朝向彼此延伸以在相邻纳米结构204之间的各个空间243(可互换地称为片-片空间)中形成空隙、间隙或接缝孔gp，如图19c中所图示。在一些实施例中，当ald循环410重复时，突出部244o可合并，密封片-片空间243，其中空隙、间隙或接缝孔gp密封在各片-片空间243中，如图19d及图19e中所图示。在图19c的场景中，在后续barc涂布制程(如图20c中所图示)中，barc材料可无意中流入接缝孔gp中，这进而可在片-片空间243中留下barc残留物，因此阻碍了栅极金属材料在片-片空间243中的后续沉积。
154.因此，在本揭露的一些实施例中，延长含氧前驱物脉冲时间t1及/或含铝前驱物脉冲时间t3以将硬遮罩层244中的接缝孔gp的数目减小至可接受的量，或形成无接缝硬遮罩层244。举例而言，将含氧前驱物脉冲长于约1秒、约2秒、约3秒、约4秒、约5秒、约6秒、或更大的脉冲时间t1，且将含铝前驱物脉冲长于约1秒、约2秒、约3秒、约4秒、约5秒、约6秒、或更大的脉冲时间t3。当含氧前驱物脉冲时间t1及/或含铝前驱物脉冲时间t3长于约1秒时，脉冲时间持续足够长以帮助扩散含氧前驱物及/或含铝前驱物更深地进入片-片空间243，这进而可抑制在第二栅极介电层242的一些或所有角落242c处形成突出物，这进而可减小硬遮罩层244中的接缝孔gp的数目或百分比。在此上下文中，接缝孔百分比可被称为所有接缝孔的总接缝孔尺寸与硬遮罩层的尺寸的比率。无接缝硬遮罩层244(如图19a中所图示)可有助于降低在后续处理中barc在片-片空间243中流动的风险。具有可接受量的接缝孔的硬遮罩层对于后续硬遮罩移除制程可是有利的，因为通过湿式蚀刻移除硬遮罩层所需的时间更少。
155.此外，在一些实施例中，含氧前驱物净化时间t2及/或含铝前驱物净化时间t3经延长以去除由含氧前驱物脉冲步骤412及/或含铝前驱物脉冲步骤416产生的副产物，这进而可降低副产物在图19b的横截面中的栅极沟渠中的最顶纳米结构204c之上合并的风险。
156.在一些实施例中，含氧前驱物净化时间t2为含氧前驱物脉冲时间t1的至少约15倍。因为含氧前驱物脉冲时间t1长于约1秒，所以含氧前驱物净化时间t2长于约15秒。类似地，若含氧前驱物脉冲时间t1长于2秒，则含氧前驱物净化时间t2长于约30秒，依此类推。在一些实施例中，含铝前驱物净化时间t4为含铝前驱物脉冲时间t3的至少约十倍。因为含铝前驱物脉冲时间t3长于约1秒，所以含铝前驱物净化时间t4长于约10秒。类似地，若含铝前驱物脉冲时间t3长于2秒，则含铝前驱物净化时间t4长于约20秒，依此类推。
157.在一些实施例中，含氧前驱物净化时间t2与含氧前驱物脉冲时间t1的比率大于含铝前驱物净化时间t4与含铝前驱物脉冲时间t3的比率，因为与净化含氧前驱物气体(例如，h2o)相比，更容易净化含铝前驱物气体(例如，tma)。举例而言，含氧前驱物净化时间t2与含氧前驱物脉冲时间t1的比率至少约为15:1，且含铝前驱物净化时间t4与含铝前驱物脉冲时间t3的比率至少约为10:1。
158.在一些实施例中，含氧前驱物脉冲时间t1与含铝前驱物脉冲时间t3基本相同。在这种情况下，含氧前驱物净化时间t2长于含铝前驱物净化时间t4。举例而言，当含氧前驱物脉冲时间t1与含铝前驱物脉冲时间t3基本相同时，含氧前驱物净化时间t2与含铝前驱物净化时间t4的比率约为3:2。举例而言，当含氧前驱物脉冲时间t1及含铝前驱物脉冲时间t3相同且均长于约1秒时，含氧前驱物净化时间t2长于约15秒，且含铝前驱物净化时间t4长于约10秒且小于含氧前驱物净化时间t2。
159.在一些实施例中，在ald沉积循环410中使用的含铝前驱物包括例如三甲基铝、具
有式al2(ch3)6的化合物，缩写为al2me6、(alme3)2或缩写tma。在一些实施例中，在ald沉积循环410中使用的含氧前驱物是水(water，h2o)、氧(oxygen，o2)、臭氧(ozone，o3)、过氧化氢(hydrogen peroxide，h2o2)、或类似者。在一些实施例中，ald沉积循环410使用h2o作为第一前驱物及tma作为第二前驱物。在一些实施例中，在ald沉积循环410中的各个步骤中，沉积室可保持在低于约1.5托的恒压(等压)及大于约250℃的恒温(等温)下。在一些实施例中，沉积循环410的数目在约20至约60的范围内。若制程条件(例如，压力、温度、及循环数目)在上述选定范围之外，则硬遮罩层244可形成具有不可接受数目或百分比的接缝孔。
160.在上述实施例中，硬遮罩层244由氧化铝制成。然而，在一些其他实施例中，可使用其他材料作为硬遮罩层244，只要硬遮罩层244与待图案化的下伏层(例如，第二栅极介电层242)具有蚀刻选择性。作为实例而非意欲为限制性的，硬遮罩层244可包括氧化钛(titanium oxide，tio
x
)、氧化锆(zirconium oxide，zro
x
)、氧化锌(zinc oxide，zno)、氧化锡(tin oxide，sno
x
)、氮化硅、碳化硅、碳氮化硅、组合或多层或类似者。在一些实施例中，用于形成这些材料的ald制程可使用第一前驱物气体及第二前驱物气体，其中第一前驱物气体可包括例如二乙基锌(dez，zn(c2h5)2)、四(二甲氨基)钛(tdmat，ti[(ch3)2n]4)、异丙醇钛(ttip，ti[(ch3)2och]4)、四氯化钛(titanium tetrachloride，ticl4)、双(叔丁基氨基)硅烷(btbas，[nh(c4h9)]2sih2)、双(二乙氨基)硅烷(bdis，sih2[n(c2h5)2]2)、三(二甲胺基)硅烷(3dmas，sih[n(ch3)2]3)、四(二甲氨基)锆(tdmaz，zr[n(ch3)2]4)、四氯化锆(zirconium tetrachloride，zrcl4)、四(二甲氨基)锡(tdmasn，sn[n(c2h5)4])、或类似者，且第二前驱物气体可包括例如氧源(例如，水(h2o)、氧(o2)、臭氧(o3)、过氧化氢(h2o2)、一氧化二氮(nitrous oxide，n2o)、或类似者)、另一反应化合物(例如，氮(n2)、氨(ammonia，nh3)、或类似者)、其组合、或类似者。
[0161]
在图20a至图20d中，在硬遮罩层244上方形成底部抗反射涂膜(barc)层246。barc层246用于在后续微影术曝光制程中减少反射。在一些实施例中，barc层246可是旋涂在第一装置区1001及第二装置区1002两者上的有机barc层。若硬遮罩层244如图19c中所图示的在片-片空间243中包括未密封的接缝孔gp，则barc材料可无意中流入接缝孔gp中，如图20c及图20d中所图示。在用于移除barc层246的后续电浆灰化制程中，难以移除接缝孔gp中的barc材料，这进而可在片-片空间中留下barc残留物，从而阻碍栅极金属材料在片-片空间中的后续沉积。相反，若硬遮罩层244是如图19a中所图示的无接缝，则没有barc材料流入如图20a中所图示的片-片空间中，且因此在以下电浆灰化制程完成之后，没有barc残留物保留在片-片空间中，这进而促进了栅极金属材料在片-片空间中的后续沉积。
[0162]
在图21a及图21b中，接着在barc层246上方形成光阻剂层248且经图案化以曝光第二装置区1002但不曝光第一装置区1001。在一些实施例中，光阻剂层248是使用旋装涂布制程形成的有机材料，接着使用适合的光学微影术技术图案化有机材料以曝光第二装置区1002。举例而言，辐照(曝光)且显影光阻剂材料以移除光阻剂材料的部分。更详细地，光罩或主光罩(未示出)可置放在光阻剂材料之上，其接着可经曝光于辐射光束，辐射光束可是紫外线(ultraviolet，uv)或准分子激光，诸如氟化氪(krypton fluoride，krf)准分子激光、或氟化氩(argon fluoride，arf)准分子激光。举例而言，可使用浸润式微影术工具或极紫外光(extreme ultraviolet light，euv)工具来执行光阻剂材料的曝光，以提高解析度且减小最小可达成节距。barc层246用于减少光阻剂材料曝光期间的反射。可执行烘烤或固
化操作来硬化经曝光光阻剂材料，且可使用显影剂来移除光阻剂材料的经曝光或未曝光部分，这取决于是否使用正型或负型抗蚀剂。
[0163]
在形成经图案化光阻剂层248之后，通过使用经图案化光阻剂层248作为蚀刻遮罩来移除第二装置区1002中的barc层246的经曝光部分，使得硬遮罩层244曝光在第二装置区1002中。在一些实施例中，硬遮罩层244可通过使用用基于氟及/或基于氯的蚀刻剂的电浆干式蚀刻来蚀刻。
[0164]
接下来，在图22a及图22b中，通过使用光阻剂层248作为蚀刻遮罩移除第二装置区1002中的硬遮罩层244的经曝光部分及第二装置区1002中的第二栅极介电层242的下伏部分，使得第一栅极介电层曝光在第二装置区中。在一些实施例中，硬遮罩层244、及第二栅极介电层242可通过使用用基于氟及/或基于氯的蚀刻剂的电浆干蚀刻来蚀刻。在一些实施例中，使用相同的蚀刻剂在连续电浆蚀刻制程中蚀刻第二装置区1002中的barc层246、硬遮罩层244、及第二栅极介电层242。在一些其他实施例中，使用不同的蚀刻剂在不同的蚀刻制程中蚀刻第二装置区1002中的barc层246、硬遮罩层244、及第二栅极介电层242中的两者或更多者。举例而言，硬遮罩层244可通过使用对硬遮罩层244的材料具有选择性的蚀刻剂的湿式蚀刻制程来移除。换言之，用于移除硬遮罩层244的蚀刻剂以比蚀刻第二栅极介电层242的材料(例如，氧化镧)更快的蚀刻速率蚀刻硬遮罩层244的材料(例如，氧化铝)。在硬遮罩层244移除完成之后，使用对第二栅极介电层242的材料具有选择性的蚀刻剂通过干式蚀刻或湿式蚀刻来移除经曝光的第二栅极介电层242。在这种情况下，用于移除第二栅极介电层242的蚀刻剂以比蚀刻第一栅极介电层240的材料(例如，氧化铪)更快的蚀刻速率蚀刻第二栅极介电层242的材料(例如，氧化镧)，以便防止损坏第一栅极介电层240。
[0165]
接下来，通过使用例如电浆灰化制程自第一装置区1001移除光阻剂层248及barc层246。所得结构图示在图23a及图23b中。在一些实施例中，执行电浆灰化制程使得光阻剂及barc的有机材料的温度升高，直至这些有机材料经历热分解且可经移除。剩余的硬遮罩层244通过例如使用对硬遮罩层244的材料具有选择性的蚀刻剂的湿式蚀刻制程自第一装置区1001移除。换言之，用于自第一装置区1001移除硬遮罩层244的蚀刻剂以比蚀刻第二栅极介电层242的材料(例如，氧化镧)更快的蚀刻速率蚀刻硬遮罩层244的材料(例如，氧化铝)。
[0166]
在图23a及图23b中，第一装置区1001中的晶体管具有第一栅极介电层240及第二栅极介电层242，而第二装置区1002中的晶体管具有第一栅极介电层240但没有第二栅极介电层242。因此，第一装置区1001中的晶体管具有与第二装置区1002中的晶体管不同的栅极介电组成物，这进而导致第一装置区1001中的晶体管与第二装置区1002中的晶体管之间的定限电压差值。
[0167]
在图24a及图24b中，一或多个功函数金属层250沉积在第一装置区1001中的第二栅极介电层242上，且沉积在第二装置区1002中的第一栅极介电层240上，接着通过在一或多个功函数金属层250上沉积填充金属252以填充栅极沟渠的剩余部分。接着在填充金属252上执行cmp，直至ild层236经曝光，从而使得填充金属252、一或多个功函数金属层250、第一栅极介电层240及第二栅极介电层242、接触蚀刻停止层234、及ild层236具有基本水平的顶表面。
[0168]
在一些实施例中，若栅极介电组成物差异达成令人满意的定限电压调谐结果，则
第一装置区1001中的功函数金属层250的数目与第二装置区1002中的功函数金属层250的数目相同。在一些其他实施例中，第一装置区1001中的功函数金属层250的数目可大于或小于第二装置区1002中的功函数金属层250的数目，以进一步辅助定限电压调谐。具有不同数目的功函数金属层250的栅极堆叠可使用适合的光学微影术及蚀刻制程来制造，如先前关于图18a至图22b所描述。举例而言，第一及第二功函数金属层全域地沉积在第一装置区1001及第二装置区1002上方，且接着通过使用如先前关于图18a至图19e所描述的ald制程在第二功函数金属层上方沉积硬遮罩层，且硬遮罩层接着经图案化以在第一装置区1001及第二装置区1002中的一者中曝光第二功函数金属层的一部分，随后移除第二功函数金属层的经曝光部分。结果，第一装置区1001及第二装置区1002中的一者中的第一栅极堆叠具有两个功函数金属层，且第一装置区1001及第二装置区1002中的第二者中的第二栅极堆叠具有一个功函数金属层。
[0169]
一或多个功函数金属层250可包括一或多个功函数金属，以为高k/金属栅极结构提供适合的功函数。对于n型gaa-fet，一或多个功函数金属层250可包括一或多个n型功函数金属(n型金属)。n型功函数金属可示例性地包括但不限于铝化钛(titanium aluminide，tial)、氮化铝钛(titanium aluminium nitride，tialn)、碳氮化钽(carbo-nitride tantalum，tacn)、铪(hafnium，hf)、锆(zirconium，zr)、钛(titanium，ti)、钽(tantalum，ta)、铝(aluminum，al)、金属碳化物(例如，碳化铪(hafnium carbide，hfc)、碳化锆(zirconium carbide，zrc)、碳化钛(titanium carbide，tic)、碳化铝(aluminum carbide，alc))、铝化物、及/或其他适合的材料。另一方面，对于p型gaa-fet，一或多个功函数金属层250可包括一或多个p型功函数金属(p型金属)。p型功函数金属可示例性地包括但不限于氮化钛(titanium nitride，tin)、氮化钨(tungsten nitride，wn)、钨(tungsten，w)、钌(ruthenium，ru)、钯(palladium，pd)、铂(platinum，pt)、钴(cobalt，co)、镍(nickel，ni)、导电金属氧化物、及/或其他适合的材料。
[0170]
在一些实施例中，填充金属252可示例性地包括但不限于钨、铝、铜、镍、钴、钛、钽、氮化钛、氮化钽、硅化镍、硅化钴、tac、tasin、tacn、tial、tialn、或其他适合的材料。
[0171]
基于以上讨论，可看出本揭露在各种实施例中提供了优势。然而，应理解，其他实施例可提供额外的优势，并且并非所有优势都必须在本文中揭示，且没有特定的优势需要用于所有实施例。一个优势是，在硬遮罩沉积的各个ald循环中延长脉冲时间及/或净化时间可将所得硬遮罩层中的接缝孔的数目减少至可接受的量，或甚至形成无接缝硬遮罩层。另一优势是，无接缝硬遮罩层有助于降低有机材料(例如，barc材料)流入相应纳米片之间的片-片空间的风险。另一优势是，具有可接受量的接缝孔的硬遮罩层对于硬遮罩移除制程可是有利的。
[0172]
在一些实施例中，一种晶体管栅极形成的方法包含在基板上方形成第一鳍片及第二鳍片，第一鳍片及第二鳍片各包含交替堆叠的第一半导体层及第二半导体层；在第一及第二鳍片上方形成虚设栅极结构，且在虚设栅极结构的任一侧上形成栅极间隔物；移除虚设栅极结构以在第一鳍片上方形成第一栅极沟渠且在第二鳍片上方形成第二栅极沟渠；移除第一半导体层，使得第二半导体层悬置在第一及第二栅极沟渠中；在第二半导体层的各者周围沉积第一栅极介电层，且在第一栅极介电层周围沉积第二栅极介电层；执行原子层沉积(ald)制程以在第二栅极介电层周围形成硬遮罩层，ald制程包含将第一前驱物脉冲至
沉积室，第一脉冲时间长于约1秒；图案化硬遮罩层；及在经图案化硬遮罩层就位的情况下，在第二栅极沟渠中蚀刻第二栅极介电层的一部分。在一些实施例中，ald制程进一步包含在将第一前驱物脉冲至沉积室之后，在一第二脉冲时间内将第二前驱物脉冲至沉积室，第二脉冲时间长于约1秒。在一些实施例中，第一脉冲时间与第二脉冲时间基本相同。在一些实施例中，第一前驱物是含氧的，且第二前驱物是含金属的。在一些实施例中，第一前驱物是含氧的，且第二前驱物是含铝的。在一些实施例中，ald制程进一步包含在将第一前驱物脉冲至沉积室之后及将第二前驱物脉冲至沉积室之前，对沉积室进行净化，净化时间为第一脉冲时间的至少约15倍。在一些实施例中，ald制程进一步包含在将第二前驱物脉冲至沉积室之后，对沉积室进行净化，且净化时间为第二脉冲时间的至少约10倍。在一些实施例中，第二栅极介电层及硬遮罩层是具有不同金属组成物的金属氧化物层。在一些实施例中，第二栅极介电层包含氧化镧，且硬遮罩层包含氧化铝。在一些实施例中，第一栅极介电层包含氧化铪。在一些实施例中，方法进一步包含在蚀刻第二栅极沟渠中的第二栅极介电层的部分之后，移除经图案化硬遮罩层；及在移除经图案化硬遮罩层之后，在第一及第二栅极沟渠中沉积一或多种金属材料。
[0173]
在一些实施例中，一种晶体管栅极形成的方法包含在基板上方形成第一及第二鳍片，第一及第二鳍片各包含交替堆叠的第一半导体层及第二半导体层；形成跨第一及第二鳍片的第一及第二虚设栅极结构；在第一虚设栅极结构的任一侧上形成第一栅极间隔物，在第二虚设栅极结构的任一侧上形成第二栅极间隔物；移除第一及第二虚设栅极结构，以在第一栅极间隔物之间形成第一栅极沟渠，且在第二栅极间隔物之间形成第二栅极沟渠；在第一及第二栅极沟渠中选择性地蚀刻第一半导体层；在第一及第二栅极沟渠中沉积第一栅极介电层，且在第一栅极介电层上方沉积第二栅极介电层；通过使用一或多个原子层沉积(ald)循环在第二栅极介电层上方形成硬遮罩层，各个循环包含顺序执行第一脉冲步骤、在第一净化时间内的第一净化步骤、第二脉冲步骤、及在第二净化时间内的第二净化步骤，其中第一净化时间长于第二净化时间；图案化硬遮罩层以曝光第二栅极介电层的一部分；及蚀刻第二栅极介电层的经曝光部分。在一些实施例中，第一脉冲步骤在一脉冲时间内脉冲一含氧前驱物，脉冲时间短于第一及第二净化时间两者。在一些实施例中，第一净化时间为脉冲时间的至少约15倍。在一些实施例中，第二脉冲步骤在一脉冲时间内脉冲一含铝前驱物，脉冲时间短于第一及第二净化时间两者。在一些实施例中，第二净化时间为脉冲时间的至少约十倍。在一些实施例中，第一脉冲步骤持续第一脉冲时间，且第二脉冲步骤持续第二脉冲时间，且第一净化时间与第一脉冲时间的比率大于第二净化时间与第二脉冲时间的比率。
[0174]
在一些实施例中，一种晶体管栅极形成的方法包含形成第一鳍片及第二鳍片，第一及第二鳍片各包含交替堆叠的第一半导体层及第二半导体层；分别形成跨第一及第二鳍片的虚设栅极结构；在虚设栅极结构的任一侧上形成栅极间隔物；移除虚设栅极结构及第一半导体层，以在第二半导体层的相应者之间形成多个空间；顺序沉积第一栅极介电层及第二栅极介电层至第二半导体层的相应者之间的多个空间中；执行原子层沉积(ald)制程以在第二栅极介电层上方形成硬遮罩层，ald制程包含在第一脉冲时间内将第一前驱物脉冲至沉积室中，且在第一净化时间内自沉积室净化第一前驱物，第一净化时间为第一脉冲时间的至少约15倍；图案化硬遮罩层以曝光第二栅极介电层的一部分；及蚀刻第二栅极介
电层的经曝光部分。在一些实施例中，第一脉冲时间长于约1秒。在一些实施例中，ald制程进一步包含在自沉积室净化第一前驱物之后，在第二脉冲时间内将第二前驱物脉冲至沉积室，第二脉冲时间长于约1秒。
[0175]
前述内容概述若干实施例的特征，使得熟悉此项技术者可更佳地理解本揭露的态样。熟悉此项技术者应了解，其可易于使用本揭露作为用于设计或修改用于实施本文中引入的实施例的相同目的及/或达成相同优势的其他制程及结构的基础。熟悉此项技术者亦应认识到，此类等效构造并不偏离本揭露的精神及范畴，且此类等效构造可在本文中进行各种改变、取代、及替代而不偏离本揭露的精神及范畴。