技术特征：
1.一种形成半导体结构的方法，包括：在衬底的顶部部分中形成牺牲特征；在所述牺牲特征之上形成鳍；在源极/漏极s/d区域中使所述鳍凹陷，从而形成暴露所述牺牲特征的s/d沟槽；在所述s/d沟槽中形成s/d外延特征；去除所述衬底的底部部分，从而从所述衬底的背面暴露所述牺牲特征；以及用导电特征替换所述牺牲特征。2.根据权利要求1所述的方法，其中，用所述导电特征替换所述牺牲特征包括：在选择性蚀刻工艺中去除所述牺牲特征，从而形成暴露所述s/d外延特征的沟槽，以及在所述沟槽中沉积所述导电特征。3.根据权利要求2所述的方法，其中，所述沟槽还暴露所述衬底的顶部部分，并且其中，用所述导电特征替换所述牺牲特征还包括：在去除所述牺牲特征之前，从所述沟槽去除所述衬底的顶部部分，以及邻接所述牺牲特征沉积电介质层。4.根据权利要求1所述的方法，其中，所述导电特征与所述s/d外延特征实体接触。5.根据权利要求1所述的方法，其中，所述衬底包括埋置绝缘层，并且其中，形成所述牺牲特征包括：对所述衬底的顶部部分进行图案化，从而形成暴露所述埋置绝缘层的开口，以及在所述开口中沉积所述牺牲特征，从而覆盖所述埋置绝缘层。6.根据权利要求5所述的方法，其中，去除所述衬底的底部部分包括：去除所述埋置绝缘层。7.根据权利要求1所述的方法，其中，所述衬底的顶部部分包括上覆半导体层，并且其中，所述鳍具有位于所述上覆半导体层正上方的第一侧壁和位于所述牺牲特征正上方的第二侧壁。8.根据权利要求1所述的方法，其中，所述鳍具有第一侧壁和第二侧壁，这两个侧壁都位于所述牺牲特征正上方。9.一种形成半导体结构的方法，包括：提供具有正面和背面的结构，所述结构包括位于所述结构的背面的衬底和位于所述结构的正面的鳍，其中，所述衬底包括位于所述鳍之下的牺牲特征，并且其中，所述鳍包括交替布置的多个牺牲层和多个沟道层；从所述结构的正面凹陷所述鳍，从而在源极/漏极s/d区域中暴露所述牺牲特征；在所述牺牲特征之上形成s/d外延特征；从所述结构的背面减薄所述结构，直到所述牺牲特征被暴露；从所述结构的背面蚀刻所述牺牲特征以形成暴露所述s/d外延特征的沟槽；在所述沟槽中沉积导电特征；以及在所述结构的背面形成金属布线层，其中，所述金属布线层通过所述导电特征电耦合到所述s/d外延特征。10.一种半导体结构，包括：第一源极/漏极s/d外延特征和第二s/d外延特征；
一个或多个沟道结构，连接所述第一s/d外延特征和第二s/d外延特征；栅极结构，接合所述一个或多个沟道结构，其中，所述第一s/d外延特征和第二s/d外延特征、所述一个或多个沟道结构和所述栅极结构位于所述半导体结构的正面；金属布线层，位于所述半导体结构的背面；以及导电特征，连接所述金属布线层和所述第一s/d外延特征，其中，所述导电特征延伸到所述一个或多个沟道结构正下方的位置。
技术总结
本公开涉及具有背面电源轨的半导体器件及其形成方法。一种制造半导体器件的方法，包括：在衬底之上形成鳍结构，在鳍结构之上形成牺牲栅极结构，以及蚀刻鳍结构的源极/漏极(S/D)区域以形成S/D凹部。该鳍结构包括交替堆叠的第一半导体层和第二半导体层。该方法还包括在S/D凹部中沉积绝缘电介质层，在绝缘电介质层的底部部分之上沉积蚀刻保护层，以及部分地去除绝缘电介质层。该方法还包括在S/D凹部中生长外延S/D特征。绝缘电介质层的底部插入外延S/D特征和衬底。延S/D特征和衬底。延S/D特征和衬底。
技术研发人员：简宏仲 陈昭宏 谢铭峯
受保护的技术使用者：台湾积体电路制造股份有限公司
技术研发日：2021.08.09
技术公布日：2022/1/18