集成逆导二极管的可控硅版图结构的制作方法

1.本发明涉及半导体技术领域，尤其是一种集成逆导二极管的可控硅（scr）。


背景技术：

2.静电放电esd (electro
‑
static discharge, 静电放电)在芯片的制造、封装、测试和使用过程中无处不在，积累的静电荷以几安培或几十安培的电流在纳秒到微秒的时间里释放,瞬间功率高达几十或者上百瓦，对电路系统内的芯片的摧毁强度极大。据统计35%以上的芯片失效是由于esd损伤引起的。所以芯片或系统的设计中，静电保护模块的设计直接关系到电路系统的功能稳定性，以及系统可靠性，对电子产品极为重要。tvs是用于系统级esd/eos防护的核心器件，其性能对电子系统的可靠性至关重要。
3.对于单向阵列tvs保护电路而言，除了正向的esd/eos防护外还需要通过负向的电脉冲测试，而具有逆导二极管的scr由于其逆导二极管能够大大降低逆向电阻，因此可承受更高的负向脉冲能量。而逆导二极管本质上是一额外器件，其版图布局无论对芯片的整体成本或是逆向esd性能而言是十分重要的。


技术实现要素：

4.本发明的目的是在于克服现有技术中存在的不足，提供一种集成逆导二极管的可控硅版图结构，在版图中，逆导二极管与scr器件被集成在同一个n型衬底中，通过逆导二极管的反偏结实现一定电压下的隔离，同时通过仅一层金属，将scr与逆导二极管进行连接形成所需电路；该版图布局简单，寄生参数少，成本低，适用于scr器件的设计与拓展。为实现以上技术目的，本发明实施例采用的技术方案是：本发明实施例提供了一种集成逆导二极管的可控硅版图结构，包括n型衬底，在n型衬底右侧部分的顶部区域制作有用于形成scr器件的p型阱区；在n型衬底内，p型阱区的前侧制作有用于降低逆导二极管电阻的n型阱区；在p型阱区左侧外部，n型阱区后侧的n型衬底内制作有形成阳极接触的第一n+区和第一p+区；第一n+区在第一p+区的左侧且两者相切；在p型阱区内部，制作有形成阴极接触的第二n+区和第二p+区；第二n+区在第二p+区的左侧且两者相切；在p型阱区左边界与n型衬底的边界处，设有第三n+区跨接在此处；在n型阱区内部，制作有用于逆导二极管d的第四n+区和第四p+区；在所述第一n+区、第一p+区、第二n+区、第二p+区、第三n+区、第四n+区和第四p+区内均设有用于与金属层相连的接触孔；第一n+区和第一p+区通过接触孔与scr阳极金属相连，形成scr器件阳极a；第二n+区和第二p+区通过接触孔与scr阴极金属相连，形成scr器件阴极k；第三n+区与n型阱区内的第四p+区分别通过接触孔与中间金属相连；n型阱区内的第四n+区通过接触孔与scr阳极金属相连。
5.进一步地，scr阳极金属、scr阴极金属和中间金属位于同一层。
6.进一步地，在n型阱区内部，第四n+区位于n型阱区的前半部分，第四p+区位于n型阱区的后半部分。
7.进一步地，在n型阱区内部，逆导二极管d区域采用纵向指条布局，若干个第四n+区和第四p+区在n型阱区中从左到右交替设置。
8.本发明实施例提供的技术方案带来的有益效果是：当采用本技术的版图布局后，逆导二极管可以获得很低的电阻，同时其反向耐压结由n型阱区和第四p+区构成，可以提供足够的耐压用于scr与逆导二极管之间的电学隔离，同时该版图仅使用一层金属以及与常规scr完全相同的版次，因此最大限度的降低了成本；由于逆导二极管仍是做在n型衬底中，因此其第四p+区与衬底不存在结电容以外的额外的寄生电容。
附图说明
9.图1为本发明实施例中的集成逆导二极管的scr结构示意图。
10.图2为本发明实施例一中的版图结构示意图。
11.图3为本发明实施例二中的版图结构示意图。
具体实施方式
12.为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
13.实施例一，如图1、图2所示；本实施例提供了一种集成逆导二极管的可控硅版图结构，包括n型衬底1，在n型衬底1右侧部分的顶部区域制作有用于形成scr器件的p型阱区2；在n型衬底1内，p型阱区2的前侧（按图2中的方位，下方定义为前方）制作有用于降低逆导二极管电阻的n型阱区3；在p型阱区2左侧外部，n型阱区3后侧的n型衬底1内制作有形成阳极接触的第一n+区401和第一p+区501；第一n+区401在第一p+区501的左侧且两者相切；在p型阱区2内部，制作有形成阴极接触的第二n+区402和第二p+区502；第二n+区402在第二p+区502的左侧且两者相切；在p型阱区2左边界与n型衬底1的边界处，设有第三n+区403跨接在此处；在n型阱区3内部，前半部分制作有用于逆导二极管d的第四n+区404，后半部分制作有用于逆导二极管d的第四p+区504；在所述第一n+区401、第一p+区501、第二n+区402、第二p+区502、第三n+区403、第四n+区404和第四p+区504内均设有用于与金属层相连的接触孔6；第一n+区401和第一p+区501通过接触孔6与scr阳极金属7相连，形成scr器件阳极a；第二n+区402和第二p+区502通过接触孔6与scr阴极金属8相连，形成scr器件阴极k；第三n+区403与n型阱区3内的第四p+区504分别通过接触孔6与中间金属9相连；n型阱区3内的第四n+区404通过接触孔6与scr阳极金属7相连；作为优选，scr阳极金属7、scr阴极金属8和中间金属9位于同一层；其工作原理是，当正向测试scr器件电容时，由于逆导二极管d的n型阱区3/第四p+区504电容被scr的n型衬底1短路，因此对整体电容影响很小；另一方面当负向esd/eos能量
出现时，电流通过scr阴极端的第二p+区502，p型阱区2，跨接的第三n+区403组成的二极管通过中间金属9流向逆导二极管d，由于逆导二极管的宽长比可设计的较大，阴阳极距可设计的很近，因此可大大降低负向电阻，从而提高负向esd/eos性能。
14.实施例二，如图1、图3所示；本实施例提供了一种集成逆导二极管的可控硅版图结构，包括n型衬底1，在n型衬底1右侧部分的顶部区域制作有用于形成scr器件的p型阱区2；在n型衬底1内，p型阱区2的前侧（按图2中的方位，下方定义为前方）制作有用于降低逆导二极管电阻的n型阱区3；在p型阱区2左侧外部，n型阱区3后侧的n型衬底1内制作有形成阳极接触的第一n+区401和第一p+区501；第一n+区401在第一p+区501的左侧且两者相切；在p型阱区2内部，制作有形成阴极接触的第二n+区402和第二p+区502；第二n+区402在第二p+区502的左侧且两者相切；在p型阱区2左边界与n型衬底1的边界处，设有第三n+区403跨接在此处；在n型阱区3内部，逆导二极管d区域采用纵向指条布局，包括在n型阱区3中从左到右交替设置的若干个第四n+区404和第四p+区504；在图3中，示例性的画出了从左到右交替设置的第四n+区404、第四p+区504、第四n+区404；实际根据需要还可以设置更多的第四n+区404、第四p+区504；在所述第一n+区401、第一p+区501、第二n+区402、第二p+区502、第三n+区403、第四n+区404和第四p+区504内均设有用于与金属层相连的接触孔6；第一n+区401和第一p+区501通过接触孔6与scr阳极金属7相连，形成scr器件阳极a；第二n+区402和第二p+区502通过接触孔6与scr阴极金属8相连，形成scr器件阴极k；第三n+区403与n型阱区3内的第四p+区504分别通过接触孔6与中间金属9相连；n型阱区3内的第四n+区404通过接触孔6与scr阳极金属7相连；作为优选，scr阳极金属7、scr阴极金属8和中间金属9位于同一层；其工作原理是，当正向测试scr器件电容时，由于逆导二极管d的n型阱区3/第四p+区504电容被scr的n型衬底1短路，因此对整体电容影响很小；另一方面当负向esd/eos能量出现时，由于指条布局可放置更多的第四n+区404和第四p+区504条，因此电流通道更加宽大，寄生电阻更低，电流能力更强。
15.综上，本技术提出的一种集成逆导二极管的可控硅版图布局能够很好的解决逆导二极管衬底寄生电容问题，隔离问题，以及工艺兼容问题。在不增加掩模版，不要求额外工艺流程的情况下实现紧凑布局，电学隔离。另一方面，通过高宽长比的逆导二极管版图可以实现更好的负向电流性能同时对输入电容影响很小。
16.最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。