半导体存储装置的制作方法

半导体存储装置
1.本技术享受以日本专利申请2021-042876号(申请日：2021年3月16日)为基础申请的优先权。本技术通过参照该基础申请而包括基础申请的全部内容。
技术领域
2.实施方式涉及半导体存储装置。


背景技术：

3.作为存储大容量数据的半导体存储装置，已知有使存储单元的电阻值变化来存储信息的电阻变化型的半导体存储装置。


技术实现要素：

4.在这种半导体存储装置中，采用了以下构造：在记录信息的存储层连接设置电极层，通过电极层的通电加热来使存储层的状态变化从而进行信息的写入和擦除。因此，为了推进半导体存储装置的集成化，需要推进电极层的薄型化。另外，希望在将保持于存储层的信息擦除的情况下使将存储层的状态重置时的电流值尽量小。
5.本发明所要解决的课题在于，提供能够谋求电极层的膜厚降低和重置电流的降低的半导体存储装置。
6.实施方式的半导体存储装置具有由第1物质形成的电极。具有将所述电极和存储物质层叠化成薄膜状的构造。所述存储物质由通过基于通电的加热而能够切换高电阻状态的电阻率和低电阻状态的电阻率的第2物质形成。具备由熔融温度比所述存储物质高的物质形成的侧壁层。所述第1物质具有通过电子衍射无法确认衍射峰的非晶结构，热传导率与单相金属相比低2个数量级，电阻率为50mω
·
cm以下，具有正的温度依赖性。
附图说明
7.图1是第1实施方式的半导体存储装置的框图。
8.图2是示出该半导体存储装置的存储单元阵列的结构的电路图。
9.图3是示出该存储单元阵列的结构的立体图。
10.图4是示出设置于该存储单元阵列的存储垫(memory mat)的要部的局部剖视图。
11.图5是示出设置于该存储单元阵列的第2实施方式的存储垫的要部的局部剖视图。
12.图6是示出设置于该存储单元阵列的第3实施方式的存储垫的要部的局部剖视图。
13.图7是示出设置于该存储单元阵列的第4实施方式的存储垫的要部的局部剖视图。
14.图8是示出设置于该存储单元阵列的第5实施方式的存储垫的要部的局部剖视图。
15.图9是示出设置于该存储单元阵列的第6实施方式的存储垫的要部的局部剖视图。
16.图10是示出该半导体存储装置的存储垫的一实施方式中的制造方法的局部剖视图。
17.图11是示出该半导体存储装置的存储垫的一实施方式中的制造方法的局部剖视
图。
18.图12是示出该半导体存储装置的存储垫的一实施方式中的制造方法的局部剖视图。
19.图13是示出该半导体存储装置的存储垫的一实施方式中的制造方法的局部剖视图。
20.图14是示出该半导体存储装置的存储垫的一实施方式中的制造方法的局部剖视图。
21.图15是示出该半导体存储装置的存储垫的一实施方式中的制造方法的局部剖视图。
22.图16是示出该半导体存储装置的存储垫的一实施方式中的制造方法的局部剖视图。
23.图17是关于对存储垫的相变膜应用的碳和非晶合金示出热传导率的温度依赖性的坐标图。
24.图18是关于该非晶合金示出每个温度的x射线衍射分析结果的坐标图。
25.图19是用于对将在该半导体装置的存储垫的一实施方式中构成电极的碳膜置换为非晶合金的情况下的效果进行说明的局部剖视图。
26.标号说明
[0027]1…
半导体存储装置，11
…
存储单元阵列，mc、mc1、mc2
…
存储单元，bl
…
位线，wl、wl1、wl2
…
字线，pcm
…
相变膜，sel
…
选择器，18
…
绝缘层，20
…
下部电极层，sel
…
选择器层，22
…
中间电极层，23、25
…
阻挡层，26
…
上部电极层，27a、27b、27c、27d、27e、27f
…
保护层(侧壁层)，mc12、mc13、mc14、mc15、mc16
…
存储单元，40
…
下部电极层，41
…
选择器层，42
…
中间电极层，44
…
相变膜，46
…
上部电极层。
具体实施方式
[0028]“第1实施方式”[0029]
以下，参照附图对第1实施方式的半导体存储装置进行说明。
[0030]
在以下的说明中，对具有同一或类似的功能的结构标注同一标号。并且，存在省略这些结构的重复的说明的情况。在本说明书中，“连接”不限定于物理连接的情况，也包括电连接的情况。在本说明书中，“相邻”不限定于互相相邻的情况，包括在成为对象的2个要素之间存在别的要素的情况。在本说明书中，“xx设置于yy上”不限定于xx与yy相接的情况，也包括在xx与yy之间有别的构件的情况。在本说明书中，“平行”及“正交”也分别包括“大致平行”及“大致正交”的情况。
[0031]
另外，先对x方向、y方向、z方向进行定义。x方向及y方向是沿着后述的半导体基板sb的表面的方向。x方向是后述的字线wl延伸的方向。y方向是与x方向交叉(例如正交)的方向。y方向是后述的位线bl延伸的方向。z方向(第1方向)是与x方向及y方向交叉(例如正交)的方向，是半导体基板sb的厚度方向。在本说明书中，存在将“+z方向”称作“上”、将
“‑
z方向”称作“下”的情况。+z方向和-z方向成为相差180
°
的方向。不过，这些表述是为了方便的表述，并不规定重力方向。另外，存在将x方向和y方向总称为xy方向(第2方向)的情况。
[0032]
《1.半导体存储装置的整体结构》
[0033]
图1是示出第1实施方式的半导体存储装置的整体结构的框图。第1实施方式的半导体存储装置1具有存储单元阵列11和从存储单元阵列11选择期望的存储单元mc的行译码器12及列译码器13。另外，半导体存储装置1具备向这些译码器12、13提供行地址及列地址的上位块译码器14、向半导体存储装置1的各部供给电力的电源15及控制它们的控制电路16。
[0034]
存储单元阵列11具备多个分别存储1位或多位的数据的存储单元mc。存储单元阵列11构成为：通过向由行译码器12及列译码器13选择出的期望的位线bl及字线wl施加预定的电压，期望的存储单元mc能够被访问(数据的擦除/写入/读出)。
[0035]
图2是示出存储单元阵列11的一部分的结构的等效电路图。
[0036]
存储单元阵列11具备多个位线bl、多个字线wl1、wl2及连接于这些位线bl及字线wl1、wl2的多个存储单元mc1、mc2。
[0037]
这些存储单元mc1、mc2经由字线wl1、wl2而连接于行译码器12，并且经由位线bl而连接于列译码器13。存储单元mc1、mc2分别存储例如1位的数据。另外，连接于共用的字线wl1、wl2的多个存储单元mc1、mc2存储例如1页的数据。
[0038]
存储单元mc1、mc2由相变膜pcm与选择器sel的串联电路构成。
[0039]
相变膜pcm是根据电流模式(加热模式)而可取低电阻的晶体状态和高电阻的非晶状态这2个种类的状态的膜，作为相变膜发挥功能。通过使这2个种类的电阻值的状态与“0”、“1”的信息对应，能够使相变膜pcm作为存储单元发挥功能。因此，相变膜pcm作为存储层发挥功能。另外，在存储单元mc1、mc2设置选择器sel的情况下，各选择器sel作为整流元件发挥功能。因此，在选择出的字线wl1、wl2以外的字线wl1、wl2中，几乎不流动电流。
[0040]
此外，以下，能够将包括与存储单元阵列11的第1层对应的多个位线bl、多个字线wl1及多个存储单元mc1的结构称作存储垫mm0。同样，能够将包括与存储单元阵列11的第2层对应的多个位线bl、多个字线wl2及多个存储单元mc2的结构称作存储垫mm1。
[0041]
图3是示出存储单元阵列11的一部分的结构的概略性的立体图。
[0042]
在该例子中，存储单元阵列11是所谓交叉点型的存储单元阵列。即，在半导体基板sb的上方，在与半导体基板sb的上表面平行的y方向上隔开预定间隔而配置有多个字线wl1，这些字线wl1以与x方向平行地延伸的方式设置，x方向与半导体基板sb的上表面平行且与y方向交叉。另外，在这些多个字线wl1的上方，在x方向上隔开预定间隔而配置有多个位线bl，这多个位线bl以与y方向平行地延伸的方式设置。
[0043]
而且，在多个位线bl的上方，在y方向上隔开预定间隔而配置有多个字线wl2，这多个字线wl2以与x方向平行地延伸的方式设置。另外，在多个字线wl1与多个位线bl的交叉部分别设置有存储单元mc1。同样，在多个位线bl与多个字线wl2的交叉部分别设置有存储单元mc2。此外，在图3所示的例子中，存储单元mc1、mc2分别被描绘成棱柱状，但存储单元mc1、mc2也可以是圆柱状或其它形状，它们的形状没有限制。
[0044]
图4是示出存储垫mm0的一部分的结构的剖视图。图4例示了与y方向正交的截面。图4示出了相邻的2个存储单元mc1和它们的周围部分的截面。
[0045]
存储垫mm0具有配置于半导体基板sb侧的在x方向上延伸的字线wl1和相对于该字线wl1在与半导体基板sb相反的一侧相对配置的在y方向上延伸的位线bl。另外，具备配置于这些字线wl1与位线bl之间的存储单元mc1和设置于多个存储单元mc1的xy方向(第2方
向)的侧面间的绝缘层18。
[0046]
存储单元mc1具备从字线wl1侧朝向位线bl侧在z方向(第1方向)上依次层叠的下部电极层20、选择器sel、中间电极层22、相变膜(相变膜、存储层)pcm、上部电极层26。在具备下部电极层20、选择器sel、中间电极层22、相变膜pcm及上部电极层26的存储单元mc1的xy方向(第2方向)的侧面(周面)形成有覆盖它们的侧面的保护层(侧壁层)27a。
[0047]
字线wl1、位线bl例如由钨(w)、钛(ti)、多晶硅等导电材料构成。在图4的例子中，在字线wl1上层叠有下部电极层20。
[0048]
绝缘层18例如由氧化硅(sio2)、氮化硅(si3n4)等绝缘材料构成。
[0049]
选择器sel例如可以是2端子间开关元件。在向2端子间施加的电压为阈值以下的情况下，该开关元件是“高电阻”状态，例如电非导通状态。在向2端子间施加的电压为阈值以上的情况下，开关元件变成“低电阻”状态，例如电导通状态。开关元件可以不管电压是哪个极性都具有该功能。在该开关元件中，包含从由te、se及s构成的群中选择出的至少一种以上的硫属元素。或者，也可以包含硫属元素化物，硫属元素化物是包含上述硫属元素的化合物。该开关元件也可以除此以外还包含从由b、al、ga、in、c、si、ge、sn、as、p、sb构成的群中选择出的至少一种以上的元素。
[0050]
在第1实施方式中，下部电极层20、中间电极层22及上部电极层26由呈现非晶结构的非晶合金(第1物质)形成。作为非晶合金，优选是从常温到900℃左右维持非晶结构的合金。另外，非晶合金是具有在通过电子衍射描绘了衍射图的情况下无法确认衍射峰的非晶结构的合金，例如，热传导率与单相金属相比低2个数量级，电阻率为50mω
·
cm以下，具有正的温度依赖性。
[0051]
作为所述非晶合金(第1物质)的一例，能够例示包含两种以上的耐火金属m1的合金。其中，耐火金属m1表示w、mo、ta、nb、rh、ni中的一种或两种以上。
[0052]
另外，作为所述非晶合金的其它例子，能够例示包含两种以上的耐火金属m1且包含一种以上的元素m2的合金，元素m2是半金属或非金属。其中，元素m2表示b、c、n、al、si、p、s、ge、as、se中的一种或两种以上。
[0053]
更具体而言，例如，能够应用由ta1w1si1、ta
40w40
si
20
、ta
30w50
si
20
、ta
30w30
si
40
的组成式表示的非晶合金中的任一种或两种以上。例如，在由耐火金属m1和元素m2构成的组成的非晶合金中，能够选择共价键时的原子半径比耐火金属m1的原子半径小12％以上的元素作为元素m2。
[0054]
作为所述非晶合金的一例，能够例示包含fe且包含一种以上的元素m3的合金。其中，元素m3表示tb、gd、co、b、ni、cr、p中的一种或两种以上。
[0055]
更具体而言，例如，能够应用由tb
21
fe
73
co6、gd
21
fe
72
co7、fe
80b20
、fe
32
ni
36
cr
14
p
12
b6的组成式表示的非晶合金的一种或两种以上。
[0056]
作为所述非晶合金的一例，能够例示包含zr和cu且包含一种以上的元素m4的合金。其中，元素m4表示al、ni、ti、nb、be中的一种或两种以上。
[0057]
更具体而言，例如，能够应用由zr
47
cu
31
al
13
ni9、zr
56.2
ti
13.8
nb5.5cu
6.9
ni
5.6
be
12.5
(at％)、zr
55
cu
30
al
10
ni5、zr
41
ti
14
cu
12
ni
10
be
23
的组成式表示的非晶合金的一种或两种以上。
[0058]
作为所述非晶合金的一例，能够例示包含pd和ni且包含p或p和cu的合金。
[0059]
更具体而言，例如，能够应用由pd
40
ni
40
p
20
、pd
40
ni
20
cu
20
p
20
、pd
40
ni
10
cu
30
p
20
的组成
式表示的非晶合金的一种或两种以上。
[0060]
上述的非晶合金由于不具有晶格图案，因此声子传导弱，热传导率低(隔热性高)，不存在晶体构造，所以在制成薄膜的情况下，具有薄膜的表层在原子水平上平滑的特征。作为一例，在ta1w1si1的组成的膜厚200nm的非晶合金膜中，rms(表面粗糙度)＝0.18nm，相对于此，在膜厚1.3μm的碳膜中，rms＝9.43～10.36nm，膜厚500nm的ta膜为rms＝2.1nm。因此，若利用上述的非晶合金形成电极层，则能够将电极层的表面比金属膜、碳膜平滑地形成。因而，能够使电极层和与其接触的其它导电层的接触性良好。
[0061]
此外，已知：ta
40w40
si
20
的组成的非晶合金膜的表面粗糙度为0.3nm，ta
30w50
si
20
的组成的非晶合金膜的表面粗糙度为0.5nm，ta
30w30
si
40
的组成的非晶合金膜的表面粗糙度为0.25nm。由此可知：不管是tawsi系的哪个组成的非晶合金膜，表面都平滑。
[0062]
在电极层的表面粗糙度大的情况下，会在与其它的导电层、其它的薄膜接触的界面存在多个细微的凸部，产生向成为电连接部的凸部的电场集中等，作为器件的动作改变，可靠性可能会下降。若是非晶合金的电极层，则能够使电接触面如上述那样更平滑，能够缩小有效表面积，因此有助于i
reset
(重置电流)的抑制。
[0063]
相变膜(电阻变化膜、存储层)pcm包含硫属元素。硫属元素是属于周期表的第16族的元素。相变膜pcm中包含除氧(o)以外的例如硫(s)、硒(se)、碲(te)等。另外，相变膜pcm也可以是硫属元素化物膜。硫属元素化物是包含硫属元素的化合物，例如是gesbte、gete、sbte、site等。即，相变膜pcm也可以包含从锗、锑及碲中选择出的至少一种元素。
[0064]
保护层(侧壁层)27a例如在与相变膜pcm同等的材料中包含从氮(n)、碳(c)、硼(b)及氧(o)中选择出的至少一种元素而构成。另外，保护层27a也可以构成为包含构成相变膜pcm的元素、例如从锗(ge)、锑(sb)、碲(te)中选择出的至少一种元素、和从氮(n)、碳(c)、硼(b)及氧(o)中选择出的至少一种的元素的层。
[0065]
氮(n)、碳(c)、硼(b)及氧(o)等元素使保护层27a的熔融温度提高。因此，在第1实施方式中，例如，保护层27a的熔融温度比相变膜pcm的熔融温度高。更具体而言，保护层27a的熔融温度比在对于存储单元mc1的访问时向相变膜pcm施加的热高，例如比500℃高。由此，保护层27a不会因对于存储单元mc1的访问而熔融，而会维持固化状态。另外，保护层27a被设为高电阻的非晶状态。因而，保护层27a的结晶温度比相变膜pcm的熔融温度高。
[0066]
相变膜pcm通过熔融温度以上的加热和急速冷却而成为非晶状态(重置状态)。另外，相变膜pcm通过以比熔融温度低且比结晶温度高的温度加热且缓慢地冷却而成为结晶状态(设置状态)。因而，相变膜pcm通过重置(reset)/设置(set)而反复熔融/固化。
[0067]
因此，相变膜pcm能够说明成由存储物质形成，该存储物质由通过基于通电的加热而能够切换高电阻状态的电阻率和低电阻状态的电阻率的第2物质形成。
[0068]
此外，在没有保护层27的情况下，通过相变膜pcm的熔融/固化的反复，可能会在相变膜pcm与绝缘层18的界面处形成有空隙，或者发生构成元素的偏析，或者引起与周边部材料的反应/扩散等。这些现象可能会引起相变存储器的劣化。
[0069]
若如本实施方式的构造这样在相变膜pcm与绝缘层18的界面形成有保护层27a，则由于该保护层27a包含相变膜pcm的构成元素，所以与相变膜pcm相容性良好，两者稳定地结合。另外，保护层27a通过n、c、b及o等元素的添加而熔融温度被拉高，保持固化后的非晶状态，因此能够与绝缘层20之间抑制空隙形成、偏析、组成变化、反应/扩散等现象。
[0070]
另外，保护层27a由于保持非晶状态，所以电阻值高，电流几乎不流动。因而，保护层27a不会对在下部电极层20与上部电极层26之间流动的电流值造成影响。
[0071]
图5示出第2实施方式的存储单元mc12。该存储单元mc12具备从字线wl1侧朝向位线bl侧在z方向上依次层叠的下部电极层20、选择器sel、中间电极层22、阻挡层23、相变膜(存储层)pcm、阻挡层25、上部电极层26。
[0072]
在具备下部电极层20、选择器sel、中间电极层22、阻挡层23、相变膜pcm、阻挡层25及上部电极层26的存储单元mc12的xy方向(第2方向)的侧面(周面)形成有覆盖它们的侧面的保护层(侧壁层)27b。另外，在图5的构造中，在字线wl1上层叠有下部电极层20。
[0073]
图5所示的第2实施方式的存储单元mc12是对图4所示的第1实施方式的存储单元mc1的构造附加了阻挡层23、25的构造。阻挡层23为了在将中间电极层22和相变膜pcm直接层叠时会产生元素的扩散等而存在问题的情况等而设置。另外，阻挡层25为了在将相变膜pcm和上部电极层26直接层叠时会产生元素的扩散等而存在问题的情况等而设置。因此，在由上述的非晶合金形成的电极22、26与相变膜pcm的构成材料的层叠中不会产生问题的材料彼此的组合的情况下，也可以如图4所示的存储单元mc1那样省略阻挡层23、25。
[0074]
图6示出第3实施方式的存储单元mc13。该存储单元mc13具备从字线wl1侧朝向位线bl侧在z方向(第1方向)上依次层叠的下部电极层20、选择器sel、中间电极层22、相变膜(电阻变化膜、存储层)pcm、上部电极层26。在相变膜pcm的xy方向(第2方向)的侧面(周面)形成有覆盖该侧面(周面)的保护层(侧壁层)27c。
[0075]
保护膜27c也可以如图6所示那样形成为仅覆盖相变膜pcm的侧面(周面)。
[0076]
图7示出第4实施方式的存储单元mc14。该存储单元mc14具备从字线wl1侧朝向位线bl侧在z方向(第1方向)上依次层叠的下部电极层20、选择器sel、中间电极层22、相变膜(电阻变化膜、存储层)pcm、上部电极层26。在相变膜pcm的xy方向(第2方向)的侧面(周面)和相变膜pcm的-z方向的底面形成有覆盖侧面(周面)和底面的保护层(侧壁层)27d。
[0077]
保护膜27d也可以如图7所示那样形成为覆盖相变膜pcm的侧面和底面。
[0078]
图8示出第5实施方式的存储单元mc15。该存储单元mc15具备从字线wl1侧朝向位线bl侧在z方向(第1方向)上依次层叠的下部电极层20、阻挡层23、相变膜(电阻变化膜、存储层)pcm、阻挡层25、上部电极层26。在具备下部电极层20、阻挡层23、相变膜pcm、阻挡层25及上部电极层26的存储单元mc15的xy方向(第2方向)的侧面(周面)形成有覆盖它们的侧面的保护层(侧壁层)27e。另外，在图8的构造中，隔着形成于字线wl1的上方的阻挡层27而层叠有下部电极层20。也可以如本实施方式这样采用省略了选择器的结构。
[0079]
图9示出第6实施方式的存储单元mc16。该存储单元mc16具备从字线wl1侧朝向位线bl侧在z方向(第1方向)上依次层叠的下部电极层20、相变膜(电阻变化膜、存储层)pcm、上部电极层26。在下部电极层20、相变膜pcm及上部电极层26的xy方向(第2方向)的侧面(周面)形成有覆盖它们的侧面的保护层(侧壁层)27f。
[0080]
也可以如本实施方式这样采用省略了阻挡层23、25的结构。
[0081]
此外，阻挡层23、25为了防止电极层20、26和相变膜pcm的相互元素扩散等而设置，但在设置了由上述的非晶合金形成的下部电极层20和上部电极26的情况下，与相变膜pcm之间不会产生元素的相互扩散的问题，因此能够省略阻挡层。
[0082]
接着，对上述的实施方式的存储单元的制造方法进行说明。
[0083]
如图10所示，在未图示的半导体基板的上方通过例如ald(atomic layer deposition：原子层沉积)、cvd(chemical vapor deposition：化学气相沉积)等成膜方法而依次形成构成字线wl的导电层200、构成下部电极层20的导电层221、构成选择器sel的半导体层221、构成中间电极层22的导电层231、构成相变膜pcm的相变膜241及构成上部电极层26的导电层251。之后，在导电层251的上方通过光刻(lithography)而形成硬掩模301。
[0084]
接着，如图11所示，使用硬掩模301，例如通过rie(reactive ion etching：反应性离子蚀刻)等各向异性蚀刻而将从导电层251到相变膜pcm1为止的层叠构造体在y方向上截断。
[0085]
接着，如图12所示，在相变膜pcm1的y方向侧面将n、c、b及o中的至少一种元素通过离子注入、等离子体掺杂、气体注入后的退火处理等方法而注入，形成保护层261。
[0086]
接着，如图13所示，以包括相变膜pcm1的侧面的方式将层叠构造体的上表面利用绝缘膜302被覆。绝缘膜302是用于在之后的各向异性蚀刻中以使相变膜pcm1的侧面不受伤害的方式进行保护的膜。
[0087]
接着，如图14所示，通过使用了硬掩模301的rie等各向异性蚀刻，将导电层231、半导体层221、导电层211及导电层200的层叠构造体在y方向上截断。
[0088]
接着，如图15所示，在由蚀刻截断后的层叠体间形成绝缘层201，通过cmp(chemical mechanical polishing：化学机械研磨)等来削除绝缘层201的上表面及硬掩模301，使导电层251的上表面露出。
[0089]
接着，如图16所示，在露出的导电层251的上方形成构成位线bl的导电层202。
[0090]
通过关于x方向也反复进行同样的制造工序，形成具备与图6所示的存储单元mc13大致同等构造的半导体存储装置。
[0091]
此外，保护层261除了通过离子注入、等离子体掺杂、气体注入后的退火处理等来形成之外，也可以在相变膜pcm的侧面作为侧壁膜而形成。该侧壁膜通过例如ald、cvd等而包含从te等硫属元素、ge及sb中选择出的至少一种元素和从n、c、b及o中选择出的至少一种元素。另外，保护层261也可以通过上述的侧壁膜的形成后的固相扩散而形成。通过采用这些方法，能够制造具有具备图4～图6、图8、图9所示的保护膜27a、27b、27c、27e、27f等的存储单元的半导体存储装置。
[0092]
图17是关于碳膜和非晶合金膜，示出测定了热传导率的温度依赖性的结果的坐标图。
[0093]
图17所示的记为碳膜(c150c)的测定结果表示在基板上以150℃成膜的碳膜的热传导率的温度依赖性，记为bmg的测定结果表示ta1w1si1的组成的非晶合金膜的热传导率的温度依赖性。
[0094]
如图17所示，非晶合金膜从常温到800℃呈现大致相同的热传导率。相对于此，碳膜在400℃以下的温度区域中热传导率比非晶合金膜低，但通过温度上升而热传导率上升，在超过400℃且直到800℃为止的高温区域中，越成为高温，则与非晶合金膜相比，热传导率越逐渐变高。
[0095]
可知碳膜存在以下倾向：在400～800℃的高温范围中与非晶合金膜相比使热良好地通过，但在400℃以下的低温范围中与非晶合金相比不使热通过。
[0096]
相对于将下部电极层20、中间电极层22及上部电极层26设为由碳形成的碳电极层
的情况，在设为由非晶合金形成的电极层的情况下，作为构成存储单元的电极是有利的。以下对其理由进行说明。
[0097]
相变膜pcm的开始熔化的温度被设为600℃左右，通过熔融温度以上的加热和从加热温度起的急速冷却而成为非晶状态(重置状态)。相变膜pcm通过以比熔融温度低且比结晶温度高的温度进行加热、冷却而成为结晶状态(设置状态)。因而，相变膜pcm通过重置/设置而反复熔融/固化。因此，在急速冷却至低温范围的情况下，在碳膜的电极层中，热传导率差且冷却效率差。但是，若是由非晶合金形成的电极层，则低温范围中的热传导率高，冷却效率高，因此对将相变膜pcm骤冷而进行重置的情况有利。相反，在超过600℃的高温区域中，非晶合金膜与碳膜相比保温性良好。通过这些理由，若是使用了非晶合金的电极层的构造，则与使用了由碳形成的电极层的构造相比，有助于i
reset
(重置电流)的降低。
[0098]
根据图17所示的热传导率的600℃(ta
40w40
si
20
的融点)下的碳膜与非晶合金膜的比较，非晶合金膜的热传导率成为碳膜的1/10左右。因此可知：通过从碳膜的电极层变更为非晶合金膜的电极层，能够在将保温性能维持为与碳膜相同程度的状态下降低膜厚。
[0099]
由此，通过使用非晶合金膜的电极层，与使用了碳膜的电极层的构造相比，能够降低作为层叠构造的纵横比，设为有助于作为存储单元的高集成化的构造。
[0100]
此外，在将由碳膜形成的电极层对存储单元应用的情况下，在构成相变膜pcm的元素与碳膜之间容易发生元素扩散。因而，在采用了由碳膜构成的电极层的情况下，需要在碳膜的电极层与相变膜pcm的界面配置阻挡层。
[0101]
这一点，若使用由上述的非晶合金构成的电极层，则能够省略阻挡层。在本技术中，在图4、图6、图7、图9所示的结构中省略了阻挡层，因此能够与阻挡层的省略相应地简化制造工序。例如，图4所示的结构能够与设置了阻挡层的图5所示的结构相比，简化制造工序，图9所示的结构能够与设置了阻挡层的图8所示的结构相比，简化制造工序。
[0102]
在能够省略阻挡层的情况下，与设置阻挡层的结构相比能够简化层结构，因此能够简化制造存储单元的情况下的成膜工序。
[0103]
另外，在使用了由碳膜构成的电极层的情况下，存在在成膜工艺中容易产生粉尘的问题。这一点，若是上述的非晶合金，则不会在成膜工艺中使粉尘产生。
[0104]
图18是关于ta1w1si1的组成的非晶合金示出成膜的状态、800℃、900℃、1000℃及1100℃下的x射线衍射分析结果的坐标图。所述非晶合金能够直到900℃为止维持非晶结构。因而，当设置于存储单元的相变膜pcm的开始熔化温度设为600℃左右时，若是非晶合金的电极层，则是能够在非晶状态下无问题地应对的温度范围。由此，作为用于形成存储单元用的电极层的材料，上述的非晶合金是有效的。
[0105]
图19是用于将使用了碳膜的电极层且设置了阻挡层的构造的存储单元和使用了非晶合金膜且省略了阻挡层的构造的存储单元进行对比的说明图。
[0106]
图19的左侧所示的存储单元mc20具备从字线wl1侧朝向位线bl侧在z方向上依次层叠的下部电极层30、选择器31、中间电极层32、阻挡层33、相变膜(存储层)34、阻挡层35、上部电极层36。
[0107]
另外，下部电极层30、选择器层31、中间电极层32、阻挡层33、相变膜34、阻挡层35、上部电极层36的侧面由保护层37覆盖，在它们的外侧设置有绝缘层38。
[0108]
能够将下部电极层30利用cn形成，将中间电极层32利用碳膜形成，将阻挡层33利
用wn形成，将相变膜34利用包含锗、锑及碲的合金形成，将阻挡层35利用wn构成，将上部电极层36利用碳膜形成。
[0109]
在存储单元mc20中，设想实用性的半导体存储元件，例如，能够设置为下部电极层30的膜厚10nm、选择器31的膜厚15nm、中间电极层32的膜厚15nm、阻挡层33的膜厚3nm、相变膜34的膜厚37nm、阻挡层35的膜厚3nm、上部电极层36的膜厚18nm。在存储单元mc21中，介于字线wl1与位线bl之间的膜的总厚是101nm。
[0110]
相对于此，图19的右侧所示的存储单元mc21是与图4所示的第1实施方式同等构造的存储单元，具备从字线wl1侧朝向位线bl侧在z方向上依次层叠的下部电极层40、选择器41、中间电极层42、相变膜44、上部电极层46。
[0111]
能够将下部电极层40利用上述的非晶合金形成，将中间电极层32利用上述的非晶合金形成，将相变膜34利用包含锗、锑及碲的合金形成，将上部电极层36利用上述的非晶合金形成。
[0112]
另外，下部电极层40、选择器41、中间电极层42、相变膜44、上部电极层46的侧面由保护层47覆盖，在它们的外侧设置有绝缘层48。
[0113]
在存储单元mc21中，设想实用性的半导体存储元件，例如，能够设置为下部电极层40的膜厚16nm、选择器层41的膜厚15nm、中间电极层42的膜厚24nm、相变膜44的膜厚37nm、上部电极层36的膜厚29nm。
[0114]
在存储单元mc21中介于字线wl1与位线bl之间的膜的总厚成为121nm。
[0115]
在是由所述tawsi系的非晶合金形成的电极层的情况下，热传导率：2.39w/mk，电阻率：2
×
e-4
ω/cm，作为碳膜的膜厚20nm，传热率：7.25e7w/k，电阻率：1
×
e-7
ω以下，比碳膜的电阻率小2个数量级。
[0116]
设想与由碳膜构成的电极层相同程度的热传导，在设定为膜厚33nm的情况下，热传导成为7.24e7w/k，电阻成为7e-10。因而，根据图19所示的对比，在从使用了由碳膜构成的电极的存储单元20设为使用了由非晶合金构成的电极层的存储单元21的情况下，单元整体的高度提高20％左右，但能够将电阻值降低2个数量级以上。
[0117]
因而，与使用了碳膜作为电极层的半导体存储装置相比，具备非晶合金的电极层的半导体存储装置能够大幅降低阈值电压v
th
。