芯片堆叠封装结构及其制作方法与流程

1.本发明实施例涉及芯片封装技术领域，具体涉及一种芯片堆叠封装结构及其制作方法。


背景技术：

2.半导体封装是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程。封装过程为：来自晶圆前道工艺的晶圆通过划片工艺后被切割为小的芯片，然后将切割好的芯片用导电银胶或粘结胶带贴装到相应的基板框架的小岛上，再利用超细的金属(金银铜铝)导线或者导电性树脂将晶片的接合焊盘(bond pad)连接到基板的相应引脚(lead)，并构成所要求的电路。
3.目前loc工艺多类型的芯片堆叠结构，通常是loc芯片(控制芯片)和conventional芯片(储存芯片)分别贴装在基板框架(内引脚)的上下两侧，位于基板框架(内引脚)的镂空处，通过封装胶体塑封封装。在loc芯片和conventional芯片之间填充有覆盖层材料(coating材料)，coating材料将loc芯片与基板框架的内引脚的键合引线包裹，防止conventional芯片堆叠时直接压在键合引线上，从而造成短路并对键合引线造成损伤。
4.但由于loc芯片与conventional芯片材质的差异，芯片在封装后coating材料容易分层，影响封装体的良率。


技术实现要素：

5.本发明的目的在于提供一种芯片堆叠封装结构及其制作方法，以解决上述背景技术中的问题。
6.本发明实施例提供一种芯片堆叠封装结构，包括：基板框架、第一芯片、第二芯片、第一封装胶体和第二封装胶体；
7.所述基板框架包括：内引脚和外引脚；
8.所述外引脚设置在所述内引脚的外侧，且所述外引脚在所述内引脚上围成矩形凹槽；
9.所述第一芯片设置在所述内引脚的中部，位于所述矩形凹槽内，所述第一芯片的第一焊垫通过第一引线与所述内引脚键合；
10.所述第二芯片设置在所述第一芯片上，所述第二芯片的第二焊垫通过第二引线与所述内引脚键合；
11.所述第一封装胶体和所述第二封装胶体分别设置在所述基板框架的上表面和下表面上，所述第一封装胶体包覆所述第一芯片、所述第二芯片和所述第二引线，且所述第一封装胶体低于所述外引脚的顶面，所述第二封装胶体包覆所述第一引线。
12.基于上述方案可知，本发明的芯片堆叠封装结构，通过设置基板框架、第一芯片、第二芯片、第一封装胶体和第二封装胶体，基板框架包括：内引脚和外引脚，外引脚在内引脚上围成矩形凹槽，第一芯片设置在内引脚的中部，第一芯片的第一焊垫通过第一引线与
内引脚键合，第二芯片设置在第一芯片上，第二芯片的第二焊垫通过第二引线与内引脚键合，第一封装胶体和第二封装胶体分别设置在基板框架的上表面和下表面上。本发明的芯片堆叠封装结构，第二芯片贴装在第一芯片上，第二芯片和第一芯片位于基板框架(内引脚)的同一侧，基板框架的两侧通过封装胶体塑封，省却了coating材料，节约了成本，且避免了因coating材料的分层而影响封装体的良率。
13.在一种可行的方案中，所述第一芯片通过高温胶带粘结在所述内引脚上。
14.在一种可行的方案中，所述第二芯片通过晶片粘结薄膜粘结在所述第一芯片上。
15.在一种可行的方案中，所述第一引线和所述第二引线为金线。
16.在一种可行的方案中，所述内引脚设有折弯部；
17.所述外引脚连接在所述折弯部上，所述折弯部使所述内引脚向远离所述第一芯片的一侧偏移，用于在封装时使所述基板框架的上下模流平衡。
18.本发明实施例还提供一种芯片堆叠封装结构的制作方法，包括以下步骤：
19.s1提供基板框架；
20.s2第一芯片贴装在所述基板框架上；
21.s3第一芯片与所述基板框架第一次键合；
22.s4第二芯片粘结在所述第一芯片上；
23.s5所述第二芯片与所述基板框架第二次键合；
24.s6整体封装，形成第一封装胶体和第二封装胶体。
附图说明
25.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
26.图1为现有技术中的芯片堆叠封装结构的示意图；
27.图2为本发明实施例一中的芯片堆叠封装结构的示意图；
28.图3为本发明实施例二中的制作方法的流程图；
29.图4为本发明实施例二中的第一状态图；
30.图5为本发明实施例二中的第二状态图。
31.图中标号：
32.1、基板框架；11、内引脚；111、折弯部；12、外引脚；2、第一芯片；21、第一焊垫；3、第二芯片；31、第二焊垫；4、第一封装胶体；5、第二封装胶体；61、第一引线；62、第二引线；71、高温胶带；72、晶片粘结薄膜；10、覆盖层材料。
具体实施方式
33.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
34.在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
35.在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，也可以是成一体；可以是机械连接，也可以是电连接，也可以是通讯连接；可以是直接连接，也可以通过中间媒介的间接连接，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
36.下面以具体地实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
37.如本技术背景技术中的描述，目前loc工艺多类型的芯片堆叠结构，如图1所示，通常是loc芯片(控制芯片)和conventional芯片(储存芯片)分别贴装在基板框架(内引脚)的上下两侧，位于基板框架的镂空处，通过封装胶体塑封封装。在loc芯片和conventional芯片之间填充有覆盖层材料10(coating材料)，coating材料将loc芯片与基板框架的内引脚的键合引线包裹，防止conventional芯片堆叠时直接压在键合引线上，从而造成短路并对键合引线造成损伤。
38.本技术的发明人发现，由于loc芯片与conventional芯片材质的差异，芯片在封装后coating材料容易分层，使得键合引线松动，影响封装体的良率。
39.为了解决上述问题，本技术发明人提出了本技术的技术方案，具体实施例如下：
40.实施例一
41.图2为本发明实施例一中的芯片堆叠封装结构的示意图。
42.如图1所示，本实施例的芯片堆叠封装结构，包括：基板框架1、第一芯片2、第二芯片3、第一封装胶体4和第二封装胶体5。
43.基板框架1包括：内引脚11和外引脚12。
44.内引脚11呈方形板状，内引脚11的中部位置设有镂空区域。外引脚12设置在内引脚11的四周外侧，外引脚12向内引脚11的一侧延伸，外引脚12在内引脚11的四周围成矩形凹槽，且内引脚11与外引脚12电性导通。
45.第一芯片2(loc芯片)的一侧面上设有第一焊垫21，第一焊垫21布设在第一芯片2的中部位置。第一芯片2贴装在内引脚11的中部，且第一芯片2的第一焊垫21位于内引脚11的镂空区域处，第一芯片2的第一焊垫21通过第一引线61与内引脚11键合，使第一芯片2的第一焊垫21与基板框架1的外引脚12之间电性导通。
46.第二芯片3(conventional芯片)的一侧面设有第二焊垫31，第二焊垫31位于第二芯片3的四周外侧。第二芯片3贴装在第一芯片2上，且贴合在与第一焊垫21相对的另一侧，第二芯片3和第一芯片2位于内引脚11的同一侧。第二芯片3的第二焊垫31通过第二引线62与内引脚11键合，使第二芯片3的第二焊垫31与内引脚11电性导通，即与外引脚12之间电性导通。
47.第一封装胶体4和第二封装胶体5分别设置在基板框架11的上表面和下表面上，第一封装胶体4包覆基板框架11上的第一芯片2、第二芯片3和第二引线62，第一封装胶体4对第一芯片2、第二芯片3和第二引线62形成保护，第一封装胶体4的顶面低于基板框架1的外引脚12的顶面，即第一封装胶体4位于外引脚12在内引脚11上围成的矩形凹槽内。
48.第二封装胶体5包覆内引脚11和第一引线61，第二封装胶体5对第一引线61形成保护。
49.通过上述内容不难发现，本实施例的芯片堆叠封装结构，通过设置基板框架、第一芯片、第二芯片、第一封装胶体和第二封装胶体，基板框架包括：内引脚和外引脚，外引脚在内引脚上围成矩形凹槽，第一芯片设置在内引脚的中部，第一芯片的第一焊垫通过第一引线与内引脚键合，第二芯片设置在第一芯片上，第二芯片的第二焊垫通过第二引线与内引脚键合，第一封装胶体和第二封装胶体分别设置在基板框架的上表面和下表面上。本发明的芯片堆叠封装结构，第二芯片贴装在第一芯片上，第二芯片和第一芯片位于基板框架(内引脚)的同一侧，基板框架的两侧通过封装胶体塑封，省却了coating材料，节约了成本，且避免了因coating材料的分层而影响封装体的良率。
50.可选的，本实施例中的芯片堆叠封装结构，第一芯片2(loc芯片)通过高温胶带71(loc tape)粘结在内引脚11上。
51.可选的，本实施例中的芯片堆叠封装结构，第二芯片3通过晶片粘结薄膜72(daf胶膜)粘结在第一芯片2上。
52.可选的，本实施例中的芯片堆叠封装结构，第一芯片2的第一焊垫21与内引脚11键合的第一引线61为金线，第二芯片3的第二焊垫31与内引脚11键合的第二引线62也为金线，使第一芯片与内引脚之间、第二芯片与内引脚之间具有更好的导电性。
53.进一步的，本实施例中的芯片堆叠封装结构，基板框架1的内引脚11设有折弯部111。
54.内引脚11的外侧设有折弯部111，外引脚12连接在折弯部111的外侧。内引脚11的折弯部111使内引脚11向远离第一芯片2的一侧偏移(即外引脚12向靠近第一芯片2和第二芯片3的一侧偏移)。也就是说，内引脚11采用upset设计，使内引脚11被向上冲压弯折，在内引脚11与外引脚12之间形成高度差，外引脚12相对内引脚11的顶面向靠近第一芯片2的一侧偏移，用于在灌胶时使内引脚11的上下模流平衡。
55.本实施例中，内引脚的折弯部使内引脚向远离第一芯片的一侧偏移(upset设计)，使外引脚在内引脚上围成的矩形凹槽的容积增大。对基板框架整体塑封封装时，通过调节内引脚的折弯部的形状深度及第二芯片(可以为多层)的厚度，使第一封装胶体和第二封装胶体的高度之和保持不变，同时使第一封装胶体和第二封装胶体的容量大致相等，使得第一封装胶体和第二封装胶体的模流保持平衡，得到更好的封装效果。
56.实施例二
57.图3为本发明实施例二中的制作方法的流程图，图4为本发明实施例二中的第一状态图，图5为本发明实施例二中的第二状态图。
58.如图3至图5所示，本实施例的芯片堆叠封装结构的制作方法，包括以下步骤：
59.s1提供基板框架。
60.具体的说，基板框架1包括：内引脚11和外引脚12。
61.内引脚11的中部位置设有镂空区域。外引脚12设置在内引脚11的四周外侧，外引脚12向内引脚11的一侧延伸，外引脚12在内引脚11的四周围成矩形凹槽，且内引脚11与外引脚12电性导通。
62.s2第一芯片贴装在所述基板框架上。
63.具体的说，第一芯片2(loc芯片)采用loc工艺上片方式，通过高温胶带(loc tape)贴装在基板框架的内引脚上。
64.s3第一芯片与基板框架第一次键合。
65.具体的说，第一芯片2的第一焊垫与内引脚通过第一金线进行第一次键合，形成如图4所示状态的基板框架。
66.s4第二芯片粘结在所述第一芯片上。
67.具体的说，第一芯片2贴装后，将基板框架倒置，然后将第二芯片3(conventional芯片)通过晶片粘结薄膜(daf)贴装在第一芯片2上。
68.s5第二芯片与基板框架第二次键合。
69.具体的说，第二芯片3的第二焊垫与内引脚通过第二金线进行第二次键合，形成如图5所示状态的基板框架。
70.s6整体封装，形成第一封装胶体和第二封装胶体。
71.具体的说，对芯片整体塑封封装，在内引脚的上下表面上分别形成第一封装胶体4和第二封装胶体5，形成如图2所示状态的封装结构。
72.在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一特征和第二特征直接接触，或第一特征和第二特征通过中间媒介间接接触。
73.而且，第一特征在第二特征“之上”、“上方”和“上面”可以是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度低于第二特征。
74.在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”或“一些示例”等的描述，意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任意一个或者多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
75.最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。