技术特征：
1.一种集成电路结构，包括标准单元，每个所述标准单元包括：栅极结构组，位于第一层级处，所述栅极结构组中的每个栅极在第一方向上彼此分离，并且在与所述第一方向不同的第二方向上延伸；一个第一导电结构，在所述第一方向上延伸，与所述栅极结构组中的每个栅极重叠并且位于第二层级处；第一组通孔，位于所述栅极结构组和所述第一导电结构之间，所述第一组通孔中的每个通孔位于所述第一导电结构与所述栅极结构组中的每个栅极重叠的位置处，所述第一通孔组将所述栅极结构组中的所述每个栅极连接至所述第一导电结构；第一组导电结构，在所述第二方向上延伸，与所述第一导电结构重叠，位于第三层级处，所述第一组导电结构中的每个导电结构在所述第一方向上彼此分离并且定位于所述栅极结构组中的一对栅极之间；第二组通孔，位于所述第一组导电结构和所述第一导电结构之间，所述第二组通孔中的每个通孔位于所述第一组导电结构与所述第一导电结构重叠的位置处，并且所述第二组通孔将所述第一组导电结构连接至所述第一导电结构；以及第二组导电结构，在所述第二方向上延伸，覆盖所述第一组导电结构并且定位于所述栅极结构组中的所述一对栅极之间，位于第五层级处，通过附加通孔连接到所述第一组导电结构，所述附加通孔中的每个通孔位于所述第一组导电结构和所述第二组导电结构中的每个导电结构与所述第一导电结构重叠的位置处，所述第一组导电结构通过所述第二组通孔和所述附加通孔连接至所述第二组导电结构，所述第二组通孔、所述附加通孔的中心在所述第一方向和所述第二方向上对准；第一电源导轨；第二电源导轨，第一电源导轨和所述第二电源导轨位于所述第二层级处；其中，所述第一导电结构、所述第一组通孔、所述第一组导电结构、所述第二组通孔和所述第二组导电结构配置为向所述栅极结构组提供第一电源电压或与所述第一电源电压不同的第二电源电压，并且所述第一导电结构、所述第一组通孔、所述第一组导电结构、所述第二组通孔和所述第二组导电结构位于所述第一电源导轨和所述第二电源导轨之间并且电连接至所述第一电源导轨和所述第二电源导轨。2.根据权利要求1所述的集成电路结构，还包括：第二导电结构，在所述第一方向上延伸，与所述第一组导电结构重叠，覆盖所述第一导电结构，并且位于第四层级处；其中，所述附加通孔中的第三组通孔位于所述第二导电结构和所述第一组导电结构之间，所述第三组通孔中的每个通孔位于所述第二组导电结构与所述第一组导电结构重叠的位置处，并且所述第三组通孔将所述第二导电结构连接至所述第一组导电结构。3.根据权利要求2所述的集成电路结构，其中，所述附加通孔中的第四组通孔位于所述第二组导电结构和所述第二导电结构之间，所述第四组通孔中的每个通孔位于所述第二组导电结构与所述第二导电结构重叠的位置处，并且所述第四组通孔将所述第二组导电结构连接至所述第二导电结构。4.根据权利要求3所述的集成电路结构，其中，所述第一电源导轨配置为提供所述第一电源电压；以及
所述第二电源导轨配置为提供所述第二电源电压。5.根据权利要求3所述的集成电路结构，其中，所述第二组通孔的中心、所述第三组通孔的中心和所述第四组通孔的中心在所述第一方向和所述第二方向上对准。6.根据权利要求3所述的集成电路结构，其中，所述第二组导电结构具有与所述第一组导电结构相同的宽度。7.根据权利要求3所述的集成电路结构，其中，所述第二组导电结构具有与所述第一组导电结构相同的长度。8.根据权利要求3所述的集成电路结构，其中，所述第一组导电结构或所述第二组导电结构中的每个导电结构位于所述栅极结构组的一对栅极结构之间。9.一种集成电路结构，包括标准单元，每个所述标准单元包括：第一组导电结构，在第一方向上延伸，位于第一层级处，包括两个第一导电结构，并且两个所述第一导电结构中的每个导电结构在与所述第一方向不同的第二方向上彼此分离，所述两个第一导电结构电连接晶体管器件的漏极；第二组导电结构，在所述第二方向上延伸，包括两个第二导电结构，两个所述第二导电结构中的每个与两个所述第一组导电结构重叠，位于与所述第一层级不同的第二层级上，并且所述第二组导电结构中的每个导电结构在所述第一方向上彼此分离；第一组通孔，位于所述第二组导电结构和所述第一组导电结构之间，所述第一组通孔将所述第二组导电结构连接至所述第一组导电结构，以及所述第一组通孔中的每个通孔位于所述第二组导电结构中的每个导电结构与所述第一组导电结构中的每个导电结构重叠的位置处；第三组导电结构，在所述第一方向上延伸，与所述第二组导电结构重叠，覆盖所述第一组导电结构的部分，位于与所述第一层级和所述第二层级不同的第三层级处，所述第三组导电结构中的每个导电结构在所述第二方向上彼此分离；以及第二组通孔，位于所述第三组导电结构和所述第二组导电结构之间，所述第二组通孔将所述第三组导电结构连接至所述第二组导电结构，并且所述第二组通孔中的每个通孔位于所述第三组导电结构中的每个导电结构与所述第二组导电结构中的每个导电结构重叠的位置处；第一电源导轨；以及第二电源导轨，第一电源导轨和所述第二电源导轨位于所述第一层级处；其中，所述第一组导电结构、所述第二组导电结构、所述第一组通孔、所述第三组导电结构、第二组通孔配置为向所述栅极结构组提供述第一电源电压或与所述第一电源电压不同的第二电源电压，并且所述第一组导电结构、所述第二组导电结构、所述第一组通孔、所述第三组导电结构、第二组通孔位于所述第一电源导轨和所述第二电源导轨之间并且电连接至所述第一电源导轨和所述第二电源导轨。10.一种制造集成电路结构的方法，所述方法包括：将第一组导电结构布局图案放置在第一布局层级上，所述第一组导电结构布局图案对应于制造集成电路结构的一个标准单元中的第一组导电结构，所述第一组导电结构布局图
案包括在第一方向上延伸的两个第一导电结构布局图案，所述两个第一导电结构布局图案中的每个导电结构布局图案在与所述第一方向不同的第二方向上彼此分离，所述两个第一导电结构电连接晶体管器件的漏极；将第二组导电结构布局图案放置在与所述第一布局层级不同的第二布局层级上，所述第二组导电结构布局图案对应于制造所述集成电路结构的所述一个标准单元中的第二组导电结构，所述第二组导电结构布局图案包括在所述第二方向上延伸的两个第二导电结构布局图案，所述两个第二导电结构布局图案中的每个导电结构布局图案与所述两个第一导电结构布局图案重叠，并且所述第二组导电结构布局图案中的每个导电结构布局图案在所述第一方向上彼此分离；将第一组通孔布局图案放置在所述第二组导电结构布局图案和所述第一组导电结构布局图案之间，所述第一组通孔布局图案对应于制造第一组通孔，所述第一组通孔将所述第二组导电结构连接至所述第一组导电结构，并且所述第一组通孔布局图案中的每个通孔布局图案位于所述第二组导电结构布局图案中的每个导电结构布局图案与所述第一组导电结构布局图案中的每个导电结构布局图案重叠的位置处；将电源导轨布局图案组放置在所述第一布局层级上，所述电源导轨布局图案组对应于制造电源导轨组，其中，所述第一组导电结构布局图案、所述第二组导电结构布局图案、所述第一组通孔布局图案配置为向所述漏极提供第一电源电压或与所述第一电源电压不同的第二电源电压，并且所述第一组导电结构布局图案、所述第二组导电结构布局图案、所述第一组通孔布局图案位于所述电源导轨组的第一电源导轨和第二电源导轨之间并且电连接至所述第一电源导轨和所述第二电源导轨；将上述布局图案的至少一个存储在非暂时性计算机可读介质上，并且通过硬件处理器实施上述操作中的至少一个；基于集成电路的上述布局图案中的至少一个制造所述集成电路结构。
技术总结
集成电路结构包括栅极结构组、第一导电结构、第一组通孔和第二组通孔，以及第一组导电结构。该栅极结构组位于第一层级处。第一导电结构在第一方向上延伸，与该栅极结构组重叠并且位于第二层级处。第一组通孔位于栅极结构组和第一导电结构之间。第一组通孔将该栅极结构组连接至第一导电结构。第一组导电结构在第二方向上延伸，与第一导电结构重叠并且位于第三层级处。第二组通孔将第一组导电结构连接至第一导电结构，并且位于第一组导电结构和第一导电结构之间。电结构之间。电结构之间。
技术研发人员：杨荣展 江庭玮 高章瑞 庄惠中 鲁立忠 田丽钧 沈孟弘 谢尚志 卢麒友
受保护的技术使用者：台湾积体电路制造股份有限公司
技术研发日：2017.11.28
技术公布日：2021/11/23