半导体封装的制作方法

半导体封装
1.相关申请的交叉引用
2.本技术要求于2020年9月3日在韩国知识产权局提交的韩国专利申请no.10-2020-0112245的优先权利益，其公开内容通过引用整体并入本文。
技术领域
3.本发明构思涉及半导体芯片和包括半导体芯片的半导体封装。


背景技术：

4.随着对半导体装置的高性能、高速和/或多功能化的需求增加，半导体装置的集成度也增加。在制造对应于高集成度的半导体装置的趋势的半导体芯片时，接触焊盘可以被实现为具有精细的宽度或精细的间距。
5.当在安装了半导体芯片的半导体封装中组装这样的接触焊盘时，可以将其电连接到设置在半导体封装中的外部端子。在组装成半导体封装以前，可以使用探针对接触焊盘施加电信号以测试其是否正常操作。


技术实现要素：

6.本发明构思的一个方面是提供一种改善由于热冲击而降低可靠性的问题的半导体封装。
7.根据本发明构思的一个方面，一种半导体封装，包括：半导体芯片，具有多个第一接触焊盘和多个第二接触焊盘在第一方向上交替地布置的有源表面；绝缘膜，在所述半导体芯片的所述有源表面上，并且具有分别限定所述多个第一接触焊盘的第一焊盘区的多个第一开口和分别限定所述多个第二接触焊盘的第二焊盘区的多个第二开口；多个第一导电盖层和多个第二导电盖层，分别在所述第一焊盘区和所述第二焊盘区上，均具有在所述绝缘膜上延伸的延伸部；绝缘层，在所述绝缘膜上，并且具有分别连接到所述多个第一导电盖层和所述多个第二导电盖层的多个第一接触孔和多个第二接触孔；以及重分布层，在所述绝缘层上，并且分别通过所述多个第一接触孔和所述多个第二接触孔连接到所述多个第一导电盖层和所述多个第二导电盖层，其中，所述第一焊盘区和所述第二焊盘区中的每一个包括，具有第一宽度的结合区和具有大于所述第一宽度的第二宽度的探测区，并且所述第一焊盘区中的每一个在与所述第一方向相交的第二方向上以所述结合区和所述探测区的顺序布置，并且所述第二焊盘区中的每一个在与所述第二方向相反的方向上以所述结合区和所述探测区的顺序布置。
8.根据本发明构思的一个方面，一种半导体封装，包括：半导体芯片，具有有源表面；以及重分布结构，在所述半导体芯片的所述有源表面上，其中，所述半导体芯片包括：在所述有源表面上在第一方向上交替地布置的多个第一接触焊盘和多个第二接触焊盘；绝缘膜，在所述半导体芯片的所述有源表面上，并且具有分别限定所述多个第一接触焊盘的第一焊盘区的多个第一开口和分别限定所述多个第二接触焊盘的第二焊盘区的多个第二开
口；以及，多个第一导电盖层和多个第二导电盖层，分别在所述第一焊盘区和所述第二焊盘区上，所述第一导电盖层和所述第二导电盖层中的每一个具有在所述绝缘膜上延伸的延伸部，其中，所述重分布结构包括，所述绝缘膜上的绝缘层和所述绝缘层上的重分布层，其中，所述绝缘层包括，分别连接到所述多个第一导电盖层和所述多个第二导电盖层的多个第一接触孔和多个第二接触孔，其中，所述重分布层分别通过所述多个第一接触孔和所述多个第二接触孔连接到所述多个第一导电盖层和所述多个第二导电盖层，其中，所述第一焊盘区和所述第二焊盘区中的每一个包括，具有第一宽度的结合区和具有大于所述第一宽度的第二宽度的探测区，其中，所述第一焊盘区中的每一个在与所述第一方向相交的第二方向上以所述结合区和所述探测区的顺序布置，并且其中，所述第二焊盘区中的每一个在与所述第二方向相对的方向以所述结合区和所述探测区的顺序布置。
9.根据本发明构思的一个方面，一种半导体封装，包括：半导体芯片，具有多个第一接触焊盘和多个第二接触焊盘在第一方向上交替地布置的有源表面；绝缘膜，在所述半导体芯片的所述有源表面上，并且具有，具有分别对应于所述多个第一接触焊盘和所述多个第二接触焊盘的形状的多个第一开口和多个第二开口；多个第一导电盖层和多个第二导电盖层，分别在所述多个第一接触焊盘和所述多个第二接触焊盘上，所述多个第一导电盖层和所述多个第二导电盖层中的每一个具有在所述绝缘膜上延伸的延伸部；绝缘层，在所述绝缘膜上，并且具有分别连接到所述多个第一导电盖层和所述多个第二导电盖层的多个第一接触孔和多个第二接触孔；以及重分布层，在所述绝缘层上，并且分别通过所述多个第一接触孔和所述多个第二接触孔连接到所述多个第一导电盖层和所述多个第二导电盖层，其中，所述多个第一接触焊盘和所述多个第二接触焊盘中的每一个包括，具有第一宽度的结合区和具有大于所述第一宽度的第二宽度的探测区，并且所述多个第一接触焊盘和所述多个第二接触焊盘中的每一个被布置为，使第一接触焊盘的结合区邻近第二接触焊盘的探测区、以及该第二接触焊盘的结合区邻近该第一接触焊盘的探测区。
附图说明
10.通过结合附图的以下详细描述，将更清楚地理解本发明构思的上述和其他方面、特征和效果，其中：
11.图1是示出根据本发明构思的示例实施例的半导体封装的示意截面图；
12.图2a和图2b是分别沿线i1-i1
′
和i2-i2
′
截取的图1的半导体封装的平面图；
13.图3是示出图1的半导体封装的底视图；
14.图4a是图3的半导体封装的部分a(应用重分布结构以前)的放大视图，并且图4b是沿图4a的放大部分的线ii-ii
′
截取的截面图；
15.图5a是图3的半导体封装的部分a(应用重分布结构以后)的放大视图，并且图5b是沿图5a的放大部分的线ii-ii
′
截取的截面图；
16.图6是示出根据本发明构思的示例实施例中使用的导电盖层的阵列的平面图；
17.图7a、图8a、图9a和图10a是示出制造根据本发明构思的示例实施例的半导体芯片的互连结构的过程的平面图，并且图7b、图8b、图9b和图10b是分别沿图7a、图8a、图9a和图10a的平面图的线ii-ii
′
截取的截面图；
18.图11a至图11d是示出制造根据本发明构思的示例实施例的半导体封装的方法的
截面图；
19.图12a和图12b分别是示出图11d的过程的结果的平面图和截面图；
20.图13a和图13b分别是示出根据本发明构思的示例实施例的半导体封装中可使用的半导体芯片的示意平面图和截面图；
21.图14a和图14b分别是示出根据本发明构思的示例实施例的半导体封装中可使用的半导体芯片的示意平面图和截面图；以及
22.图15是示出根据本发明构思的示例实施例的半导体封装的示意截面图。
具体实施方式
23.在下文中，将参考附图详细描述本发明构思的示例实施例。
24.图1是示出根据本发明构思的示例实施例的半导体封装100的示意截面图，图2a和图2b是分别沿线i1-11
′
和线i2-i2
′
截取的图1的半导体封装100的平面图，并且图3是示出图1的半导体封装100的底视图。
25.参考图1、图2a和图2b，根据本示例实施例的半导体封装100包括：支撑框110，具有彼此相对地设置的第一表面110a和第二表面110b，并且具有腔体110h；半导体芯片120，设置在腔体110h中，并且具有上面布置了多个接触焊盘122的有源表面121a；重分布结构140，设置在支撑框110的第一表面110a和半导体芯片120的有源表面121a上；以及，密封物130，用于密封设置在腔体110h中的半导体芯片120。图2a和图2b所示的重分布结构140可以具有比半导体芯片120的面积大的面积。
26.半导体芯片120可以由半导体晶片制造。例如，半导体芯片120可以包括半导体衬底121(例如，硅(si)、锗(ge)和砷化镓(gaas))。半导体芯片120可以是具有多个(例如，几十到几千个)接触焊盘122的集成电路ic。例如，半导体芯片120可以包括微处理器(例如，中央处理器单元(cpu)、图形处理器单元和/或应用处理器(ap))、逻辑芯片(例如，现场可编程门阵列(fpga)和专用ic(asic))或存储器芯片(例如，易失性存储器(例如，dram)、非易失性存储器(例如，rom)和/或闪存)。
27.多个接触焊盘122可以以各种形状(例如，数量、尺寸和/或间距)在半导体芯片120的有源表面上布置。例如，接触焊盘122可以沿有源表面的四个角以一行或多行布置，如图2b所示。其示例实施例不限于此，并且在一些示例实施例中，接触焊盘122可以在包括有源表面的中心区的整个区域上布置。
28.半导体芯片120具有用于连接重分布结构140的重分布层145和多个接触焊盘122的互连结构。如图1所示，这个互连结构可以包括：钝化结构(例如，绝缘保护膜123和绝缘膜124)；以及，多个导电盖层125，分别连接到多个接触焊盘122。将参考图4a和图4b详细描述以精细间距布置的接触焊盘122上的、本示例实施例中使用的半导体芯片120的互连结构。
29.图4a是示出图3的半导体封装100的部分a(省略了重分布结构)的放大视图，并且图4b是沿图4a的放大部分的线ii-ii
′
截取的截面图。
30.参考图4a和图4b，根据本示例实施例的半导体芯片120可以包括：半导体衬底121；第一接触焊盘122a和第二接触焊盘122b，布置在半导体衬底121的有源表面121a上；以及，绝缘保护膜123和绝缘膜124，依次设置在有源表面121a上。应理解，尽管本文中可以使用术语“第一”、“第二”、“第三”等来描述各种元件，但元件不应被这些术语限制；相反，这些术语
仅用于将一个元件与另一元件区分开来。因此，在不脱离本发明构思的范围的情况下，所讨论的第一元件可以被称为第二元件。
31.如图2b所示，可以设置多个第一接触焊盘122a和多个第二接触焊盘122b，并且可以在第一方向上(例如，d1)交替地布置。例如，第一接触焊盘122a和第二接触焊盘122b中的每一个可以具有相同的方形形状。如图4a所示，第一接触焊盘122a和第二接触焊盘122b中的每一个可以具有在与第一方向(例如，d1)相交的第二方向(例如，d2)上延伸的矩形形状。
32.例如，第一接触焊盘122a和第二接触焊盘122b可以包括金属，例如，铝(al)。绝缘保护膜123可以设置在半导体衬底121上，并且可以包括例如选自氧化物、氮化物和氮氧化物的至少一种材料。在特定示例中，绝缘保护膜123可以是sio2/sin。绝缘膜124可以包括有机材料，并且可以具体是光敏有机材料。例如，绝缘膜124可以包括光敏聚酰亚胺(pspi)。
33.在本示例实施例中，绝缘保护膜123和绝缘膜124可以具有第一开口oa和第二开口ob。第一开口oa和第二开口ob可以分别限定第一接触焊盘122a的第一焊盘区pa和第二接触焊盘122b的第二焊盘区pb。
34.第一焊盘区pa和第二焊盘区pb中的每一个可以包括：具有第一宽度w1的结合区pa1和结合区pb1、以及具有比第一宽度w1宽的第二宽度w2的探测区pa2和探测区pb2。换言之，第一焊盘区pa和第二焊盘区pb均可以具有锤子形状，并且可以理解，探测区pa2和探测区pb2可以具有与锤子形状的头部区对应的较大的面积。
35.相邻的第一焊盘区pa和第二焊盘区pb可以反向布置。具体地，第一焊盘区pa可以在与第一方向(例如，d1)相交的第二方向(例如，d2)上以结合区pa1和探测区pa2的顺序设置，并且第二焊盘区pb可以在与第二方向(例如，d2)相反的方向(例如，-d2)上以结合区pb1和探测区pb2的顺序设置。例如，在一些实施例中，第一焊盘区pa的结合区pa1可以(例如，在第一方向d1上)邻近第二焊盘区pb的探测区pb2，并且第一焊盘区pa的探测区pa2可以(例如，在第一方向d1上)邻近第二焊盘区pb的结合区pb1。
36.如上所述，图2b所示的多个接触焊盘122可以具有矩形形状，并且如图4a所示，相邻的第一开口oa和第二开口ob可以是锤子形状并且可以反向布置。此外，在这个实施例中，第一开口oa和第二开口ob可以被布置为，使来自相邻的第一焊盘区pa和第二焊盘区pb的结合区pa1和结合区pb1与探测区pb2和探测区pa2在第一方向上(例如，d1)彼此面对。
37.第一接触焊盘122a和第二接触焊盘122b中的每一个可以具有设置在探测区pa2和探测区pb2中的探测痕迹pm。通过引入具有较大的宽度w2的探测区pa2和探测区pb2，探针可以稳定地接触接触焊盘122。此处，探测痕迹pm可以是使用用于进行测试的探针接触接触焊盘122a和接触焊盘122b的过程中生成的凹陷的痕迹。例如，探针可以包括高硬度金属(例如，钨w)，并且因为前端是端部，探针的痕迹可以(例如，在本文中例如针对图9a和图9b所讨论的探针检查过程中)在接触焊盘122a和接触焊盘122b的表面中形成。
38.第一导电盖层125a和第二导电盖层125b可以分别设置在第一焊盘区pa和第二焊盘区pb上。第一导电盖层125a和第二导电盖层125b中的每一个可以包括：具有宽于第一宽度w1的第三宽度wa的第一区125a_1和第一区125b_1；以及，具有宽于第三宽度wa的第四宽度wb的第二区125a_2和第二区125b_2。类似于第一焊盘区pa和第二焊盘区pb的形状和布置，第一导电盖层125a和第二导电盖层125b可以具有反向布置的锤子形状。第一导电盖层125a可以在第二方向(例如，d2)上以第一区125a_1和第二区125a_2的顺序设置，并且第二
导电盖层125b可以在与第二方向(例如，d2)相反的方向(-d2)上以第一区125b_1和第二区125b_2的顺序设置。例如，在一些实施例中，第一导电盖层125a的第一区125a_1可以(例如，在第一方向d1上)邻近第二导电盖层125b的第二区125b_2，并且第一导电盖层125a的第二区125a_2可以(例如，在第一方向d1上)邻近第二导电盖层125b的第一区125b_1。
39.第一导电盖层125a和第二导电盖层125b可以紧密地布置。如图4a所示，相邻的第一导电盖层125a和第二导电盖层125b的第二区125a_2和第二区125b_2可以具有在第二方向d2上彼此重叠的部分。
40.第一导电盖层125a和第二导电盖层125b中的每一个可以具有在所述绝缘膜上延伸的延伸部。所述延伸部的长度在第一方向(例如，d1)上可以在从5μm到30μm的范围中。从第一区125a_1和第一区125b_1以及第二区125a_2和第二区125b_2延伸的部分的长度可以基本上相同。例如，第一区125a_1和第一区125b_1的第三宽度wa可以比结合区pa1和结合区pb1的第一宽度w1宽大约5μm到30μm。与其类似，第二区125a_2和第二区125b_2的第四宽度wb可以比探测区pa2和探测区pb2的第二宽度w2宽大约5μm到30μm。
41.这样的延伸部可以补偿由于第一导电盖层125a和第二导电盖层125b的光刻胶图案与第一开口oa和第二开口ob未对准而引起的误差(例如参见图13a和图13b)。在一些实施例中，第一导电盖层125a和第二导电盖层125b的延伸部的宽度可以分别在3μm到20μm的范围中。
42.绝缘保护膜123和绝缘膜124以及第一导电盖层和第二导电盖层125可以在用于制造半导体芯片120的晶片级工艺中设置(例如参见图6至图10b)，然后可以在芯片级对其进行分割。
43.如图1和图3所示，导电盖层125可以连接到重分布结构140的重分布层145(特别是重分布通路143)。重分布结构140可以重分布半导体芯片120的接触焊盘122。重分布结构140可以在被分割成半导体芯片以后在封装级形成(例如参见图12a至图12b)。
44.图5a是图3的半导体封装100的部分a(应用重分布结构以后)的放大视图，并且图5b是沿图5a的放大部分的线ii-ii
′
截取的截面图。
45.重分布结构140包括：绝缘层141，设置在绝缘膜124上，以在第一导电盖层125a和第二导电盖层125b上和/或覆盖第一导电盖层125a和第二导电盖层125b；以及，设置在绝缘层141上的重分布层145。绝缘层141包括：第一接触孔cha和第二接触孔chb，分别连接到第一导电盖层125a和第二导电盖层125b。重分布层145可以包括：设置在绝缘层141上的重分布图案142；以及，重分布通路143，分别通过第一接触孔cha和第二接触孔chb连接到第一导电盖层125a和第二导电盖层125b。重分布图案142可以包括重分布线142l。
46.第一接触孔cha和第二接触孔chb可以分别设置在第一导电盖层125a的第一区125a_1和第二导电盖层125b的第一区125b_1中。设置在第一导电盖层125a和第二导电盖层125b中的探测痕迹pm上的区域可以具有非平坦表面。因为重分布通路143在不存在探测痕迹pm的第一区125a_1和第一区125b_1中形成，所以可以防止由于探测痕迹pm引起的接触故障。在一些示例实施例中，第一接触孔cha和第二接触孔chb可以分别设置在与第一导电盖层125a中的结合区pa1和第二导电盖层125b中的结合区pb1重叠的区域中。重分布通路143可以在平坦区域中稳定地形成。
47.可以使用光刻工艺来形成重分布结构140。例如，绝缘层141可以包括光成像电介
质(pid)材料。重分布层145可以通过使用种子层的电镀工艺来形成。在这种情况下，重分布图案142可以具有比使用印刷电路板工艺的其他图案(例如，本文进一步描述的第一导线图案至第三导线图案112a、112b和112c)更精细的图案(例如，较小的厚度和/或线宽)。例如，重分布层145可以包括铜(cu)、铝(al)、银(ag)、锡(sn)、金(au)、镍(ni)、铅(pb)、钛(ti)或其合金。
48.如上所述，半导体芯片120的接触焊盘122可以通过重分布结构140的重分布层145重新分布，并且可以通过电连接结构190电连接到外部装置(例如，母板)。重分布结构140的重分布层145不仅可以连接到半导体芯片120的第一导电盖层125a和第二导电盖层125b，也可以连接到支撑框110的导线结构(例如，第一导线图案112a)。
49.在本实施例中，支撑框110可以是用于保持半导体封装100的刚度的结构。支撑框110包括连接第一表面110a和第二表面110b的导线结构，并且可以通过重分布层145电连接到半导体芯片120。
50.回去参考图1至图3，支撑框110的导线结构可以包括多个导线图案112a、112b和112c以及多个导线通路113a和113b。例如，支撑框110的导线结构可以包括：第一绝缘层111a；第一导线图案112a，连接到重分布结构140的重分布层145并且在第一绝缘层111a中；第二导线图案112b，设置在第一绝缘层111a的与第一导线图案112a相反的一面上(例如，第一绝缘层111a的至少一部分在第一导线图案112a和第二导线图案112b之间)；第二绝缘层111b，设置在第一绝缘层111a上并且在第二导线图案112b上/覆盖第二导线图案112b；以及，设置在第二绝缘层111b上的第三导线图案112c。第一导线通路113a可以穿过第一绝缘层111a，以电连接到第一导线图案112a和第二导线图案112b。第二导线通路113b可以穿过第二绝缘层111b，以电连接到第二导线图案112b和第三导线图案112c。
51.在本实施例中，第一导线图案112a可以凹陷进第一绝缘层111a。由于该凹陷步骤，可以防止和/或减少由于在形成密封物130的过程(参见图11b)中用于形成密封物130的树脂所引起的对第一导线图案112a的污染。
52.对于第一绝缘层111a和第二绝缘层111b，可以使用混合有诸如无机填料(例如，二氧化硅、氧化铝)或玻璃纤维之类的增强材料的绝缘树脂。例如，第一绝缘层111a和第二绝缘层111b可以包括ajinomoto堆积膜(abf)、fr-4、双马来酰亚胺三嗪(bt)或预浸料。导线结构可以包括例如导电材料，例如，铜(cu)、铝(a1)、银(ag)、锡(sn)、金(au)、镍(ni)、铅(pb)、钛(ti)或其合金。
53.在一些实施例中，半导体封装100可以被实现为使用这样的导线结构的封装上封装(pop)。支撑框110可以包括用于容纳半导体芯片120的腔体110h。
54.密封物130可以保护半导体芯片120。密封物130可以在支撑框110的第二表面110b和半导体芯片120的无源表面121b上和/或覆盖支撑框110的第二表面110b和半导体芯片120的无源表面121b，并且可以填充腔体110h的侧壁和半导体芯片120的侧表面的至少一部分。例如，密封物130可以包括树脂，例如，abf或环氧树脂模塑料(emc)。
55.可以设置作为用于保护重分布结构140免受外部物理破坏和化学破坏的组件的钝化层160。例如，钝化层160可以包括光敏绝缘材料，例如，光敏绝缘树脂、abf或阻焊剂。钝化层160具有露出重分布层145的一部分的多个开口。凸块下金属(ubm)层180可以设置在钝化层160的开口中并且可以连接到重分布层145，可以在ubm层180上形成电连接结构190并且
可以连接到外部电路(例如，母板)等。电连接结构190被用作用于从外部物理和/或电连接半导体封装100的连接端子。电连接结构190可以包括例如低熔点合金(例如，sn-al-cu)的导电材料。
56.如图1至图3所示，重分布结构140可以具有比半导体芯片120的面积大的面积。重分布结构140可以具有不与半导体芯片120重叠的扇出区，并且至少一个电连接结构190可以设置在扇出区中。
57.图6是示出根据本发明构思的示例实施例中使用的导电盖层的阵列的平面图。
58.参考图6，图5a所示的第一导电盖层125a和第二导电盖层125b的示例组合间隔地布置。图6的图例可以被理解为图4a所示的第一导电盖层125a和第二导电盖层125b的阵列的一部分区域。
59.如上所述，绝缘膜124设置在第一接触焊盘125a和第二接触焊盘125b上，并且第一焊盘区pa和第二焊盘区pb具有可以通过绝缘膜124的第一开口oa和第二开口ob设置的锤子形状。第一焊盘区pa和第二焊盘区pb可以被布置为使邻近的焊盘区彼此反向布置。与其类似，第一导电盖层125a和第二导电盖层125b可以类似地以反向布置的锤子形状设置。
60.通过第一接触孔cha和第二接触孔chb连接到第一导电盖层125a和第二导电盖层125b的重分布通路143的位置可以在与除了探测区pa2和探测区pb2以外的结合区pa1和结合区pb1重叠的区域中形成。因此，可以防止由于探测痕迹pm引起的重分布通路143的接触故障。
61.如上所述，当在布置第一接触焊盘122a和第二接触焊盘122b的方向(例如，d1)上观察时，重分布通路143的位置也可以以z字形式z1布置。与其类似，探测痕迹pm也可以以z字形式z2布置。
62.图7a、图8a、图9a和图10a是示出根据本发明构思的示例实施例的半导体芯片的制造结合结构的过程的平面图，并且图7b、图8b、图9b和图10b是分别沿图7a、图8a、图9a和图10a的平面图的线ii-ii
′
截取的截面图。
63.首先，参考图7a和图7b，绝缘保护膜123和绝缘膜124可以依次在半导体衬底121的有源表面121a上形成。
64.第一接触焊盘122a和第二接触焊盘122b可以设置在有源表面上，并且如图2b所示，多个第一接触焊盘122a和多个第二接触焊盘122b可以相应地交替设置。如图7a所示，第一接触焊盘122a和第二接触焊盘122b可以具有相同的矩形形状，并且可以具有例如在与所布置的方向相交的方向上延伸的矩形形状。例如，第一接触焊盘122a和第二接触焊盘122b可以包括金属(例如，铝al)。
65.绝缘保护膜123可以设置在半导体衬底121上，并且可以包括例如选自氧化物、氮化物和氮氧化物的至少一种材料。在特定示例中，绝缘保护膜123可以是sio2/sin。绝缘膜124可以包括有机材料，并且可以具体是光敏有机材料。例如，绝缘膜124可以包括pspi。
66.然后，参考图8a和图8b，可以在绝缘保护膜123和绝缘膜124上形成将第一接触焊盘122a和第二接触焊盘122b的一些区域露出的第一开口oa和第二开口ob。
67.第一焊盘区pa和第二焊盘区pb可以分别由第一开口oa和第二开口ob限定。第一焊盘区pa和第一焊盘区pb中的每一个可以包括：具有第一宽度w1的结合区pa1和结合区pb1、以及具有比第一宽度w1宽的第二宽度w2的探测区pa2和探测区pb2(例如参见图4a)。相邻的
第一焊盘区pa和第二焊盘区pb可以彼此反向布置。在这个实施例中，第一开口oa和第二开口ob可以被布置为，使相邻的第一焊盘区pa和第二焊盘区pb中的结合区pa1和结合区pb1与探测区pb2和探测区pa2彼此面对。如上所述，在相邻的第一焊盘区pa和第二焊盘区pb中，探测区pa2和探测区pb2具有可以交错地设置的大的面积，由此确保探测区在有限的区域中具有足够的面积。
68.在本示例实施例中，示出了在绝缘保护膜123和绝缘膜124中连续地形成相同的尺寸的开口的形式，但是在形成绝缘保护膜123以后，可以形成与第一开口oa和第二开口ob相对应的开口，并且在形成绝缘膜124以后，可以形成绝缘膜124中与绝缘保护膜123中的开口重叠的开口。在这种情况下，绝缘保护膜123和绝缘膜124的开口的尺寸可以彼此不同。
69.接着，参考图9a和图9b，可以在第一焊盘区pa和第二焊盘区pb中的每一个的探测区pa2和探测区pb2上执行探测测试。
70.在探测测试过程期间，可以由探针pr在各个第一接触焊盘122a和第二接触焊盘122b中的探测区pa2和探测区pb2中形成探测痕迹pm。如图9b所示，探测痕迹pm可以设置在第一接触焊盘122a和第二接触焊盘122b的凹陷结构中。第一接触焊盘122a和第二接触焊盘122b的探测痕迹pm可以不在布置第一接触焊盘122a和第二接触焊盘122b的方向并排地布置，而是可以沿探测区pa2和探测区pb2交错地设置。
71.然后，参考图10a和图10b，第一导电盖层125a和第二导电盖层125b可以分别在第一焊盘区pa和第二焊盘区pb上形成。
72.第一导电盖层125a和第二导电盖层125b可以分别具有与第一焊盘区pa和第二焊盘区pb相对应的形状。类似于第一焊盘区pa和第二焊盘区pb的形状和布置，第一导电盖层125a和第二导电盖层125b可以具有反向布置的锤子形状。具体地，第一导电盖层125a和第二导电盖层125b中的每一个可以包括：具有大于第一宽度的第三宽度的第一区125a_1和第一区125b_1；以及，具有宽于第三宽度的第四宽度的第二区125a_2和第二区125b_2(例如参见图4a)。如图10a所示，相邻的第一导电盖层125a和第二导电盖层125b的第二区125a_2和第二区125b_2可以具有在第二方向(例如，d2)上彼此重叠的部分。
73.第一导电盖层125a和第二导电盖层125b可以具有在绝缘膜124上延伸的部分。这样的延伸部可以补偿由于第一导电盖层125a和第二导电盖层125b的光刻胶图案与第一开口oa和第二开口ob未对准而引起的误差。
74.图11a至图11d是示出制造根据本发明构思的示例实施例的半导体封装的方法的每个主要过程的截面图。如图11a至图11d所示，形成重分布结构140的过程可以在被分割成半导体芯片以后在封装级形成。
75.参考图11a，将具有腔体110h的支撑框110附接到第一粘合膜200，并且将半导体芯片120设置在支撑框110的腔体110h中。
76.设置具有彼此相对地设置的第一表面110a和第二表面110b并且具有穿过第一表面110a和第二表面110b的腔体110h的支撑框110。具体地，可以通过以下过程来设置支撑框110：制备在其上形成金属膜的承载膜(未示出)，并且将金属膜用作种子层来形成第一导线图案112a；在金属膜上形成覆盖第一导线图案112a的第一绝缘层111a；在第一绝缘层111a上和/或第一绝缘层111a中形成第二导线图案112b和/或第一导线通路113a；在第一绝缘层111a上形成覆盖第二导线图案112b的第二绝缘层111b；以及，在第二绝缘层111b上和/或第
二绝缘层111b中形成第三导线图案112c和/或第二导线通路113b。然后，在将支撑框110与承载膜分离以后，可以通过去除残留在第一导线图案112a上的金属膜来获得希望的支撑框110。当去除金属膜时，可以在支撑框110中形成凹陷部。可以通过使用干燥膜等执行图案化、然后利用已知的电镀工艺填充图案来形成第一导线图案至第三导线图案112a、112b和112c。可以通过已知的层压方法或旋涂及固化方法来形成第一绝缘层111a和第二绝缘层111b。可以使用激光钻孔和/或机械钻孔和/或喷砂来执行腔体110h的形成。
77.第一粘合膜200可以固定支撑框110。例如，第一粘合膜200可以包括热固粘合带或可紫外固化的粘合带。半导体芯片120附接到腔体110h中的第一粘合膜200上。半导体芯片120以面朝下的方式设置，以使上面设置有接触焊盘122的有源表面附接到第一粘合膜200。如图10a和图10b所述，半导体芯片120可以包括：连接到接触焊盘122的焊盘区的导电盖层125；以及，依次设置在有源表面上的绝缘保护膜123和绝缘膜124。
78.然后，参考图11b，半导体芯片120使用密封物130来密封。
79.密封物130设置为密封设置在腔体110h中的半导体芯片120。在本实施例中，密封物130可以在支撑框110的第二表面110b和半导体芯片120的无源表面上和/或覆盖支撑框110的第二表面110b和半导体芯片120的无源表面，并且可以填充腔体110h中的至少一部分空间。密封物130可以通过已知方法形成。例如，密封物130可以通过层压并且随后固化前体来形成。备选地，密封物130也可以通过在第一粘合膜200上涂敷用于密封物130的液态树脂以密封半导体芯片120并且随后使其固化来形成。
80.接着，参考图11c，将半导体芯片120和支撑框110设置在第二粘合膜300上，并且去除第一粘合膜200以露出半导体芯片120的有源表面。
81.第二粘合膜300可以包括与第一粘合膜200类似的材料。第一粘合膜200可以在粘合强度由于根据类型使用热处理或利用紫外线照射而变弱以后而被剥离。可以露出导电盖层125中的分别连接到第一焊盘区pa和第二焊盘区pb的第一导电盖层125a和第二导电盖层125b(参见图4a)。
82.然后，参考图11d，可以在支撑框110的已去除第一粘合膜200的第一表面110a和半导体芯片120的有源表面上形成重分布结构140。
83.根据本实施例的形成重分布结构140的过程可以通过光刻工艺和电镀工艺来执行。例如，绝缘层141可以包括pid材料。如图5a、图5b、图12a和图12b所示，可以在支撑框110的第一表面110a和半导体芯片120的有源表面上形成绝缘层141，并且使用光刻工艺在绝缘层141中形成分别连接到第一导电盖层125a和第二导电盖层125b的第一接触孔cha和第二接触孔chb。然后，可以在电镀工艺中在绝缘层141上形成重分布层145。重分布层145可以包括：设置在绝缘层141上的重分布图案142；以及，重分布通路143，分别通过第一接触孔cha和第二接触孔chb连接到第一导电盖层125a和第二导电盖层125b(参见图5a)。如上所述，因为第一接触孔cha和第二接触孔chb设置在第一区125a_1和第一区125b_1中，所以重分布通路143可以在不存在探测痕迹pm的第一区125a_1和第一区125b_1中形成。
84.此外，参考例如图1至图3，可以在重分布结构140上形成钝化层160，并且可以形成连接到重分布层145的ubm层180和电连接结构190。钝化层160可以通过在固化以前层压前体、或在固化以前应用液态树脂来形成。在钝化层160中形成露出重分布结构140的重分布层145的一部分的开口。通过已知的金属化方法在重分布层145的露出区域上形成ubm层
180，并且在ubm层180上形成电连接结构190。上述过程以大型面板为单位来执行，并且在完成上述过程以后，可以使用锯切工艺将结构分割成单独的半导体封装。
85.图13a和图13b分别是示出根据本发明构思的示例实施例的半导体封装中可使用的半导体芯片120a的示意平面图和截面图。
86.除了图13a和图13b所示的半导体芯片120a未使第一导电盖层125a
′
和第二导电盖层125b
′
与第一开口oa和第二开口ob对准以外，可以将半导体芯片120a理解为与图1至图6所示的示例实施例类似的结构。因此，除非另外指出，否则图1和图6所示的实施例的描述可以与本实施例的描述组合。
87.在这个实施例中，与之前的实施例不同，第一导电盖层125a
′
和第二导电盖层125b
′
可以不在露出给第一开口oa和第二开口ob的第一焊盘区pa和第二焊盘区pb上准确地对准，并且可以在一个方向上不对准。第一导电盖层125a
′
和第二导电盖层125b
′
的光刻胶图案可以被理解为由于未与第一开口oa和第二开口ob对准而产生了误差。
88.因此，本实施例中使用的延伸部可以具有：第一导电盖层125a
′
和第二导电盖层125b
′
中的每一个的沿一个方向(例如，d1)的两侧上的第一延伸部和第二延伸部，该方向是布置第一接触焊盘122a和第二接触焊盘122b的方向，并且第一延伸部的宽度wc可以与第二延伸部的宽度wc
′
不同。如上所述，第一导电盖层125a
′
和第二导电盖层125b
′
的延伸部可以补偿由于未对准而引起的误差，从而即使在出现未对准时也不会露出第一开口oa和第二开口ob。
89.图14a和图14b分别是示出根据本发明构思的示例实施例的半导体封装中可使用的半导体芯片120b的示意平面图和截面图。图14b是沿图14a的线ii-ii
′
截取的截面图。
90.可以理解，除了第一接触焊盘122a
′
和第二接触焊盘122b
′
自身具有反向布置的锤子形状以外，图14a和图14b所示的半导体芯片120b具有与图1至图6所示的示例实施例类似的结构。因此，除非另外指出，否则图1和图6所示的示例实施例的描述可以与本示例实施例的描述组合。
91.根据本示例实施例的半导体芯片120b包括：具有反向布置的锤子形状的第一接触焊盘122a
′
和第二接触焊盘122b
′
。与之前的示例实施例不同，不将锤子的形状限定为第一开口oa和第二开口ob的形状，而是可以将第一接触焊盘122a
′
和第二接触焊盘122b
′
自身限定为具有锤子的形状。
92.第一接触焊盘122a
′
和第二接触焊盘122b
′
中的每一包括：具有第一宽度的结合区122a
′
_1和结合区122b
′
_1；以及，具有宽于第一宽度的第二宽度的探测区122a
′
_2和探测区122b
′
_2，并且第一接触焊盘122a
′
可以在与第一方向(例如，d1)相交的第二方向(例如，d2)上以结合区和探测区的顺序设置，并且第二接触焊盘122b
′
可以在与第二方向相反的方向(例如，-d2)上以结合区和探测区的顺序设置。
93.在绝缘保护膜123和绝缘膜124中形成的第一开口oa
′
和第二开口ob
′
可以分别具有与第一接触焊盘122a
′
和第二接触焊盘122b
′
的形状相对应的形状。第一开口oa
′
和第二开口ob
′
也可以具有与第一接触焊盘122a
′
和第二接触焊盘122b
′
的锤子形状类似的锤子形状。相邻的第一接触焊盘122a
′
和第二接触焊盘122b
′
的探测区122a
′
_2和探测区122b
′
_2可以具有在第二方向(例如，d2)上彼此重叠的部分。
94.第一导电盖层125a和第二导电盖层125b中的每一个具有：具有宽于第一宽度的第
三宽度的第一区125a_1和第一区125b_1；以及，具有宽于第三宽度的第四宽度的第二区125a_2和第二区125b_2。相邻的第一导电盖层125a和第二导电盖层125b的第二区125a_2和第二区125b_2也可以具有在第二方向上彼此重叠的部分。类似于之前的示例实施例，用于形成重分布通路的接触孔cha和接触孔chb可以设置在第一导电盖层125a的第一区125a_1和第二导电盖层125b的第一区125b_1中。
95.图15是示出根据本发明构思的示例实施例的半导体封装100a的示意截面图。
96.参考图15，可以理解，除了具有竖直互连部分110’而不是具有包括导线结构的框(图1中的110)，并且对密封物130添加重分布层155以外，根据本示例实施例的半导体封装100a具有与图1至图3所示的示例实施例类似的结构。因此，除非另外指出，否则图1至图3所示的实施例的描述可以与本示例实施例的描述组合。
97.与之前的示例实施例不同，根据本示例实施例的半导体封装100a可以是晶片级封装。半导体封装100a可以包括：连接第二重分布层155和重分布结构140的第一重分布层145的导电柱110’。竖直连接导体(例如，导电柱110’)可以设置为穿过密封半导体芯片120的密封物130，以电连接第一重分布层145和第二重分布层155。在本示例实施例中，将导电柱110
′
示出为通过重分布通路143和重分布通路153直接连接，但是不限于此，并且在其他示例实施例中可以通过重分布图案142和重分布图案152直接连接。
98.半导体封装100a还可以包括：附加重分布层155(也被称为“后侧重分布层”)，设置在密封物130上并且电连接到导电柱110
′
。重分布层155可以包括连接到导电柱110
′
的重分布通路153和重分布图案152。在重分布图案152的一部分区域中，第二钝化层160b可以设置为焊盘区。第二钝化层160b可以包括与第一钝化层160a类似的材料。半导体封装100a可以设置在封装上封装(pop)的下封装结构中。
99.如上面所述，根据示例实施例，即使当半导体芯片的接触焊盘的间距精细时，也可以提供在充分确保探测区的同时稳定地形成用于重分布通路的接触孔的方法。
100.本发明构思的各种特征、方面和效果可以不限于上面的描述，并且在描述发明构思的特定实施例的过程中可以更容易理解。
101.虽然以上已经示出并描述了示例实施例，但是本领域技术人员将清楚的是，在不脱离由所附权利要求限定的本发明构思的范围的情况下，可以进行修改和改变。