一种硅基氮化镓单片集成电路

1.本发明属于集成电路技术领域，具体涉及一种硅基氮化镓单片集成电路。


背景技术：

2.随着微电子技术的不断发展，以氮化镓为代表的第三代宽禁带半导体材料具有更大的禁带宽度、更高的临界击穿电场和较高的电子饱和漂移速度等优点，因而成为微波/毫米波系统领域应用的理想材料。同时，由于氮化镓材料的临界电场强度是硅材料的11倍，氮化镓异质结结构的二维电子气的迁移率也比硅材料的迁移率高两倍左右，而氮化镓材料的baliga优值系数要比硅材料高1400倍左右，因此氮化镓在电力电子器件领域也有非常大的潜力。
3.目前，氮化镓功率器件逐渐应用于高速大功率的电子系统中。氮化镓材料具有较强的自发极化系数，常规的氮化镓高电子迁移率晶体管属于常开型(也称耗尽型)，即氮化镓高电子迁移率晶体管的栅极电压的静态工作点一般为负值，关断状态也需要一个负电压。但是，一般电路系统的电源电压均为正值，因此需要一个负压产生电路，来提供氮化镓高电子迁移率晶体管工作所需要的负电压并关断氮化镓器件。
4.相关技术中，射频和电源管理电路系统多使用独立的、基于硅cmos集成电路的负电压产生电路，负电压产生电路和基于氮化镓高电子迁移率晶体管的射频电路使用不同工艺、在不同的工厂制造，两者各自封装成模块后通过引线连接，上述方法中负电压产生电路和基于氮化镓高电子迁移率晶体管不仅占用的面积较大，封装成本也比较高。


技术实现要素：

5.为了解决现有技术中存在的上述问题，本发明提供了一种硅基氮化镓单片集成电路。本发明要解决的技术问题通过以下技术方案实现：
6.本发明提供一种硅基氮化镓单片集成电路，其特征在于，包括：衬底；
7.位于所述衬底一侧的外延结构；
8.所述外延结构包括第一开口和第二开口，沿垂直于衬底所在平面的方向，所述第一开口及所述第二开口均贯穿所述外延结构；其中，所述第一开口包括负压产生器，所述第二开口包括氮化镓晶体管，且所述负压产生器与所述氮化镓晶体管电连接。
9.在本发明的一个实施例中，所述负压产生器包括第一沟道区，所述氮化镓器件包括第二沟道区；
10.沿负压产生器指向氮化镓晶体管的方向，所述第一沟道区与所述第二沟道区之间的距离为l，其中，l≤100μm。
11.在本发明的一个实施例中，所述负压产生器包括第一三族氮化物层、第一介质层、硅外延层和第二介质层；
12.其中，沿垂直于衬底所在平面的方向，第一介质层位于所述第一三族氮化物层远离所述衬底的一侧，硅外延层位于所述第一介质层和所述第二介质层之间。
13.在本发明的一个实施例中，所述氮化镓晶体管包括第二三族氮化物层和第三介质层，其中，所述第三介质层位于所述第二三族氮化物层远离所述衬底的一侧。
14.在本发明的一个实施例中，所述第一三族氮化物层与所述第二三族氮化物层同层制作。
15.在本发明的一个实施例中，还包括第一电极和第二电极，其中，所述第一电极位于所述硅外延层远离所述第一介质层一侧的表面，所述第二电极位于所述第二三族氮化物层远离所述衬底一侧的表面。
16.在本发明的一个实施例中，还包括第一通孔、第二通孔及金属走线，所述第一通孔沿垂直于衬底所在平面的方向贯穿所述第二介质层，所述第二通孔沿垂直于衬底所在平面的方向贯穿所述第三介质层，所述第一电极通过所述第一通孔、所述金属走线和所述第二通孔与所述第二电极电连接。
17.在本发明的一个实施例中，所述负压产生器包括硅cmos。
18.与相关技术相比，本发明的有益效果在于：
19.本发明提供一种硅基氮化镓单片集成电路，包括：衬底；位于衬底一侧的外延结构；外延结构包括第一开口和第二开口，沿垂直于衬底所在平面的方向，第一开口及第二开口均贯穿外延结构；由于第一开口包括负压产生器、第二开口包括氮化镓晶体管，且负压产生器与氮化镓晶体管电连接，因此本发明通过在同一衬底上单片集成负压产生器和氮化镓晶体管，实现了硅cmos负压产生器和氮化镓射频集成电路的近距离、紧凑集成，不仅能够减小最终电路的体积、减少封装成本，同时也可以抑制引线延迟，提高了整个电路的可靠性。
20.以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
21.图1是本发明实施例提供的硅基氮化镓单片集成电路的一种俯视图；
22.图2是图1所示硅基氮化镓单片集成电路的一种aa’剖面图；
23.图3是图1所示硅基氮化镓单片集成电路的一种bb’剖面图；
24.图4是本发明实施例提供的硅基氮化镓单片集成电路的一种等效电路图。
具体实施方式
25.下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
26.图1是本发明实施例提供的硅基氮化镓单片集成电路的一种俯视图，图2是图1所示硅基氮化镓单片集成电路的一种aa’剖面图。请参见图1-2，本发明实施例提供一种硅基氮化镓单片集成电路，包括：衬底1；
27.位于衬底1一侧的外延结构2；
28.外延结构2包括第一开口和第二开口，沿垂直于衬底1所在平面的方向，第一开口及第二开口均贯穿所述外延结构2；其中，第一开口包括负压产生器3，第二开口包括氮化镓晶体管4，且负压产生器3与氮化镓晶体管4电连接。
29.具体而言，上述硅基氮化镓单片集成电路包括衬底1和位于衬底1一侧的外延结构2，外延结构2包括刻蚀形成的第一开口和第二开口，其中，第一开口包括负压产生器3，第二
开口包括氮化镓晶体管4。由于氮化镓晶体管4在工作时，需要在栅极提供负电压才能将其关断，因而本实施例中负电压产生器与氮化镓晶体管4电连接，以使负压产生器3为氮化镓晶体管4的栅电极提供电压，控制氮化镓晶体管4的关断。
30.可选地，本实施例中负压产生器3包括硅cmos，衬底1为硅衬底。
31.可以理解的是，本发明通过在同一衬底1上单片集成负压产生器3和氮化镓晶体管4，实现了硅cmos负压产生器3和氮化镓射频集成电路的近距离、紧凑集成，不仅能够减小最终电路的体积、减少封装成本，同时也可以抑制引线延迟，提高了整个电路的可靠性。
32.可选地，负压产生器3包括第一沟道区1a，氮化镓器件包括第二沟道区2a；沿负压产生器3指向氮化镓晶体管4的方向，第一沟道区1a与第二沟道区2a之间的距离为l，其中，l≤100μm。
33.应当理解，第一沟道区1a和第二沟道区2a之间的距离也可以视作负电压产生器与氮化镓晶体管4之间的距离，若第一沟道区1a和第二沟道区2a之间的距离过大，则用于实现二者电连接的金属走线较长，由金属走线引起的寄生效应也会增大。因此，本实施例设置第一沟道区1a与第二沟道区2a之间的距离l小于等于100μm，如此可以减小金属走线的长度，进而减小寄生效应，提升了电路的性能和可靠性。
34.示例性地，本实施例中第一沟道区1a与第二沟道区2a之间的距离l可以为4μm、30μm、50μm等。
35.图3是图1所示硅基氮化镓单片集成电路的一种bb’剖面图。如图3所示，负压产生器3包括第一三族氮化物层5、第一介质层6、硅外延层7和第二介质层8；其中，沿垂直于衬底1所在平面的方向，第一介质层6位于第一三族氮化物层5远离衬底1的一侧，硅外延层7位于第一介质层6和第二介质层8之间。
36.氮化镓晶体管4包括第二三族氮化物层9和第三介质层10，其中，第三介质层10位于第二三族氮化物层9远离衬底1的一侧。
37.具体而言，在图3所示视角下，负压产生器3包括依次位于衬底1上的第一三族氮化物层5、第一介质层6、硅外延层7和第二介质层8，氮化镓晶体管4包括依次位于衬底1上的第二三族氮化物层9和第三介质层10。其中，第一三族氮化物层5与第二三族氮化物层9同层制作，如此有利于简化制作工艺。
38.可选地，请继续参见图3，硅基氮化镓单片集成电路还包括第一电极11和第二电极12，其中，第一电极11位于硅外延层7远离第一介质层6一侧的表面，第二电极12位于第二三族氮化物层9远离衬底1一侧的表面。
39.可选地，上述硅基氮化镓单片集成电路还包括第一通孔13、第二通孔14及金属走线15，第一通孔13沿垂直于衬底1所在平面的方向贯穿第二介质层8，第二通孔沿垂直于衬底1所在平面的方向贯穿第三介质层10，第一电极11通过第一通孔11、金属走线15和第二通孔14与第二电极12电连接。
40.图4是本发明实施例提供的硅基氮化镓单片集成电路的一种等效电路图。如图4所示，硅基氮化镓单片集成电路第一晶体管m1、第二晶体管m2、电容c1、电阻r1和二极管d1，输入信号端vin输入的信号从第一晶体管m1的栅极g-m1和第二晶体管m2的栅极g-m2接入，第一晶体管m1的源极s-m1与第一参考电压信号端vcc连接，第二晶体管m2的源极s-m2接地，第一晶体管m1的漏极d-m1与第二晶体管m2的漏极d-m2短接后与电容c1连接，电容c1与二极管
d1并联后一端与氮化镓晶体管4的栅极g-2连接、另一端经电阻r1接地，氮化镓晶体管4的漏极d-2接第二参考电压信号端vdc、源极s-2接地。
41.可选地，第一晶体管m1和第二晶体管m2均为场效应晶体管，其中，第一晶体管m1为p沟道mos管、第二晶体管m2为n沟道mos管，二极管d1为齐纳二极管。那么在第一晶体管m1导通、第二晶体管m2关断时，电流依次流过电容c1、电阻r1，在氮化镓晶体管4的栅极g-2形成一定的电压，当该电压达到氮化镓晶体管4的阈值电压时，氮化镓晶体管4开启。反之，在图4所示视角下，当第二晶体管m2导通、第一晶体管m1关闭时，电容c1的左端与地短接，由于电容c1的电压不能突变，因此电容c1的右端产生负电压，进而实现氮化镓晶体管4的关断。并且，本实施例中二极管d1能够有效防止稳态时电阻r1产生电流使得氮化镓晶体管4关断，进一步保证了电路的可靠性。
42.通过上述各实施例可知，本发明的有益效果在于：
43.本发明提供一种硅基氮化镓单片集成电路，包括：衬底；位于衬底一侧的外延结构；外延结构包括第一开口和第二开口，沿垂直于衬底所在平面的方向，第一开口及第二开口均贯穿外延结构；由于第一开口包括负压产生器、第二开口包括氮化镓晶体管，且负压产生器与氮化镓晶体管电连接，因此本发明通过在同一衬底上单片集成负压产生器和氮化镓晶体管，实现了硅cmos负压产生器和氮化镓射频集成电路的近距离、紧凑集成，不仅能够减小最终电路的体积、减少封装成本，同时也可以抑制引线延迟，提高了整个电路的可靠性。
44.在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
45.此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
46.在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
47.在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
48.尽管在此结合各实施例对本技术进行了描述，然而，在实施所要求保护的本技术
过程中，本领域技术人员通过查看所述附图、公开内容、以及所附权利要求书，可理解并实现所述公开实施例的其他变化。在权利要求中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。
49.以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。