一种薄膜晶体管及其制备方法、阵列基板、显示装置与流程

一种薄膜晶体管及其制备方法、阵列基板、显示装置
1.本技术是申请号为201910024065.2、申请日为2019年01月
2.10日、发明名称为“一种薄膜晶体管及其制备方法、阵列基板、显示装置”的分案申请。
技术领域
3.本发明属于显示技术领域，具体涉及一种薄膜晶体管及其制备方法、阵列基板、显示装置。


背景技术：

4.随着显示器尺寸的不断增大，非晶硅薄膜晶体管出现了电子迁移率不足、均一性较差的问题，为了解决上述问题，使用igzo、itzo、izo等氧化物半导体材料取代非晶硅作为有源层的技术应运而生。
5.在进行薄膜晶体管(thin film transistor，简称tft)制备时，为了保证tft中的源极和漏极(s/d)与igzo有很好的接触，减小s/d搭接阻抗，提升tft的性能，需对有源层的边缘用于与源漏极接触的位置进行导体化处理。
6.发明人发现现有技术中至少存在如下问题：有源层的边缘导体化处理后无法避免导体化扩散问题，导体化扩散会致使有源层的中部被扩散形成导体，失去半导体性能或者造成tft沟道长度在基板上分布均一性较差。


技术实现要素：

7.本发明针对现有的导体化处理会导致有源层失去半导体性能或者tft沟道长度在基板上分布均一性差的问题，提供一种薄膜晶体管及其制备方法、阵列基板、显示装置。
8.解决本发明技术问题所采用的技术方案是：
9.一种薄膜晶体管的制备方法，包括在衬底上形成氧化物有源层，以及源极和漏极的步骤，其中，所述氧化物有源层包括相连接的导体化区域和半导体区域，所述源极和漏极与所述导体化区域电连接；
10.所述方法还包括在导体化区域的邻接半导体区域的一侧形成过孔的步骤。
11.可选的是，所述形成氧化物有源层具体包括以下步骤：
12.在衬底上形成氧化物半导体材料且包括过孔的图形，所述氧化物半导体材料的图形包括相连接的导体化区域和半导体区域，所述过孔位于导体化区域的邻接半导体区域的一侧；
13.对导体化区域的氧化物半导体材料进行导体化处理得到氧化物有源层。
14.可选的是，所述对导体化区域进行导体化处理包括采用离子轰击的方式，将导体化区域的氧化物半导体材料氢化或去氧化。
15.可选的是，所述形成氧化物有源层，以及源极和漏极具体包括以下步骤：
16.在衬底上方形成氧化物有源层；
17.在完成上述步骤的衬底上形成栅绝缘层；
18.在完成上述步骤的衬底上形成栅极；
19.在完成上述步骤的衬底上形成层间绝缘层；
20.在完成上述步骤的衬底上形成源极和漏极。
21.可选的是，所述过孔包括侧壁，其中，远离半导体化区域的侧壁为第一侧壁；所述源极和漏极覆盖至少部分第一侧壁。
22.本发明还提供一种薄膜晶体管，包括衬底，设于所述衬底上方的氧化物有源层，以及源极和漏极，所述氧化物有源层包括相连接的导体化区域和半导体区域，所述源极和漏极与所述导体化区域电连接；其中，所述导体化区域靠近半导体区域的一侧设有过孔。
23.可选的是，所述导体化区域由与半导体区域相同的氧化物半导体材料氢化或去氧化后构成。
24.可选的是，所述导体化区域在过孔处形成侧面，其中，远离半导体化区域的侧面为第一侧面；所述源极和漏极覆盖至少部分第一侧面。
25.可选的是，所述薄膜晶体管为顶栅型。
26.本发明还提供一种阵列基板，包括上述的薄膜晶体管。
27.本发明还提供一种显示装置，包括上述的阵列基板。
附图说明
28.图1为本发明的实施例1的薄膜晶体管的结构示意图；
29.图2为本发明的实施例2的薄膜晶体管的流程示意图；
30.图3为本发明的实施例2的薄膜晶体管的有源层形成示意图；
31.图4为本发明的实施例2的薄膜晶体管的源极和漏极的形成示意图；
32.图5为本发明的实施例3的薄膜晶体管的一种结构示意图；
33.图6为本发明的实施例3的薄膜晶体管的另一种结构示意图；
34.其中，附图标记为：1、衬底；11、保护层；12、缓冲层；2、氧化物有源层；21、导体化区域；22、半导体区域；23、过孔；3、源极和漏极；4、栅绝缘层；5、栅极；6、层间绝缘层；7、光刻胶。
具体实施方式
35.为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
36.实施例1：
37.本实施例提供一种薄膜晶体管的制备方法，如图1所示，包括在衬底1上形成氧化物有源层2，以及源极和漏极的步骤，其中，所述氧化物有源层2包括相连接的导体化区域21和半导体区域22，所述源极和漏极与所述导体化区域21的第一导体化区域211电连接；所述方法还包括在导体化区域21第一导体化区域211和第二导体化区域212之间形成过孔的步骤，即在导体化区域21的邻接半导体区域22的一侧形成过孔23的步骤。
38.本实施例的薄膜晶体管的制备方法包括在导体化区域21的邻接半导体区域22的一侧形成过孔23的步骤，该过孔23可以防止导体化区域21向半导体区域22扩散，可以避免
有源层的中部被扩散形成导体，并且过孔两侧均与导体化区域21相邻，提高过孔23制作均一性。
39.实施例2：
40.本实施例提供一种薄膜晶体管的制备方法，如图2
‑
4所示，包括以下制备步骤：
41.可选的，s01、在衬底1上形成图案化的保护层11，以及覆盖保护层11的缓冲层12；其中，衬底1可以采用玻璃等透明材料制成、且经过预先清洗。缓冲层12可以是单层结构或多个子层的叠层结构，缓冲层12可以采用硅氧化物或硅氮化物形成。具体的，可以采用等离子体增强化学气相沉积方式、低压化学气相沉积方式、大气压化学气相沉积方式或电子回旋谐振化学气相沉积方式或溅射方式形成缓冲层12。
42.s02、在完成上述步骤的衬底1上形成氧化物有源层2；其中，所述氧化物有源层2包括相连接的导体化区域21和半导体区域22；具体的，s02包括：
43.s02a、采用一步构图工艺，在完成上述步骤的衬底1上形成氧化物半导体材料且包括过孔23的图形，所述氧化物半导体材料的图形包括相连接的导体化区域21和半导体区域22，导体化区域21包括第一导体化区域211及第二导体化区域212，在第一导体化区域211及第二导体化区域212之间设置有过孔23，所述过孔23位于导体化区域21的邻接半导体区域22的一侧；具体的，如图3所示，可以在氧化物半导体材料上形成一层光刻胶7，对光刻胶7进行曝光和显影，然后进行干法刻蚀，以形成包括有源层和过孔23的图形。
44.s02b、对导体化区域21的氧化物半导体材料进行导体化处理得到氧化物有源层2。
45.作为本实施例的一种可选方案，所述对导体化区域21进行导体化处理包括采用离子轰击的方式，将导体化区域21的氧化物半导体材料氢化或去氧化。
46.本实施例中先形成过孔23后进行导体化，可以更大程度的避免导体化过程中氢原子的扩散，其中，过孔23可以与有源层一步掩膜形成。
47.作为本实施例的一种优选方案，如图5及图6所示，所述第一导体化区域211靠近所述源极和漏极3形成第一侧壁213，所述第二导体化区域212远离半导体区域22形成第二侧壁214，其中，第一侧壁213与第二侧壁214共同构成过孔23；所述源极和漏极3覆盖至少部分第一侧壁213。
48.这样相当于增加了源漏极与导体化区域21的过孔23侧面的搭接接触面积，更利于电子传输。
49.s03、在完成上述步骤的衬底1上形成栅绝缘层4；具体的，可以采用等离子体增强化学气相沉积方式、低压化学气相沉积方式、大气压化学气相沉积方式或电子回旋谐振化学气相沉积方式或溅射方式在有源层的上方形成栅绝缘层4。
50.s04、在完成上述步骤的衬底1上形成栅极5；栅极5可以采用钼、钼铌合金、铝、铝钕合金、钛或铜中的至少一种材料形成。具体的，可以采用溅射方式、热蒸发方式、等离子体增强化学气相沉积方式、低压化学气相沉积方式、大气压化学气相沉积方式或电子回旋谐振化学气相沉积方式形成栅金属电极膜。
51.s05、在完成上述步骤的衬底1上形成层间绝缘层6；其中，层间绝缘层6可以采用硅氧化物、硅氮化物、铪氧化物或铝氧化物形成。
52.s06、在完成上述步骤的衬底1上形成源极和漏极3，所述源极和漏极3与所述导体化区域21的第一导体化区域211电连接。其中，源极、漏极采用钼、钼铌合金、铝、铝钕合金、
钛或铜中的至少一种材料形成。如图4所示，可以在上述导电材料层上形成一层光刻胶7，对光刻胶7进行曝光和显影，然后进行刻蚀，以形成包括源极和漏极3的图形。
53.本实施例的薄膜晶体管的制备方法包括在导体化前，在导体区域邻接半导体区域22的一侧形成过孔23，该过孔23可以防止导体化区域21向半导体区域22扩散，有效可以避免有源层的中部被扩散形成导体，并且过孔23两侧均与导体化区域21相邻，提高过孔制作均一性。在后续进行sd搭接时，源极和漏极3覆盖过孔23的至少部分第一侧壁，这样相当于增加了接触面积，可以有效降低搭接阻抗，提升导电性能。该方法制备的tft均一性较好。
54.在本实施例对应的附图中，显示了各结构层的大小、厚度等仅为示意。在工艺实现中，各结构层在衬底1上的投影面积可以相同，也可以不同，可以通过刻蚀工艺实现所需的各结构层投影面积；同时，附图所示结构也不限定各结构层的几何形状，例如可以是附图所示的矩形，还可以是梯形，或其它刻蚀所形成的形状，同样可通过刻蚀实现。
55.实施例3：
56.本实施例提供一种薄膜晶体管，如图5所示，其包括衬底1，设于所述衬底1上方的氧化物有源层2，以及源极和漏极3，所述氧化物有源层2包括相连接的导体化区域21和半导体区域22，导体化区域21包括第一导体化区域211及第二导体化区域212，所述源极和漏极3与所述导体化区域21的第一导体化区域211电连接；其中，第一导体化区域211及第二导体化区域212之间设置有过孔23，即所述导体化区域21靠近半导体区域22的一侧设有过孔23。
57.本实施例中的薄膜晶体管在导体化区域21的邻接半导体区域22的一侧设置了过孔23，由于第二导体化区域212靠近半导体区域22设置，因此将过孔23设置于第一导体化区域211及第二导体化区域212之间，使得该过孔23可以防止导体化区域21向半导体区域22扩散，可以避免有源层的中部被扩散形成导体，并且过孔23两侧均与导体化区域21相邻，提高过孔制作均一性。进一步的，由于第一导体化区域211的宽度与第二导体化区域212的宽度不相等，可选地第一导体化区域211的宽度大于第二导体化区域212的宽度，因此可以进一步降低第二导体化区域212对有源层中部的影响。
58.作为本实施例的一种可选方案，所述导体化区域21由与半导体区域22相同的氧化物半导体材料氢化或去氧化后构成。
59.本实施例中提供了氢化或去氧化的导体化方式，采用其它导体化方法同样可以设置类似的过孔23。需要说明的是，先形成过孔23后进行导体化，可以更大程度的避免导体化过程中氢原子的扩散，其中，过孔23还可以与有源层一步掩膜形成。
60.在一个实施例中，所述薄膜晶体管为顶栅型。氧化物有源层2上方设有栅绝缘层4，栅绝缘层4上方设有栅极5。
61.在一个实施例中，所述薄膜晶体管还包括第一绝缘层，所述第一绝缘层覆盖所述第二侧壁214并填充所述过孔23。所述第一绝缘层在所述过孔23位置处包括第三侧面，所述第三侧面延伸至所述过孔23内。第一绝缘层可以为设置于栅极5上方的层间绝缘层6，由于第一绝缘层部分填充于过孔23内，从而能有效降低漏电流。
62.本实施例中以顶栅型薄膜晶体管为例进行了具体说明，其它底栅型薄膜晶体管，也可以采用类似的方案，在此不再赘述。
63.在一个实施例中，如图6所示，所述导体化区域21在过孔23处形成侧面，其中，远离半导体化区域21的侧面为第一侧面；所述源极和漏极3覆盖至少部分第一侧面。也就是说，
图6所示的方案中，相当于增加了源漏极与导体化区域21的过孔23侧面的搭接接触面积，更利于电子传输。
64.在一个实施例中，如图6所示，所述栅极5与所述第一导体化区域211不交叠。所述栅极5与所述第二导体化区域212不交叠。由于栅极5设置于栅绝缘层4的上方，并且栅极5上还设置有第一绝缘层，第一绝缘层部分填充于过孔23内，使得栅极5与第一导体化区域211及第二导体化区域212均不交叠，从而大幅降低寄生电容。
65.在一个实施例中，如图6所示，所述栅极5与所述过孔23不交叠，由于栅极5由第一绝缘层包覆，使得栅极5与过孔23不交叠，从而提高沟道制作的均一性。
66.实施例4：
67.本实施例提供一种阵列基板，包括上述的薄膜晶体管。
68.实施例5：
69.本实施例提供了一种显示装置，其包括上述任意一种阵列基板。所述显示装置可以为：液晶显示面板、电子纸、oled面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
70.可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。