西格玛沟槽结构的制造方法及半导体器件的制造方法与流程

1.本发明涉及半导体制造领域，具体的，涉及一种西格玛沟槽结构的制造方法以及半导体器件的制造方法。


背景技术：

2.随着cmos技术的微缩发展，需要更大的驱动电流以提高器件的响应速度，为了增加驱动电流，锗硅外延技术被广泛应用于半导体器件的制造领域中。在锗硅外延技术中，∑(西格玛)沟槽结构的尺寸是影响器件性能(如驱动电流)的关键因素。
3.在现有技术中，如图1a～1b所示，西格玛沟槽结构的形成通常先由干法刻蚀初步获得一“u”型沟槽100，再经湿法刻蚀获得“∑”型沟槽200，因此，“∑”型沟槽200的深度在很大程度上取决于干法刻蚀获得的“u”型沟槽100的深度。然而，干法刻蚀获得的“u”型沟槽100的深度通常取决于刻蚀时间，因此很难做到一个器件中多个西格玛沟槽的深度均匀一致；除此之外，由于干法刻蚀工艺的刻蚀速度与刻蚀深度存在关联，导致通过刻蚀时间很难准确的控制刻蚀深度，现有的干法蚀刻工艺获得的西格玛沟槽的深度通常在至之间，难以获得深度较浅的西格玛沟槽，而深度较浅的西格玛沟槽有助于提高器件整体的响应速度。


技术实现要素：

4.鉴于以上所述现有技术的缺点，本发明提出一种西格玛沟槽结构的制造方法以及半导体器件的制造方法，
5.为实现上述目的及其他相关目的，本发明提供一种西格玛沟槽结构的制造方法，所述西格玛沟槽结构的制造方法具体包括如下步骤：
6.提供一硅衬底，所述硅衬底上设置有栅极结构；
7.通过热氧化法在所述栅极结构之间形成氧化层，所述氧化层包括初始层及位于所述初始层底部的增厚层，其中，所述增厚层形成于所述硅衬底之中且其上表面与所述硅衬底的表面齐平；
8.通过高选择比刻蚀去除所述氧化层，在所述硅衬底中形成一凹槽；
9.湿法刻蚀所述凹槽形成西格玛沟槽，从而通过控制氧化层的厚度来获得预设的西格玛沟槽的深度。
10.可选的，还包括：在所述栅极结构的顶部形成第一硬掩膜层，在所述栅极结构的两侧形成第一侧墙；形成第二硬掩膜层，所述第二硬掩膜层覆盖在所述第一硬掩膜层和所述第一侧墙的表面，以及所述栅极结构之外的所述硅衬底的表面。
11.可选的，在所述栅极结构之间形成所述氧化层之前还包括：干法刻蚀去除覆盖在所述硅衬底表面的第二硬掩膜层，暴露出所述栅极结构之外的所述硅衬底。
12.可选的，所述栅极结构包括栅介质层以及位于所述栅介质层表面的多晶硅。
13.可选的，所述第一硬掩膜层的材料为氮化硅。
14.可选的，所述第一侧墙的材料为氮化硅。
15.可选的，所述第二硬掩膜层由二氧化硅材料层和氮化硅材料层叠加形成。
16.可选的，所述干法刻蚀还包括去除覆盖在所述第一硬掩膜层表面的第二硬掩膜层，保留覆盖在所述第一侧墙表面的第二硬掩膜层形成第二侧墙。
17.可选的，所述热氧化法的处理温度为915℃～950℃，处理时间为10s～45s，氧气流量为2l/min～9.5l/min。
18.可选的，所述氧化层的材料为二氧化硅。
19.可选的，所述湿法刻蚀采用的溶液为四甲基氢氧化铵溶液。
20.可选的，所述氧化层的厚度为
21.可选的，所述西格玛沟槽的深度为
22.可选的，所述增厚层与所述初始层的厚度比为9:11。
23.可选的，所述西格玛沟槽的底面位于所述硅衬底的(100)晶面中，所述西格玛沟槽的其他表面位于所述硅衬底的(111)晶面和晶面中。
24.可选的，所述高选择比刻蚀所采用的刻蚀气体包括hf和nf3。
25.本发明还提供一种半导体器件的制造方法，所述半导体衬底器件的制造方法具体包括如下步骤：
26.采用如权利要求1-16中任一项所述的西格玛沟槽结构的制造方法；
27.在所述西格玛沟槽中进行锗硅外延生长，形成锗硅外延层。
28.本发明的西格玛沟槽结构的制造方法以及半导体器件的制造方法，至少具有以下有益效果：
29.在本发明的提供的西格玛沟槽结构的制造方法中，采用热氧化法在栅极结构之间形成厚度极薄的氧化层，且所述氧化层在硅衬底中形成增厚层，通过刻蚀去除氧化层，硅衬底中形成一凹槽，凹槽的深度即为增厚层的厚度，由于氧化层的厚度极薄，因此凹槽的深度极浅，对所述凹槽湿法刻蚀获得的西格玛沟槽的深度也极浅，后续形成的锗硅外延层的厚度较薄，有利于进一步提高半导体器件的响应速度；另外，在刻蚀去除氧化层的过程中选用高选择比刻蚀，使刻蚀过程停止在硅衬底表面，与现有技术中常用的通过控制刻蚀时间来结束刻蚀过程相比，该刻蚀方式能够在一个器件中获得多个深度均匀一致的西格玛沟槽，从而提高半导体器件的可靠性以及良品率。
附图说明
30.图1a～1b显示为现有技术中制造西格玛沟槽结构的示意图。
31.图2显示为实施例一提供的西格玛沟槽结构的制造流程图。
32.图3～图8显示为实施例一步骤s1～步骤s4形成的结构的示意图。
33.图9显示为实施例二形成的半导体器件的结构示意图。
34.元件标号说明
35.100u型沟槽222氮化硅材料层
36.200∑型沟槽31第一侧墙
37.10硅衬底32第二侧墙
38.11栅极结构12氧化层
39.111栅介质层121初始层
40.112多晶硅122增厚层
41.21第一硬掩膜层13凹槽
42.22第二硬掩膜层14西格玛沟槽
43.221二氧化硅材料层
具体实施方式
44.以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其它优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
45.需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量、位置关系及比例可在实现本方技术方案的前提下随意改变，且其组件布局形态也可能更为复杂。
46.实施例一
47.本实施例提供一种西格玛沟槽结构的制造方法，如图2所示，包括如下步骤：
48.步骤s1：提供一硅衬底，所述硅衬底上设置有栅极结构；
49.如图3所示，提供一硅衬底10，硅衬底10可根据在此技术领域中已知的设计需求包含各种掺杂区，形成掺杂区的工艺均可以采用现有工艺技术实现，本发明不再赘述。
50.接着，在硅衬底10表面形成栅极结构11，栅极结构11包括栅介质层111以及位于栅介质层111表面的多晶硅112，其中，栅介质层111为栅氧化层或高介电常数层。
51.接着，在栅极结构11的顶部和两侧形成氮化硅层，覆盖在栅极结构11顶部的氮化硅层为第一硬掩膜层21，形成在栅极结构11两侧的氮化硅层为第一侧墙31。
52.步骤s2：通过热氧化法在所述栅极结构之间形成氧化层，所述氧化层包括初始层及位于所述初始层底部的增厚层，其中，所述增厚层形成于所述硅衬底之中且其上表面与所述硅衬底的表面齐平；
53.首先，采用化学气相沉积的方法依次在硅衬底10上沉积二氧化硅材料层221和氮化硅材料层222，如图4所示，二氧化硅材料层221和氮化硅材料层222叠加形成第二硬掩膜层22，第二硬掩膜层22覆盖第一硬掩膜层21和第一侧墙31的表面，以及栅极结构之外的硅衬底的表面。
54.接着，以氮化硅材料层222为停止层进行干法刻蚀，去除形成在栅极结构11顶部的氮化硅材料层222，以及形成在硅衬底10表面的氮化硅材料层222。由于此次刻蚀为各向异性刻蚀，因此栅极结构11两侧的氮化硅材料层222大部分会保留，但其水平方向上的厚度会有一定程度的减薄。在刻蚀过程中，二氧化硅材料层221对第一硬掩膜层21和第一侧墙31进行保护，防止栅极结构11顶角的第一硬掩膜层21和第一侧墙31的厚度减少。
55.接着，以二氧化硅材料层221为停止层进行干法刻蚀，去除形成在栅极结构11顶部的二氧化硅材料层221，以及形成在硅衬底10表面的二氧化硅材料层221，保留形成在第一
侧墙31两侧的二氧化硅材料层221和氮化硅材料层222叠加形成第二侧墙32，形成图5所示的结构。
56.作为示例，上述干法刻蚀采用等离子刻蚀，刻蚀气体包括含有碳氟化合物的气体，例如cf4、chf3等，除此之外还包括o2、n2等其他常用的刻蚀气体；在本实施例的另一可选实施例中，上述干法刻蚀还可以采用离子束刻蚀，刻蚀气体可以为ar、he等惰性气体。
57.接着，通过热氧化法在栅极结构11之间形成氧化层12。形成的氧化层12的厚度与处理条件有关，在本实施例中，热氧化法的处理温度为915℃～950℃，处理时间为10s～45s，氧气流量为2l/min～9.5l/min，在此范围内处理温度越高、时间越长、氧气流量越大，生成的氧化层12的厚度越厚，此外，在氧气中掺入少量氢气作为反应气氛，在高温作用下，氧气与氢气产生化学反应生成大量的气相活性自由基，其中主要是原子氧，在原子氧的强氧化作用下，能够获得厚度超薄的氧化层，氧化层的厚度对于在后续过程中形成深度较浅的西格玛沟槽至关重要。在热氧化法生长氧化层的过程中，通过控制处理温度、处理时间、氧气流量等工艺条件，可以获得膜厚稳定且可控的氧化层，在本实施例中，氧化层12的厚度为
58.在热氧化过程中，氧原子首先与硅衬底10表面的硅原子反应生成初始层121，此后，初始层121阻止氧原子与衬底表面的硅原子直接接触，氧原子以扩散的方式通过初始层121到达初始层121与硅衬底10的界面，与硅原子继续反应生成增厚层122，如图6所示，作为示例，增厚层122与初始层121的厚度比为9:11，增厚层122形成于硅衬底10之中，且其上表面与硅衬底10的表面齐平。作为示例，氧化层12的材料为二氧化硅。
59.在本实施例的另一可选实施例中，还可以通过自然氧化法形成氧化层12，自然氧化法生成的氧化层12同样包括初始层121与增厚层122，其形成过程与热氧化过程相同，但相比较之下，热氧化法能够在短时间内快速获得厚度超薄的氧化层，因此在实际生产过程中，热氧化法为更优选的方法。
60.步骤s3：通过高选择比刻蚀去除所述氧化层，在所述硅衬底中形成一凹槽；
61.如图7所示，采用反应离子刻蚀进行高选择比刻蚀，以硅衬底10为停止层，去除氧化层12，在硅衬底中形成一凹槽13。作为示例，所述高选择比刻蚀所采用的刻蚀气体主要为hf和nf3的混合气体，高选择比刻蚀具有较高的二氧化硅对硅的刻蚀速率比，使刻蚀结束时停在硅衬底的表面，保护硅衬底10不被刻蚀。与现有技术中常用的通过控制刻蚀时间来结束刻蚀过程相比，本实施例所采用的刻蚀方式能够提高刻蚀的均一性，主要表现为在一个器件中获得的多个凹槽13的深度均匀一致。
62.步骤s4：湿法刻蚀所述凹槽形成西格玛沟槽，所述西格玛沟槽的深度为
63.如图8所示，使用四甲基氢氧化铵溶液(tmah)进行湿法刻蚀硅衬底10以形成西格玛沟槽14，四甲基氢氧化铵溶液(tmah)在不同晶向上的刻蚀速度有差异，在《100》晶向和《111》晶向上对硅的刻蚀选择比可到40：1至70：1，因此能够将硅的湿法刻蚀停在(111)晶面和晶面上(西格玛沟槽14的侧面)，形成西格玛沟槽14。如图6和图7所示，(111)晶面和晶面均为第二次干法刻蚀形成的凹槽13的顶点的切面，且(111)晶面和晶面的交界处形成西格玛沟槽14的尖端位置，因此，最终形成的西格玛沟槽14的深度在很大程度上取决于凹槽13的深度，由于步骤s4中采用热氧化法形成厚度较薄的氧化层12，因此
步骤s5中形成的凹槽13的深度较浅，最终能够形成深度较浅的西格玛沟槽14，在本实施例中，西格玛沟槽14的深度为
64.在本实施例提供的西格玛沟槽结构的制造方法中，采用热氧化法在栅极结构之间形成厚度极薄的氧化层，且所述氧化层在硅衬底中形成增厚层，通过刻蚀去除氧化层，硅衬底中形成一凹槽，凹槽的深度即为增厚层的厚度，由于氧化层的厚度极薄，因此凹槽的深度极浅，对所述凹槽湿法刻蚀获得的西格玛沟槽的深度也极浅，从而有利于提高器件整体的响应速度；另外，在刻蚀去除氧化层的过程中选用高选择比刻蚀，使刻蚀过程停止在硅衬底表面，与现有技术中常用的通过控制刻蚀时间来结束刻蚀过程相比，该刻蚀方式能够在一个器件中获得的多个深度均匀一致的西格玛沟槽，提高刻蚀的均一性。
65.实施例二
66.本实施例还提供一种半导体器件的制造方法，包括如下步骤：
67.步骤s101：提供一西格玛沟槽结构；
68.作为示例，本实施例采用的西格玛沟槽结构由实施例一提供的西格玛沟槽结构的制造方法制得，具体请参照实施例一的描述，在此不再赘述。
69.步骤s102：在所述西格玛沟槽中进行锗硅外延生长，形成锗硅外延层；
70.首先，使用清洗剂移除西格玛沟槽14底部的氧化物，所述清洗剂可以为稀释的氢氟酸溶液或其他合适的溶液。
71.接着，通过选择性外延工艺在西格玛沟槽14中进行锗硅外延层生长，作为示例，所述选择性外延工艺可以为超高真空化学气相沉积(uhvcvd)或者分子束外延(meb)，在本实施例中，采用超高真空化学气相沉积工艺在西格玛沟槽14中形成锗硅外延层15，反应气体包括sih2cl2、hcl和geh4。
72.如图9所示，锗硅外延层15的形状与西格玛沟槽14的形状相匹配，由于锗硅材料的晶格常数大于硅，因此，锗硅外延层15可以在西格玛沟槽14中产生压应力，增大半导体器件的驱动电流，从而提高半导体器件的响应速度。锗硅外延层的质量取决于西格玛沟槽的形状，西格玛沟槽结构的制造是整个工艺流程中的重要环节，本实施例提供的半导体器件的制造方法基于实施例一提供的西格玛沟槽结构的制造方法，因此本实施例获得的半导体器件中的锗硅外延层的厚度较薄且均匀，有利于进一步提高器件的响应速度及稳定性。
73.综上所述，在本发明的提供的西格玛沟槽结构的制造方法中，采用热氧化法在栅极结构之间形成厚度极薄的氧化层，且所述氧化层在硅衬底中形成增厚层，通过刻蚀去除氧化层，硅衬底中形成一凹槽，凹槽的深度即为增厚层的厚度，由于氧化层的厚度极薄，因此凹槽的深度极浅，对所述凹槽湿法刻蚀获得的西格玛沟槽的深度也极浅，后续形成的锗硅外延层的厚度较薄，有利于进一步提高半导体器件的响应速度；另外，在刻蚀去除氧化层的过程中选用高选择比刻蚀，使刻蚀过程停止在硅衬底表面，与现有技术中常用的通过控制刻蚀时间来结束刻蚀过程相比，该刻蚀方式能够在一个器件中获得多个深度均匀一致的西格玛沟槽，从而提高半导体器件的可靠性以及良品率。
74.上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。