半导体装置的制作方法

半导体装置
1.相关申请的交叉引用
2.本技术要求于2020年10月15日在韩国知识产权局提交的韩国专利申请no.10-2020-0133368的优先权，该申请的全部公开内容以引用方式并入本文中。
技术领域
3.本公开涉及一种半导体装置，更具体地，涉及一种包括场效应晶体管的半导体装置。


背景技术：

4.由于半导体装置的小尺寸、多功能和/或低成本特性，半导体装置是电子工业中的重要元件。半导体装置可以存储数据、处理数据或者存储和处理数据。随着电子工业进步，对具有改进特性的半导体装置的需求不断增加。例如，对具有高可靠性、高性能和/或多功能的半导体装置的需求不断增加。为了满足这种需求，半导体装置的复杂性和/或集成密度正在增加。


技术实现要素：

5.一个或多个示例实施例提供了一种高度集成的半导体装置，其包括具有改进电特性的场效应晶体管。
6.根据示例实施例的一方面，半导体装置包括：衬底，其包括第一虚设区域和与第一虚设区域间隔开的第二虚设区域；器件隔离层，其填充第一虚设区域与第二虚设区域之间的沟槽；第一虚设电极，其设置在第一虚设区域上；第二虚设电极，其设置在第二虚设区域上；电力线，其从第一虚设区域延伸到第二虚设区域，电力线包括设置在器件隔离层上的扩展部分，扩展部分的宽度大于电力线的剩余部分的线宽；电力输送网络，其设置在衬底的底表面上；以及通孔，其延伸穿过衬底和器件隔离层，并且将电力输送网络电连接到扩展部分。通孔和扩展部分竖直重叠。
7.根据示例实施例的一方面，半导体装置包括：衬底；设置在衬底上的第一电力线和第二电力线，第一电力线和第二电力线在第一方向上交替地布置，并且在第二方向上延伸；第一抽头单元，其设置在衬底的第一抽头单元轨道上，第一抽头单元轨道在第一方向上延伸；第二抽头单元，其设置在衬底的第二抽头单元轨道上，第二抽头单元轨道在第一方向上延伸；逻辑单元，其设置在第一抽头单元轨道与第二抽头单元轨道之间的衬底上；以及电力输送网络，其设置在衬底的底表面上。第一抽头单元轨道和第二抽头单元轨道在第二方向上彼此间隔开，第一抽头单元中的每一个包括第一通孔，第一通孔延伸穿过衬底，并且将电力输送网络电连接到第一电力线中的对应的一条，并且第二抽头单元中的每一个包括第二通孔，第二通孔延伸穿过衬底，并且将电力输送网络电连接到第二电力线中的对应的一条。
8.根据示例实施例的一方面，半导体装置包括：二维布置在衬底上的逻辑单元和抽头单元；第一金属层，其设置在逻辑单元和抽头单元上；第二金属层，其设置在第一金属层
上；以及电力输送网，其设置在衬底的底表面上。作为逻辑单元中的一个的第一逻辑单元包括：第一有源区域和第二有源区域；栅电极，其设置在第一有源区域和第二有源区域上；有源接触件，其与栅电极相邻；以及栅极接触件，其电耦接到栅电极。作为抽头单元中的一个并且与第一逻辑单元相邻的第一抽头单元包括：第一虚设区域，其与第一有源区域相邻；第二虚设区域，其与第二有源区域相邻；虚设电极，其设置在第一虚设区域和第二虚设区域上；以及通孔，其从电力输送网络竖直延伸穿过衬底。第一金属层包括平行地跨过第一逻辑单元和第一抽头单元延伸的第一电力线和第二电力线，并且电力输送网络和第一电力线通过第一抽头单元中的通孔彼此电连接。
附图说明
9.通过结合附图的以下详细描述，将更加清楚地理解以上和其它方面、特征和优点，在附图中：
10.图1至图3是示出根据示例实施例的半导体装置的逻辑单元的概念图。
11.图4是示出根据示例实施例的半导体装置中的逻辑单元和抽头单元的平面图。
12.图5是示出根据示例实施例的第一逻辑单元的详细结构的平面图。
13.图6a、图6b、图6c和图6d是根据示例实施例的分别沿图5的线a-a’、线b-b’、线c-c’和线d-d’截取的截面图。
14.图7是示出根据示例实施例的图4的抽头单元的详细结构的平面图。
15.图8a和图8b是根据示例实施例的分别沿图7的线a-a’和线b-b’截取的截面图。
16.图9是根据示例实施例的图8b的部分m的放大截面图。
17.图10至图12是示出根据示例实施例的抽头单元的平面图。
18.图13是示出根据示例实施例的图4的抽头单元的详细结构的平面图。
19.图14是根据示例实施例的沿图13的线a-a’截取的截面图。
20.图15至图17是示出根据示例实施例的图13的混合抽头单元的平面图。
21.图18是示出根据示例实施例的半导体装置中的逻辑单元和抽头单元的平面图。
22.图19是示出根据示例实施例的图18的抽头单元的详细结构的平面图。
23.图20是根据示例实施例的沿图19的线a-a’截取的截面图。
24.图21是示出根据示例实施例的图18的抽头单元的详细结构的平面图。
25.图22是根据示例实施例的沿图21的线a-a’截取的截面图。
26.图23是示出根据示例实施例的图18的抽头单元的详细结构的平面图。
27.图24和图25是示出根据示例实施例的设计半导体装置的方法的平面图。
28.图26至图28是各自示出根据示例实施例的半导体装置中的抽头单元和逻辑单元的相对布置的平面图。
29.图29a和图29b是示出根据示例实施例的半导体装置的截面图。
30.图30a、图30b、图30c和图30d是示出根据示例实施例的半导体装置的分别沿图5的线a-a’、线b-b’、线c-c’和线d-d’截取的截面图。
31.图31是示出根据示例实施例的半导体装置的截面图。
32.图32是示出根据示例实施例的半导体装置的平面图。
33.图33是根据示例实施例的沿图32的线a-a’截取的截面图。
34.图34是示出根据示例实施例的沿图32的线a-a’截取的竖直截面的另一示例的截面图。
具体实施方式
35.图1、图2和图3是示出根据示例实施例的半导体装置的逻辑单元的概念图。
36.参照图1，可以提供单高度单元shc。详细地，第一电力线m1_r1和第二电力线m1_r2可以设置在衬底100上。第一电力线m1_r1可以是被提供漏极电压vdd(例如，电源电压)的传导路径。第二电力线m1_r2可以是被提供源极电压vss(例如，地电压)的传导路径。
37.单高度单元shc可以限定在第一电力线m1_r1与第二电力线m1_r2之间。单高度单元shc可以包括一个第一有源区域pr和一个第二有源区域nr。例如，第一有源区域pr可以是pmosfet区域，第二有源区域nr可以是nmosfet区域。换言之，单高度单元shc可以具有设置在第一电力线m1_r1与第二电力线m1_r2之间的cmos结构。
38.第一有源区域pr和第二有源区域nr中的每一个可以在第一方向d1上具有第一宽度w1。单高度单元shc在第一方向d1上的长度可以被定位为第一高度he1。第一高度he1可以基本等于第一电力线m1_r1与第二电力线m1_r2之间的距离(例如，节距)。
39.单高度单元shc可以构成单个逻辑单元。逻辑单元可以表示被配置为执行特定功能的逻辑装置(例如，and、or、xor、xnor、反相器等)。换言之，逻辑单元可以包括构成逻辑装置的晶体管和将晶体管彼此连接的互连线。
40.参照图2，可以提供双高度单元dhc。详细地，第一电力线m1_r1、第二电力线m1_r2和第三电力线m1_r3可以设置在衬底100上。第一电力线m1_r1可以设置在第二电力线m1_r2与第三电力线m1_r3之间。第三电力线m1_r3可以是被提供源极电压vss的传导路径。
41.双高度单元dhc可以限定在第二电力线m1_r2与第三电力线m1_r3之间。双高度单元dhc可以包括第一有源区域pr1和pr2以及第二有源区域nr1和nr2。
42.第二有源区域nr1可以设置在第二电力线m1_r2附近。第二有源区域nr2可以设置在第三电力线m1_r3附近。第一有源区域pr1和pr2可以分别设置在第一电力线m1_r1的相对侧附近。当在平面图中观看时，第一电力线m1_r1可以设置在第一有源区域pr1与pr2之间。
43.双高度单元dhc在第一方向d1上的长度可以被定义为第二高度he2。第二高度he2可以为图1的第一高度he1的大约两倍。可以将双高度单元dhc的第一有源区域pr1和pr2结合以用作单个pmosfet区域。因此，双高度单元dhc的pmos晶体管的沟道尺寸可以大于先前参照图1描述的单高度单元shc的pmos晶体管的沟道尺寸。
44.例如，双高度单元dhc的pmos晶体管的沟道尺寸可以为单高度单元shc的pmos晶体管的沟道尺寸的大约两倍。在此情况下，双高度单元dhc可以以比单高度单元shc高的速度进行操作。在示例实施例中，图2中所示的双高度单元dhc可以被定义为多高度单元。尽管示出了双高度单元dhc，但是示例实施例不限于此，并且多高度单元可以包括单元高度为单高度单元shc的单元高度的大约三倍的三高度单元。
45.参照图3，第一单高度单元shc1、第二单高度单元shc2和双高度单元dhc可以设置在衬底100上。第一单高度单元shc1可以设置在第一电力线m1_r1与第二电力线m1_r2之间。第二单高度单元shc2可以设置在第一电力线m1_r1与第三电力线m1_r3之间。第二单高度单元shc2可以在第一方向d1上与第一单高度单元shc1相邻。
46.双高度单元dhc可以设置在第二电力线m1_r2与第三电力线m1_r3之间。双高度单元dhc可以在第二方向d2上与第一单高度单元shc1和第二单高度单元shc2相邻。
47.划分结构db可以设置在第一单高度单元shc1与双高度单元dhc之间以及第二单高度单元shc2与双高度单元dhc之间。双高度单元dhc的有源区域可以通过划分结构db与第一单高度单元shc1和第二单高度单元shc2中的每一个的有源区域电分离。
48.图4是示出根据示例实施例的半导体装置中的逻辑单元和抽头单元的平面图。参照图4，第一逻辑单元lc1、第二逻辑单元lc2和抽头单元tc可以二维地设置在衬底100上。详细地，第一逻辑单元lc1可以被设置为替代图3的第一单高度单元shc1，第二逻辑单元lc2可以被设置为替代图3的第二单高度单元shc2，抽头单元tc可以被设置为替代图3的双高度单元dhc。
49.抽头单元tc可以用于将从以下要描述的电力输送网络提供的电压施加到第一电力线m1_r1和第三电力线m1_r3中的至少一条。与第一逻辑单元lc1和第二逻辑单元lc2相比，抽头单元tc可以不包括逻辑装置。也就是说，抽头单元tc可以被配置为将电压施加到电力线，但是可以是不用作电路元件的虚设单元。
50.如图4中所示，抽头单元tc可以设置在设置有逻辑单元的单元区域中以及设置在逻辑单元之间。抽头单元tc以及第一逻辑单元lc1和第二逻辑单元lc2的相对布置不限于图4中所示的示例，并且可以进行各种改变。
51.图5是示出图4的第一逻辑单元的详细结构的平面图。图6a至图6d是分别沿图5的线a-a’、线b-b’、线c-c’和线d-d’截取的截面图。在下文中，将参照图5和图6a至图6d更加详细地描述第一逻辑单元lc1。
52.衬底100可以包括第一有源区域pr和第二有源区域nr。在示例实施例中，第一有源区域pr可以是pmosfet区域，第二有源区域nr可以是nmosfet区域。衬底100可以是由硅、锗、硅锗、化合物半导体材料等形成的半导体衬底或者可以是包括硅、锗、硅锗、化合物半导体材料等的半导体衬底。作为示例，衬底100可以是硅晶圆。
53.第一有源区域pr和第二有源区域nr可以被形成在衬底100的上部中的第二沟槽tr2限定。第二沟槽tr2可以位于第一有源区域pr与第二有源区域nr之间。第一有源区域pr和第二有源区域nr可以在第一方向d1上彼此间隔开，且第二沟槽tr2插设在它们之间。第一有源区域pr和第二有源区域nr中的每一个可以在与第一方向d1不同的第二方向d2上延伸。
54.第一有源图案ap1和第二有源图案ap2可以分别设置在第一有源区域pr和第二有源区域nr上。第一有源图案ap1和第二有源图案ap2可以在第二方向d2上延伸以彼此平行。第一有源图案ap1和第二有源图案ap2可以是衬底100的竖直突出部分。第一沟槽tr1可以限定在第一有源图案ap1中的相邻的第一有源图案ap1之间以及第二有源图案ap2中的相邻的第二有源图案ap2之间。第一沟槽tr1可以比第二沟槽tr2浅。
55.器件隔离层st可以填充第一沟槽tr1和第二沟槽tr2。器件隔离层st可以由氧化硅形成或者可以包括氧化硅。第一有源图案ap1和第二有源图案ap2的上部可以在器件隔离层st(例如，见图6d)上方竖直突出。第一有源图案ap1和第二有源图案ap2的上部中的每一个可以是鳍形图案。器件隔离层st可以不覆盖第一有源图案ap1和第二有源图案ap2的上部。器件隔离层st可以不覆盖第一有源图案ap1和第二有源图案ap2的上侧表面。
56.第一源极/漏极图案sd1可以设置在第一有源图案ap1的上部上。第一源极/漏极图
案sd1可以是第一导电类型(例如，p型)的杂质区域。第一沟道图案ch1可以插设在每对第一源极/漏极图案sd1之间。第二源极/漏极图案sd2可以设置在第二有源图案ap2的上部上。第二源极/漏极图案sd2可以是第二导电类型(例如，n型)的杂质区域。第二沟道图案ch2可以插设在每对第二源极/漏极图案sd2之间。
57.第一源极/漏极图案sd1和第二源极/漏极图案sd2可以是通过选择外延生长工艺形成的外延图案。作为示例，第一源极/漏极图案sd1和第二源极/漏极图案sd2可以具有与第一沟道图案ch1和第二沟道图案ch2的顶表面共面的顶表面。作为另一示例，第一源极/漏极图案sd1和第二源极/漏极图案sd2的顶表面可以高于第一沟道图案ch1和第二沟道图案ch2的顶表面。
58.第一源极/漏极图案sd1可以包括晶格常数大于衬底100的晶格常数的半导体材料(例如，sige)。因此，第一源极/漏极图案sd1可以对第一沟道图案ch1施予压应力。作为示例，第二源极/漏极图案sd2可以由与衬底100的半导体材料(例如，si)相同的半导体材料形成，或者可以包括与衬底100的半导体材料(例如，si)相同的半导体材料。
59.栅电极ge可以被设置为与第一有源图案ap1和第二有源图案ap2交叉，并且在第一方向d1上延伸。栅电极ge可以在第二方向d2(例如，见图5)上以第一节距p1布置。栅电极ge可以与第一沟道图案ch1和第二沟道图案ch2竖直重叠。栅电极ge中的每一个可以被设置为面对第一沟道图案ch1和第二沟道图案ch2中的每一个的顶表面和相对侧表面。
60.参照图6d，栅电极ge可以设置在第一沟道图案ch1的第一顶表面ts1上以及设置在第一沟道图案ch1的至少一个第一侧表面sw1上。栅电极ge可以设置在第二沟道图案ch2的第二顶表面ts2上以及设置在第二沟道图案ch2的至少一个第二侧表面sw2上。换言之，晶体管可以是三维场效应晶体管(例如，finfet)，在三维场效应晶体管中，栅电极ge被设置为三维地围绕沟道图案ch1和ch2。
61.参照图5和图6a至图6d，一对栅极间隔件gs可以设置在栅电极ge中的每一个的相对侧表面上。栅极间隔件gs可以在第一方向d1上沿着栅电极ge延伸。栅极间隔件gs的顶表面可以高于栅电极ge的顶表面。栅极间隔件gs的顶表面可以与以下将描述的第一层间绝缘层110的顶表面共面。栅极间隔件gs可以由sicn、sicon和sin中的至少一种形成或者包括sicn、sicon和sin中的至少一种。作为另一示例，栅极间隔件gs可以是包括sicn、sicon和sin中的至少两种的多层结构。
62.栅极封盖图案gp可以设置在栅电极ge中的每一个上。栅极封盖图案gp可以在第一方向d1上沿着栅电极ge延伸。栅极封盖图案gp可以由相对于以下将描述的第一层间绝缘层110和第二层间绝缘层120具有蚀刻选择性的材料形成或者可以包括相对于以下将描述的第一层间绝缘层110和第二层间绝缘层120具有蚀刻选择性的材料。详细地，栅极封盖图案gp可以由sion、sicn、sicon和sin中的至少一种形成或者可以包括sion、sicn、sicon和sin中的至少一种。
63.栅极介电图案gi可以插设在栅电极ge与第一有源图案ap1之间以及栅电极ge与第二有源图案ap2之间。栅极介电图案gi可以沿着设置在其上的栅电极ge的底表面延伸。作为示例，栅极介电图案gi可以覆盖第一沟道图案ch1的第一顶表面ts1和第一侧表面sw1。栅极介电图案gi可以覆盖第二沟道图案ch2的第二顶表面ts2和第二侧表面sw2。栅极介电图案gi可以覆盖栅电极ge下方的器件隔离层st的顶表面(例如，见图6d)。
64.在示例实施例中，栅极介电图案gi可以由介电常数高于氧化硅层的介电常数的高k介电材料形成或者可以包括介电常数高于氧化硅层的介电常数的高k介电材料。例如，高k介电材料可以包括氧化铪、氧化铪硅、氧化铪锆、氧化铪钽、氧化镧、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化锂、氧化铝、氧化铅钪钽和锌铌酸铅中的至少一种。
65.栅电极ge可以包括第一金属图案和第一金属图案上的第二金属图案。第一金属图案可以设置在栅极介电图案gi上以与第一沟道图案ch1和第二沟道图案ch2相邻。第一金属图案可以包括控制晶体管的阈值电压的功函金属。通过调整第一金属图案的厚度和成分，能够实现具有期望的阈值电压的晶体管。
66.第一金属图案可以包括金属氮化物层。例如，第一金属图案可以包括选自由钛(ti)、钽(ta)、铝(al)、钨(w)、钼(mo)组成的组的至少一种金属材料和氮(n)。第一金属图案还可以包括碳(c)。第一金属图案可以包括堆叠的多个功函金属层。
67.第二金属图案可以包括电阻低于第一金属图案的电阻的金属材料。例如，第二金属图案可以包括选自由钨(w)、铝(al)、钛(ti)和钽(ta)组成的组中的至少一种金属。
68.参照图6d，切割图案ct可以设置在栅电极ge的两端。切割图案ct可以将第一逻辑单元lc1的栅电极ge与和其相邻的第二逻辑单元lc2的栅电极分离。切割图案ct可以由绝缘材料(例如，氧化硅和/或氮化硅)中的至少一种形成或者可以包括绝缘材料(例如，氧化硅和/或氮化硅)中的至少一种。
69.第一层间绝缘层110可以设置在衬底100上。第一层间绝缘层110可以覆盖栅极间隔件gs以及第一源极/漏极图案sd1和第二源极/漏极图案sd2。第一层间绝缘层110的顶表面可以与栅极封盖图案gp的顶表面和栅极间隔件gs的顶表面基本共面。第二层间绝缘层120可以设置在第一层间绝缘层110上以覆盖栅极封盖图案gp。第三层间绝缘层130可以设置在第二层间绝缘层120上。第四层间绝缘层140可以设置在第三层间绝缘层130上。在示例实施例中，第一层间绝缘层110至第四层间绝缘层140中的至少一个可以由氧化硅形成或者可以包括氧化硅。
70.在第二方向d2上彼此相对的一对划分结构db可以设置在第一逻辑单元lc1的相对边界上。划分结构db可以在第一方向d1上与栅电极ge平行地延伸。
71.划分结构db可以穿过第一层间绝缘层110和第二层间绝缘层120，并且可以延伸到第一有源图案ap1和第二有源图案ap2中。划分结构db可以穿过第一有源图案ap1和第二有源图案ap2中的每一个的上部。划分结构db可以将第一逻辑单元lc1的有源区域pr和nr与相邻的逻辑单元的有源区域分离。
72.有源接触件ac可以穿过第一层间绝缘层110和第二层间绝缘层120，并且可以电连接到第一源极/漏极图案sd1和第二源极/漏极图案sd2。例如，第一逻辑单元lc1的有源接触件ac可以设置在栅电极ge与划分结构db之间。有源接触件ac可以在第一方向d1上延伸以将第二源极/漏极图案sd2连接到第一源极/漏极图案sd1(例如，见图6c)。
73.有源接触件ac可以是自对准接触件。例如，可以使用栅极封盖图案gp和栅极间隔件gs通过自对准工艺来形成有源接触件ac。例如，有源接触件ac可以覆盖栅极间隔件gs的侧表面的至少一部分。有源接触件ac可以被设置为覆盖栅极封盖图案gp的顶表面的一部分。
74.硅化物图案sc可以插设在有源接触件ac与第一源极/漏极图案sd1之间以及有源接触件ac与第二源极/漏极图案sd2之间。有源接触件ac可以通过硅化物图案sc电连接到第一源极/漏极图案sd1和第二源极/漏极图案sd2。硅化物图案sc可以由金属硅化物材料(例如，硅化钛、硅化钽、硅化钨、硅化镍或硅化钴)中的至少一种形成或者可以包括金属硅化物材料(例如，硅化钛、硅化钽、硅化钨、硅化镍或硅化钴)中的至少一种。
75.栅极接触件gc可以穿过第二层间绝缘层120和栅极封盖图案gp，并且可以分别电连接到栅电极ge。参照图6a，位于在栅极接触件gc附近的每个有源接触件ac上的区域可以用上绝缘图案uip填充。因此，能够防止栅极接触件gc与和其相邻的有源接触件ac接触，从而防止出现短路问题。
76.有源接触件ac和栅极接触件gc中的每一个可以包括导电图案fm和包围导电图案fm的阻挡图案bm。导电图案fm可以由至少一种金属材料(例如，铝、铜、钨、钼或钴)形成或者可以包括至少一种金属材料(例如，铝、铜、钨、钼或钴)。阻挡图案bm可以覆盖导电图案fm的侧表面和底表面。阻挡图案bm可以包括金属层和金属氮化物层。金属层可以由钛、钽、钨、镍、钴和铂中的至少一种形成或者可以包括钛、钽、钨、镍、钴和铂中的至少一种。金属氮化物层可以由氮化钛(tin)、氮化钽(tan)、氮化钨(wn)、氮化镍(nin)、氮化钴(con)和氮化铂(ptn)中的至少一种形成或者可以包括氮化钛(tin)、氮化钽(tan)、氮化钨(wn)、氮化镍(nin)、氮化钴(con)和氮化铂(ptn)中的至少一种。
77.第一金属层m1可以设置在第三层间绝缘层130中。第一逻辑单元lc1的第一金属层m1可以包括第一电力线m1_r1、第二电力线m1_r2和位于它们之间的第一互连线m1_i。
78.第一电力线m1_r1和第二电力线m1_r2中的每一个可以在第二方向d2上延伸以与第一逻辑单元lc1交叉。第一互连线m1_i可以设置在第一电力线m1_r1与第二电力线m1_r2之间。第一互连线m1_i中的每一条可以是在第二方向d2上延伸的线形或条形图案。
79.第一金属层m1还可以包括第一过孔vi1。第一过孔vi1中的每一个可以设置在第一金属层m1的互连线下方。例如，第一过孔vi1可以插设在有源接触件ac与第一互连线m1_i之间以将它们彼此电连接。第一过孔vi1可以插设在有源接触件ac与电力线m1_r1或m1_r2之间以将它们彼此电连接。第一过孔vi1可以插设在栅极接触件gc与第一互连线m1_i之间以将它们彼此电连接。
80.在示例实施例中，可以通过与针对第一金属层m1的互连线下方的第一过孔vi1的工艺不同的工艺来分开形成第一金属层m1的互连线。例如，可以通过各自的单镶嵌工艺来形成第一金属层m1的互连线和第一过孔vi1。可以通过使用亚20纳米(nm)工艺来制造根据本实施例的半导体装置。
81.第二金属层m2可以设置在第四层间绝缘层140中。第二金属层m2可以包括第二互连线m2_i。第二金属层m2的第二互连线m2_i中的每一条可以是在第一方向d1上延伸的线形或条形图案。换言之，第二互连线m2_i可以在第一方向d1上延伸并且彼此平行。
82.第二金属层m2还可以包括第二过孔vi2。第二过孔vi2中的每一个可以设置在第二互连线m2_i下方。例如，第二互连线m2_i可以通过第二过孔vi2电连接到第一互连线m1_i。
83.作为示例，第二金属层m2的第二互连线m2_i和其下方的第二过孔vi2可以通过同一工艺同时形成。例如，第二金属层m2的第二互连线m2_i和第二过孔vi2可以通过双镶嵌工艺一起形成。
84.第一金属层m1的互连线可以由与第二金属层m2的导电材料相同或不同的导电材料形成或者可以包括与第二金属层m2的导电材料相同或不同的导电材料。例如，第一金属层m1和第二金属层m2的互连线可以由铝、铜、钨、钼和钴中的至少一种形成或者可以包括铝、铜、钨、钼和钴中的至少一种。多个金属层(例如，m3、m4、m5、m6、m7等)可以另外堆叠在第四层间绝缘层140上。堆叠的金属层中的每一个可以包括构成布线结构的互连线。
85.电力输送网络pdn可以设置在衬底100的底表面上。电力输送网络pdn可以包括顺序地堆叠在衬底100的底表面上的第五层间绝缘层150和第六层间绝缘层160。
86.电力输送网络pdn还可以包括第一下互连线lm1和第二下互连线lm2。第一下互连线lm1可以设置在第五层间绝缘层150中，第二下互连线lm2可以设置在第六层间绝缘层160中。下过孔lvi可以设置在第一下互连线lm1与第二下互连线lm2之间。
87.电力输送网络pdn可以构成网络以将电压施加到第一电力线m1_r1和第二电力线m1_r2。下金属层可以另外设置在第六层间绝缘层160下方。
88.图7是示出根据示例实施例的图4的抽头单元的详细结构的平面图。图8a和图8b是分别沿图7的线a-a’和线b-b’截取的截面图。图9是图8b的部分m的放大截面图。在下文中，将参照图7、图8a和图8b更加详细地描述抽头单元tc。可以在下面的描述中省略抽头单元tc的与第一逻辑单元lc1重叠的一些特征。
89.抽头单元tc可以包括至少一个第一虚设区域prd和第二虚设区域nrd。第一虚设区域prd在其位于衬底100上的结构上可以与第一有源区域pr相同，但是可以不构成逻辑电路。第二虚设区域nrd在其位于衬底100上的结构上可以与第二有源区域nr相同，但是可以不构成逻辑电路。
90.第一虚设区域prd和第二虚设区域nrd可以用作抽头单元tc和与其相邻的逻辑单元(例如，lc1和lc2)之间的缓冲部。由于第一虚设区域prd和第二虚设区域nrd，能够减小抽头单元tc对相邻的逻辑单元的电影响。
91.虚设电极ged可以设置在第一虚设区域prd和第二虚设区域nrd上。虚设电极ged可以在第二方向d2上以第二节距p2布置(例如，见图7)。第二节距p2可以基本等于栅电极ge之间的第一节距p1。虚设电极ged可以包括与上述栅电极ge相同的结构，但是可以不用作电路的一部分。
92.有源接触件ac中的至少一个可以设置在第一虚设区域prd和第二虚设区域nrd中的至少一个上。抽头单元tc中的至少一个有源接触件ac可以不连接到第一金属层m1。例如，抽头单元tc中的至少一个有源接触件ac可以是虚设有源接触件。
93.抽头单元tc中的电力线中的至少一条(例如，第一电力线m1_r1)可以包括扩展部分exp。第一虚设区域prd和第二虚设区域nrd可以与扩展部分exp间隔开特定距离。换言之，第一电力线m1_r1的扩展部分exp可以不与第一虚设区域prd和第二虚设区域nrd重叠。第一电力线m1_r1的扩展部分exp可以设置在填充第二沟槽tr2的器件隔离层st上。
94.由于扩展部分exp，第一电力线m1_r1可以在第一方向d1上具有增大的有效宽度。详细地，扩展部分exp可以具有第一方向d1上的第一宽度w1和第二方向d2上的第二宽度w2。第一宽度w1可以等于或不同于第二宽度w2。作为示例，第一宽度w1可以小于第二宽度w2。第一宽度w1可以为第一电力线m1_r1的线宽w3的3倍至10倍。第一宽度w1可以为第一节距p1的1.5倍至7倍。第二宽度w2可以为第一节距p1的2倍至8倍。
95.抽头单元tc可以包括通孔tvi，其穿过衬底100，并且从电力输送网络pdn延伸至第一电力线m1_r1的扩展部分exp。通孔tvi可以是在竖直方向(例如，第三方向d3)上延伸的柱形图案。通孔tvi的底表面可以连接到第一下互连线lm1。通孔tvi的顶表面可以连接到第一电力线m1_r1的扩展部分exp。通孔或接触件可以插设在通孔tvi与第一下互连线lm1之间。
96.电力输送网络pdn的第一下互连线lm1和第一金属层m1的第一电力线m1_r1可以通过通孔tvi彼此电连接。换言之，来自电力输送网络pdn的电压可以通过通孔tvi被施加到第一金属层m1的电力线。抽头单元tc可以是电力抽头单元，其被配置为将来自电力输送网络pdn的电压施加到第一金属层m1的电力线。
97.通孔tvi可以与扩展部分exp竖直重叠。通孔tvi可以顺序地穿过衬底100、填充第二沟槽tr2的器件隔离层st以及第一层间绝缘层至第三层间绝缘层110、120和130。通孔tvi可以设置于在第二方向d2上彼此相邻的第一虚设区域prd之间。通孔tvi可以设置于在第一方向d1上彼此相邻的第二虚设区域nrd之间。
98.通孔tvi可以具有随着与电力输送网络pdn的距离增大或者随着与第一金属层m1的距离减小而减小的宽度。通孔tvi可以在其底部水平处具有第四宽度w4和在其顶部水平处具有小于第四宽度w4的第五宽度w5。在示例实施例中，第四宽度w4可以为第五宽度w5的1.2倍至2倍。通孔tvi可以具有相对于衬底100的底表面倾斜的侧表面。通孔tvi的侧表面与衬底100的底表面之间的角度θ1可以在85
°
至89.5
°
的范围内。
99.通孔tvi可以包括导电图案fm和包围导电图案fm的阻挡图案bm。导电图案fm可以由铝、铜、钨、钼和钴中的至少一种金属形成或者可以包括铝、铜、钨、钼和钴中的至少一种金属。阻挡图案bm可以由氮化钛(tin)、氮化钽(tan)、氮化钨(wn)、氮化镍(nin)、氮化钴(con)和氮化铂(ptn)中的至少一种形成或者可以包括氮化钛(tin)、氮化钽(tan)、氮化钨(wn)、氮化镍(nin)、氮化钴(con)和氮化铂(ptn)中的至少一种。
100.参照图9，第一电力线m1_r1可以包括阻挡图案bm和导电图案fm。导电图案fm可以设置在阻挡图案bm上。第一电力线m1_r1的扩展部分exp可以包括设置在其下部中的凹陷区域rs。凹陷区域rs可以从扩展部分exp的底表面凹陷特定深度dep。
101.通孔tvi的上部可以设置在扩展部分exp的凹陷区域rs中。通孔tvi的顶表面可以与第一电力线m1_r1的导电图案fm接触。在凹陷区域rs中，通孔tvi的阻挡图案bm可以与第一电力线m1_r1的导电图案fm接触。
102.间隔件isp可以设置在通孔tvi的侧表面上。例如，间隔件isp可以插设在通孔tvi与层间绝缘层120和130之间。间隔件isp可以不设置在凹陷区域rs中。间隔件isp可以具有覆盖第一电力线m1_r1的阻挡图案bm的一部分的顶表面。
103.间隔件isp可以包括沿着通孔tvi的侧表面延伸的衬里lil和从衬里lil突出的多个扇形件slp。换言之，与层间绝缘层120和130接触的间隔件isp可以具有非平坦的或不平坦的表面。
104.通孔tvi的阻挡图案bm可以在通孔tvi的侧表面上具有第一厚度t1，并且可以在通孔tvi的顶表面上具有第二厚度t2。第二厚度t2可以大于第一厚度t1。第二厚度t2可以小于凹陷区域rs的深度dep。
105.间隔件isp的衬里lil可以具有第三厚度t3。第三厚度t3可以大于第二厚度t2。间隔件isp的扇形件slp的最大宽度可以为第六宽度w6。第三厚度t3可以为第六宽度w6的10倍
至30倍。第六宽度w6可以小于第一厚度t1。
106.根据示例实施例，可以从堆叠的金属层m2、m3、m4、m5、m6、m7等省略电力输送线，电力输送网络pdn可以设置在衬底100的底表面上。因此，能够提高半导体装置的集成密度，并且提高构造堆叠的金属层m2、m3、m4、m5、m6、m7等中的布线结构的自由度。
107.根据示例实施例，抽头单元tc可以设置在设置有逻辑单元lc的单元区域中，因此，能够将来自电力输送网络pdn的电压稳定地施加到电力线。另外，用作缓冲部的虚设区域prd或nrd可以设置在抽头单元tc中，因此，能够减小抽头单元tc对与其相邻的逻辑单元lc的有源区域pr或nr的影响。
108.抽头单元tc中的电力线可以包括扩展部分exp。因为扩展部分exp被形成为具有大于通孔tvi的宽度，所以相对大的直径的通孔tvi可以稳定地耦接到电力线。
109.图10至图12是示出根据示例实施例的图4的抽头单元的平面图。为了简要描述，先前参照图7、图8a和图8b描述的元件可以由相同的附图标记标识而不重复对其的重叠描述。
110.参照图10，抽头单元tc中的第一电力线m1_r1可以包括第一扩展部分exp1和第二扩展部分exp2。第一扩展部分exp1和第二扩展部分exp2可以在第二方向d2上彼此相邻。如所示出的，第一扩展部分exp1和第二扩展部分exp2可以具有相同的尺寸。然而，示例实施例不限于此，并且第一扩展部分exp1和第二扩展部分exp2可以具有彼此不同的尺寸。
111.第一通孔tvi1可以与第一扩展部分exp1重叠，第二通孔tvi2可以与第二扩展部分exp2重叠。如图8a和图8b中所示，第一通孔tvi1可以将电力输送网络pdn连接到第一扩展部分exp1。相似地，第二通孔tvi2可以将电力输送网络pdn连接到第二扩展部分exp2。第一扩展部分exp1与第二扩展部分exp2之间的第一距离s1可以为虚设电极ged之间的第二节距p2的0.8倍至10倍。
112.参照图11，抽头单元tc中的第一电力线m1_r1、第二电力线m1_r2和第三电力线m1_r3可以分别包括第一扩展部分exp1、第二扩展部分exp2和第三扩展部分exp3。第一扩展部分至第三扩展部分exp1、exp2和exp3可以在第一方向d1上彼此对齐。第一通孔tvi1、第二通孔tvi2和第三通孔tvi3可以分别与第一扩展部分exp1、第二扩展部分exp2和第三扩展部分exp3重叠。第一电力线至第三电力线m1_r1、m1_r2和m1_r3可以通过第一通孔至第三通孔tvi1、tvi2和tvi3连接到电力输送网络pdn。
113.参照图12，第一扩展部分至第三扩展部分exp1、exp2和exp3中的至少两个可以在第一方向d1上不布置成线。例如，第二扩展部分exp2和第三扩展部分exp3可以在第一方向d1上彼此对齐，而第一扩展部分exp1可以在第二方向d2上与第二扩展部分exp2和第三扩展部分exp3中的每一个偏离。换言之，第一扩展部分至第三扩展部分exp1、exp2和exp3可以以锯齿形或交错形布置。
114.图13是示出根据示例实施例的图4的抽头单元的详细结构的平面图。图14是沿图13的线a-a’截取的截面图。为了简要描述，先前参照图7、图8a和图8b描述的元件可以由相同的附图标记标识而不重复对其的重叠描述。
115.参照图13和图14，抽头单元tc中的第一电力线m1_r1的扩展部分exp可以具有在第一方向d1上的第七宽度w7和在第二方向d2上的第八宽度w8。第七宽度w7和第八宽度w8可以分别大于图7的第一宽度w1和第二宽度w2。
116.如先前参照图1描述的，第一电力线m1_r1与第二电力线m1_r2之间的距离可以为
第一高度he1。第七宽度w7可以为第一高度he1的0.7倍至0.9倍。在扩展部分exp的尺寸增大的情况下，可以从在第一方向d1上与扩展部分exp相邻的区域省略第二虚设区域nrd。第八宽度w8可以为虚设电极ged之间的第二节距p2的2.5倍至4倍。
117.第一阱接触件wc1可以设置在第一虚设区域prd上，第二阱接触件wc2可以设置在第二虚设区域nrd上。第一阱接触件wc1和第二阱接触件wc2中的每一个可以被设置为与上述有源接触件ac具有基本相同的结构和位置。第一阱接触件wc1和第二阱接触件wc2中的每一个可以用于将电压施加到阱区域，在该意义上，阱接触件wc1和wc2可以在其功能的角度与有源接触件ac不同。
118.第一阱接触件wc1可以设置在第一电力线m1_r1下方，并且可以在第一方向d1上延伸。第一电力线m1_r1和第一阱接触件wc1可以通过设置在它们之间的至少一个第一过孔vi1彼此连接。结果，来自第一电力线m1_r1的电压可以通过第一阱接触件wc1、第一源极/漏极图案sd1和第一有源图案ap1被施加到衬底100中的阱区域。
119.第一虚设区域prd中的每一个可以是例如pmosfet区域。第一虚设区域prd上的第一源极/漏极图案sd1可以具有n型。位于在第一源极/漏极图案sd1下方的第一有源图案ap1和衬底100可以是用作n阱的杂质区域。来自电力输送网络pdn的漏极电压vdd可以通过通孔tvi被施加到第一电力线m1_r1，然后，来自第一电力线m1_r1的漏极电压vdd可以通过第一阱接触件wc1被施加到n阱。
120.第二阱接触件wc2可以设置在第二电力线m1_r2或第三电力线m1_r3下方，并且可以在第一方向d1上延伸。第二电力线m1_r2和第三电力线m1_r3中的每一个可以通过第一过孔vi1连接到第二阱接触件wc2。来自第二电力线m1_r2和第三电力线m1_r3中的每一个的电压可以通过第二阱接触件wc2、第二源极/漏极图案sd2和第二有源图案ap2施加到衬底100中的阱区域。
121.例如，第二虚设区域nrd中的每一个可以是nmosfet区域。第二虚设区域nrd上的第二源极/漏极图案sd2可以具有p型。位于第二源极/漏极图案sd2下方的第二有源图案ap2和衬底100可以是用作p阱的杂质区域。来自第二电力线m1_r2和第三电力线m1_r3中的每一个的源极电压vss可以通过第二阱接触件wc2被施加到p阱。
122.抽头单元tc不仅可以包括被配置为将来自电力输送网络pdn的电压施加到第一金属层m1的电力线的电力抽头单元，而且还可以包括被配置为将来自第一金属层m1的电力线的电压施加到阱区域的阱抽头单元。也就是说，抽头单元tc可以是将电力抽头和阱抽头结合的混合抽头单元。
123.图15至图17是示出根据示例实施例的图13的混合抽头单元的示例的平面图。参照图15，扩展部分exp可以具有从第一电力线m1_r1朝向第二电力线m1_r2突出的形状。扩展部分exp可以设置在第一电力线m1_r1与第二电力线m1_r2之间的区域中。第一电力线m1_r1的中心线ctl可以在第一方向d1上与扩展部分exp的中心点ctp偏离。通孔tvi可以与扩展部分exp重叠。通孔tvi可以不与第一电力线m1_r1的中心线ctl重叠，并且可以与中心线ctl偏离。
124.因为扩展部分exp设置在更靠近第二电力线m1_r2的位置，所以可以增大从与第三电力线m1_r3相邻的第二虚设区域nrd到通孔tvi的距离。因此，与第三电力线m1_r3相邻的第二虚设区域nrd可以在划分结构db之间在第二方向d2上连续地延伸，而不存在被扩展部
分exp切割的区域。第二阱接触件wc2可以设置在与第三电力线m1_r3相邻的第二虚设区域nrd上。附加的第二阱接触件wc2降低第三电力线m1_r3与衬底100中的阱区域之间的电阻。
125.参照图16，第一电力线m1_r1可以包括朝向第二电力线m1_r2突出的第一扩展部分exp1，第三电力线m1_r3可以包括朝向第一电力线m1_r1突出的第二扩展部分exp2。第一通孔tvi1和第二通孔tvi2可以分别与第一扩展部分exp1和第二扩展部分exp2重叠。
126.参照图17，抽头单元tc可以是设置在第一电力线m1_r1至第四电力线m1_r4上的三高度单元。第一电力线m1_r1可以包括朝向第二电力线m1_r2突出的第一扩展部分exp1，第三电力线m1_r3可以包括朝向第四电力线m1_r4突出的第二扩展部分exp2。第一通孔tvi1和第二通孔tvi2可以分别与第一扩展部分exp1和第二扩展部分exp2重叠。
127.抽头单元tc不仅可以被配置为将来自电力输送网络pdn的电压施加到电力线，而且还可以被配置为将来自电力线的电压施加到衬底100中的阱区域。因为一个抽头单元tc包括两个不同的单元(即，电力抽头单元和阱抽头单元)，所以可以提高半导体装置的集成密度。
128.图18是示出根据示例实施例的半导体装置中的逻辑单元和抽头单元的平面图。参照图18，第一逻辑单元lc1、第二逻辑单元lc2、第三逻辑单元lc3和抽头单元tc可以二维地设置在衬底100上。详细地，第一逻辑单元至第三逻辑单元lc1、lc2和lc3中的每一个可以是单高度单元。抽头单元tc可以是单高度单元。抽头单元tc可以设置在第一电力线m1_r1和第二电力线m1_r2上。抽头单元tc可以在第二方向d2上与第一逻辑单元lc1相邻。
129.图19是示出根据示例实施例的图18的抽头单元的详细结构的平面图。图20是沿图19的线a-a’截取的截面图。为了简要描述，先前参照图7、图8a和图8b描述的元件可以由相同的附图标记标识而不重复对其的重叠描述。
130.参照图19和图20，与先前参照图7描述的双高度抽头单元相比，抽头单元tc可以是单高度抽头单元。扩展接触件eac可以设置在第一电力线m1_r1与器件隔离层st之间。扩展接触件eac可以从第一电力线m1_r1朝向第二电力线m1_r2延伸。
131.扩展接触件eac可以与上述有源接触件ac设置在同一水平。例如，扩展接触件eac可以与有源接触件ac一起形成。当在平面图中观看时，扩展接触件eac的宽度或尺寸可以大于有源接触件ac的宽度或尺寸。
132.通孔tvi可以与扩展接触件eac重叠。通孔tvi可以从电力输送网络pdn延伸到扩展接触件eac的底表面。扩展接触件eac和电力输送网络pdn可以通过通孔tvi彼此连接。扩展接触件eac上的第一电力线m1_r1可以通过第一过孔vi1连接到扩展接触件eac。结果，来自电力输送网络pdn的电压可以被施加到第一电力线m1_r1。
133.在抽头单元tc中，来自电力输送网络pdn的电压可以不被直接施加到第一金属层m1的电力线。在抽头单元tc中，电压可以通过扩展接触件eac和第一过孔vi1被施加到电力线。在抽头单元tc中，能够将来自电力输送网络pdn的电压有效地施加到电力线，尽管抽头单元tc具有相对小的单元尺寸(即，单高度，而不是双高度)。
134.图21是示出根据示例实施例的图18的抽头单元的详细结构的平面图。图22是沿图21的线a-a’截取的截面图。参照图21和图22，第一金属层m1可以包括焊盘m1_p，其设置在第一电力线m1_r1与第二电力线m1_r2之间。通孔tvi可以与焊盘m1_p重叠。通孔tvi可以从电力输送网络pdn延伸到焊盘m1_p的底表面。焊盘m1_p和电力输送网络pdn可以通过通孔tvi
彼此连接。
135.第二金属层m2可以包括上电力线m2_r，其设置在焊盘m1_p上，并且延伸到第一电力线m1_r1上的区域。上电力线m2_r可以通过第二过孔vi2连接到焊盘m1_p。上电力线m2_r还可以通过第二过孔vi2中的另一第二过孔vi2连接到第一电力线m1_r1。换言之，上电力线m2_r可以用作将焊盘m1_p连接到第一电力线m1_r1的桥。结果，来自电力输送网络pdn的电压可以被施加到第一电力线m1_r1。
136.图23是示出根据示例实施例的图18的抽头单元的详细结构的平面图。参照图23，第一电力线m1_r1可以包括朝向第二电力线m1_r2突出的扩展部分exp。通孔tvi可以与扩展部分exp重叠。第一电力线m1_r1的扩展部分exp和通孔tvi可以与先前参照图15描述的第一电力线m1_r1的扩展部分exp和通孔tvi基本相同。
137.图24和图25是示出根据示例实施例的设计半导体装置的方法的平面图。参照图24，可以基于设计的布局来制造根据示例实施例的半导体装置。可以使用布局设计工具来生成半导体装置的布局。
138.详细地，电力线m1_r1和m1_r2可以放置在该布局上。电力线m1_r1和m1_r2可以包括限定漏极电压vdd的传导路径的第一电力线m1_r1和限定源极电压vss的传导路径的第二电力线m1_r2。可以在第一方向d1上以特定节距交替地布置第一电力线m1_r1和第二电力线m1_r2。
139.抽头单元tc可以放置在第一电力线m1_r1和第二电力线m1_r2上。抽头单元tc可以设置在将稳定电压供应到第一电力线m1_r1和第二电力线m1_r2所需的位置处。
140.参照图25，逻辑单元lc和填充单元fc可以放置在第一电力线m1_r1和第二电力线m1_r2上。逻辑单元lc可以放置在未设置抽头单元tc的剩余区域上。逻辑单元lc可以基于设计的电路放置在该布局上。作为示例，逻辑单元lc可以包括至少一个单高度单元shc、至少一个双高度单元dhc和至少一个三高度单元thc。填充单元fc可以填充逻辑单元lc之间的空的空间。填充单元fc可以是虚设单元。
141.如果完成逻辑单元lc的放置，则可以执行布线操作以将逻辑单元lc彼此连接。可以基于布线完成的布局来制造用于每个层的掩模，并且用于每个层的掩模随后可以用于在衬底上实现导体装置。
142.图26至图28是示出根据示例实施例的半导体装置中的抽头单元和逻辑单元的相对布置的平面图。
143.参照图26，第一电力线m1_r1和第二电力线m1_r2可以在衬底100上在第一方向d1上交替地布置。第一抽头单元轨道tcr1、第二抽头单元轨道tcr2和第三抽头单元轨道tcr3可以限定在衬底100上。第一抽头单元轨道至第三抽头单元轨道tcr1、tcr2和tcr3中的每一个可以在第一方向d1上延伸。第一抽头单元轨道至第三抽头单元轨道tcr1、tcr2和tcr3可以在第二方向d2上以均匀节距布置。
144.抽头单元tc可以在第一抽头单元轨道至第三抽头单元轨道tcr1、tcr2和tcr3中的每一个上在第一方向d1上布置。抽头单元tc中的每一个可以包括例如图7的抽头单元tc或图13的混合抽头单元tc。
145.第一抽头单元轨道tcr1的抽头单元tc可以被配置为将来自电力输送网络pdn的电压施加到第一电力线m1_r1。第二抽头单元轨道tcr2的抽头单元tc可以被配置为将来自电
力输送网络pdn的电压施加到第二电力线m1_r2。第三抽头单元轨道tcr3的抽头单元tc可以被配置为将来自电力输送网络pdn的电压施加到第一电力线m1_r1。然而，示例实施例不限于此，例如，第三抽头单元轨道tcr3的抽头单元tc可以被配置为将来自电力输送网络pdn的电压施加到另一组电力线(诸如第三电力线m1_r3)。
146.参照图27，抽头单元tc可以在第一抽头单元轨道至第三抽头单元轨道tcr1、tcr2和tcr3中的每一个上在第一方向d1上布置。抽头单元tc中的每一个可以是单高度单元，并且可以是例如图19、图21或图23的抽头单元tc。在第一抽头单元轨道至第三抽头单元轨道tcr1、tcr2和tcr3中的每一个上，逻辑单元lc或填充单元fc可以插设于在第一方向d1上彼此相邻的抽头单元tc之间。
147.参照图28，在第一方向d1上延伸的抽头单元tc可以设置在第一抽头单元轨道至第三抽头单元轨道tcr1、tcr2和tcr3中的每一个上。抽头单元tc可以是多高度单元，并且可以包括例如图17的抽头单元tc。
148.图29a是示出根据示例实施例的半导体装置的抽头单元的截面图。参照图29a，可以从第一金属层m1省略电力线。埋置电力线br1和br2可以设置在衬底100中。埋置电力线br1和br2可以包括被提供漏极电压vdd的第一埋置电力线br1和被提供源极电压vss的第二埋置电力线br2。
149.第一埋置电力线br1和第二埋置电力线br2中的每一个可以包括埋置在衬底100中的下部和埋置在填充第二沟槽tr2的器件隔离层st中的上部。
150.图29a的抽头单元tc可以包括通孔tvi，其分别从电力输送网络pdn延伸到第一埋置电力线br1和第二埋置电力线br2。第一下互连线lm1可以通过通孔tvi分别电连接到第一埋置电力线br1和第二埋置电力线br2。
151.图29b是示出根据示例实施例的半导体装置的逻辑单元的截面图。参照图29b，逻辑单元lc可以包括通孔tvi。第一下互连线lm1可以通过逻辑单元lc的通孔tvi分别电连接到第一埋置电力线br1和第二埋置电力线br2。
152.有源接触件ac可以包括竖直突出部分vpp，其设置在第一有源区域pr中的相邻的第一有源区域pr之间。竖直突出部分vpp可以连接到第一埋置电力线br1。结果，来自电力输送网络pdn的漏极电压vdd可以通过通孔tvi、第一埋置电力线br1和有源接触件ac的竖直突出部分vpp被施加到第一源极/漏极图案sd1。
153.图30a至图30d是示出根据示例实施例的半导体装置的分别沿图5的线a-a’、线b-b’、线c-c’和线d-d’截取的截面图。为了简要描述，先前参照图5和图6a至图6d描述的元件可以由相同的附图标记标识而不重复对其的重叠描述。
154.参照图5和图30a至图30d，第一有源区域pr和第二有源区域nr可以设置在第一逻辑单元lc1中。器件隔离层st可以设置在衬底100上。器件隔离层st可以限定衬底100的上部中的第一有源图案ap1和第二有源图案ap2。第一有源图案ap1和第二有源图案ap2可以分别设置在第一有源区域pr和第二有源区域nr上。
155.第一有源图案ap1可以包括竖直堆叠的第一沟道图案ch1。堆叠的第一沟道图案ch1可以在第三方向d3上彼此间隔开。堆叠的第一沟道图案ch1可以彼此竖直重叠。第二有源图案ap2可以包括竖直堆叠的第二沟道图案ch2。堆叠的第二沟道图案ch2可以在第三方向d3上彼此间隔开。堆叠的第二沟道图案ch2可以彼此竖直重叠。第一沟道图案ch1和第二
沟道图案ch2可以由硅(si)、锗(ge)和硅锗(sige)中的至少一种形成或者可以包括硅(si)、锗(ge)和硅锗(sige)中的至少一种。
156.第一有源图案ap1还可以包括第一源极/漏极图案sd1。堆叠的第一沟道图案ch1可以插设在相邻的每对第一源极/漏极图案sd1之间。堆叠的第一沟道图案ch1可以将相邻的一对第一源极/漏极图案sd1彼此连接。
157.第二有源图案ap2还可以包括第二源极/漏极图案sd2。堆叠的第二沟道图案ch2可以插设在相邻的每对第二源极/漏极图案sd2之间。堆叠的第二沟道图案ch2可以将相邻的一对第二源极/漏极图案sd2彼此连接。
158.栅电极ge可以被设置为与第一沟道图案ch1和第二沟道图案ch2交叉，并且在第一方向d1上延伸。栅电极ge可以与第一沟道图案ch1和第二沟道图案ch2竖直重叠。一对栅极间隔件gs可以设置在栅电极ge的相对侧表面上。栅极封盖图案gp可以设置在栅电极ge上。
159.栅电极ge可以被设置为围绕第一沟道图案ch1和第二沟道图案ch2(例如，见图30d)中的每一个。例如，栅电极ge可以被设置为面对第一沟道图案ch1和第二沟道图案ch2中的每一个的顶表面、底表面和相对侧表面。晶体管可以是其中栅电极ge被设置为三维地围绕沟道图案ch1或ch2的三维场效应晶体管(例如，mbcfet或gaafet)。
160.栅极介电图案gi可以设置在栅电极ge与第一沟道图案ch1和第二沟道图案ch2中的每一个之间。栅极介电图案gi可以包围第一沟道图案ch1和第二沟道图案ch2中的每一个。
161.绝缘图案ip可以在第二有源区域nr上插设在栅极介电图案gi与第二源极/漏极图案sd2之间。栅电极ge可以通过栅极介电图案gi和绝缘图案ip与第二源极/漏极图案sd2间隔开。在示例实施例中，可以在第一有源区域pr上省略绝缘图案ip。
162.有源接触件ac可以穿过衬底100上的第一层间绝缘层110和第二层间绝缘层120，并且分别连接到第一源极/漏极图案sd1和第二源极/漏极图案sd2。栅极接触件gc可以穿过第二层间绝缘层120和栅极封盖图案gp，并且连接到栅电极ge。第一金属层m1可以设置在第三层间绝缘层130中。第二金属层m2可以设置在第四层间绝缘层140中。
163.图31是示出根据示例实施例的半导体装置的截面图。参照图31，半导体装置可以包括竖直晶体管(例如，竖直fet)和用于将竖直晶体管彼此连接的互连线。
164.详细地，衬底100可以包括第一有源区域和第二有源区域nr。有源区域可以被形成在衬底100的上部中的沟槽tr限定。下外延图案sop可以设置在第二有源区域nr上。下外延图案sop可以是通过选择外延生产工艺形成的外延图案。下外延图案sop可以设置在衬底100的上部中。
165.有源图案ap可以设置在第二有源区域nr上。有源图案ap可以是竖直突出的鳍形图案。当在平面图中观看时，有源图案ap可以是在第一方向d1上延伸的条形图案。有源图案ap可以包括从下外延图案sop竖直突出的沟道图案chp和沟道图案chp上的上外延图案dop。
166.器件隔离层st可以设置在衬底100上以填充沟槽tr。器件隔离层st可以覆盖下外延图案sop的顶表面。有源图案ap可以在竖直方向上在器件隔离层st上方突出。
167.栅电极ge可以设置在器件隔离层st上。栅电极ge可以被设置为围绕有源图案ap的沟道图案chp。栅极介电图案gi可以插设在栅电极ge与沟道图案chp之间。栅极介电图案gi可以覆盖栅电极ge的底表面和栅电极ge的内侧表面。例如，栅极介电图案gi可以直接覆盖
有源图案ap的侧表面。
168.上外延图案dop可以在竖直方向上在栅电极ge上方突出。栅电极ge的顶表面可以低于上外延图案dop的底表面。换言之，有源图案ap可以从衬底100竖直突出，并且可以具有穿过栅电极ge的结构。
169.半导体装置可以包括载流子在第三方向d3上移动的竖直晶体管。例如，当晶体管通过被施加到栅电极ge的电压而导通时，载流子可以通过沟道图案chp从下外延图案sop移动到上外延图案dop。栅电极ge可以被设置为完全围绕沟道图案chp的侧表面。晶体管可以是具有环栅结构的三维场效应晶体管(例如，vfet)。因为栅电极被设置为完全围绕沟道图案，所以半导体装置可以具有优异的电特性。
170.间隔件spc可以设置在器件隔离层st上以覆盖栅电极ge和有源图案ap。间隔件spc可以包含氮化硅层或氮氧化硅层。间隔件spc可以包括下间隔件ls、上间隔件us和下间隔件ls与上间隔件us之间的栅极间隔件gs。
171.下间隔件ls可以直接覆盖器件隔离层st的顶表面。栅电极ge可以通过下间隔件ls在第三方向d3上与器件隔离层st间隔开。栅极间隔件gs可以覆盖栅电极ge中的每一个的顶表面和外侧表面。上间隔件us还可以覆盖上外延图案dop。然而，上间隔件us可以不覆盖上外延图案dop的顶表面，因此，可以暴露出上外延图案dop的顶表面。
172.第一层间绝缘层110可以设置在间隔件spc上。第一层间绝缘层110的顶表面可以与上外延图案dop的顶表面基本共面。第二层间绝缘层至第四层间绝缘层120、130和140可以顺序地堆叠在第一层间绝缘层110上。第二层间绝缘层120可以覆盖上外延图案dop的顶表面。
173.至少一个第一有源接触件ac1可以穿过第二层间绝缘层120，并且耦接到上外延图案dop。至少一个第二有源接触件ac2可以被设置为顺序地穿过第二层间绝缘层120、第一层间绝缘层110、下间隔件ls和器件隔离层st，并且耦接到下外延图案sop。栅极接触件gc可以被设置为顺序地穿过第二层间绝缘层120、第一层间绝缘层110和栅极间隔件gs，并且耦接到栅电极ge。第一有源接接触件ac1和第二有源接触件ac2以及栅极接触件gc的顶表面可以与第二层间绝缘层120的顶表面基本共面。第一金属层m1可以设置在第三层间绝缘层130中。第二金属层m2可以设置在第四层间绝缘层140中。
174.电力输送网络pdn可以设置在衬底100的底部上。电力输送网络pdn可以通过通孔tvi连接到第一电力线m1_r1的扩展部分exp。
175.图32是示出根据示例实施例的半导体装置的平面图。图33是沿图32的线a-a’截取的截面图。
176.参照图32和图33，抽头单元tc可以设置在第一电力线m1_r1和第二电力线m1_r2上。抽头单元tc可以在第一方向d1上布置以构成抽头单元轨道tcr。例如，图32的抽头单元轨道tcr的抽头单元tc可以被配置为将来自电力输送网络pdn的电压施加到第一电力线m1_r1。
177.设置在抽头单元轨道tcr的一侧的逻辑单元lc的阱区域可以通过抽头单元轨道tcr与设置在抽头单元轨道tcr的相对侧的逻辑单元lc的阱区域分离。换言之，设置在抽头单元轨道tcr的相对侧的阱区域可以通过抽头单元轨道tcr彼此断开。
178.为了将偏置电压施加到通过抽头单元轨道tcr彼此断开的阱区域，第一阱抽头单
元wtc1可以在抽头单元轨道tcr的一侧在第一方向d1上布置。第二阱抽头单元wtc2可以在抽头单元轨道tcr的相对侧在第一方向d1上布置。
179.参照图33，第一阱抽头单元wtc1和第二阱抽头单元wtc2中的每一个可以包括至少一个阱接触件wc。在第一阱抽头单元wtc1中，阱接触件wc可以用于将电压施加到设置在抽头单元tc的一侧的第一阱区域wr1。在第二阱抽头单元wtc2中，阱接触件wc可以用于将电压施加到设置在抽头单元tc的相对侧的第二阱区域wr2。
180.图34是示出沿图32的线a-a’截取的竖直截面的另一示例的截面图。参照图34，第一阱抽头单元wtc1和第二阱抽头单元wtc2可以分别设置在抽头单元tc的两个相对侧。抽头单元tc可以不包括第二沟槽tr2和填充第二沟槽tr2的器件隔离层st。
181.通孔tvi可以穿过衬底100，并且与第一阱区域wr1和第二阱区域wr2直接接触。通孔tvi还可以与第一源极/漏极图案sd1直接接触。结果，不仅阱接触件wc可以用于将电压施加到阱区域wr1或wr2，而且通孔tvi也可以用于将电压施加到阱区域wr1或wr2。例如，电压可以通过通孔tvi直接被施加到阱区域wr1或wr2。
182.在根据示例实施例的半导体装置中，电力输送网络可以设置在衬底的底表面上，因此，能够提高半导体装置的集成密度，并且提高构造堆叠的金属层中的布线结构的自由度。半导体装置还可以包括附加地设置在设置有逻辑单元的单元区域中的抽头单元，因此，能够将来自电力输送网络的电压稳定地施加到电力线。用作缓冲器的虚设区域可以设置在抽头单元中，并且这使得能够减小抽头单元对相邻的逻辑单元的影响。根据示例实施例，电力线可以包括允许通孔与其稳定连接的扩展部分。
183.尽管已经具体示出并描述了示例实施例，但是本领域普通技术人员将理解，在不脱离所附权利要求的精神和范围的情况下，可以在本文中做出形式和细节上的变化。