集成电路装置的制作方法

集成电路装置
1.本技术基于并要求于2021年1月27日在韩国知识产权局提交的第 10-2021-0011807号韩国专利申请的优先权，该韩国专利申请的公开内容通过 引用全部包含于此。
技术领域
2.发明构思涉及一种集成电路(ic)装置，并且更具体地，涉及一种包括 场效应晶体管(fet)的ic装置。


背景技术：

3.近年来，随着ic装置的缩小已经快速发展，ic装置不仅需要确保高操 作速度，而且需要确保操作精度。因此，需要开发一种具有能够通过改善具 有减小面积的器件区域中的电性质来改善可靠性的结构的ic装置。


技术实现要素：

4.发明构思提供了一种具有能够改善电性质和可靠性的结构同时具有由于 ic装置的缩小而具有面积减小的器件区域的集成电路(ic)装置。
5.根据发明构思的方面，提供了一种ic装置，所述ic装置包括：鳍型有 源区，在基底上沿第一横向方向长长地延伸；栅极线，在鳍型有源区上沿第 二横向方向长长地延伸，其中，第二横向方向与第一横向方向相交；绝缘间 隔件，覆盖栅极线的侧壁；源极/漏极区，位于鳍型有源区上且处于与栅极线 相邻的位置；金属硅化物膜，覆盖源极/漏极区的顶表面；以及源极/漏极接触 件，在第一横向方向上与栅极线分开且绝缘间隔件位于源极/漏极接触件与栅 极线之间，源极/漏极接触件通过金属硅化物膜连接到源极/漏极区，其中，源 极/漏极接触件包括底接触段和上接触段，底接触段具有与金属硅化物膜的顶 表面接触的接触表面，上接触段在竖直方向上与金属硅化物膜分开并且使底 接触段位于上接触段与金属硅化物膜之间，上接触段一体地连接到底接触段， 其中，在第一横向方向上底接触段的宽度大于上接触段的至少一部分的宽度。
6.根据发明构思的另一方面，提供了一种ic装置，所述ic装置包括：鳍 型有源区，在基底上沿第一横向方向长长地延伸；凹进区域，位于鳍型有源 区中；一对栅极线，彼此分开并且使凹进区域位于一对栅极线之间，所述一 对栅极线在鳍型有源区上沿第二横向方向长长地延伸，其中，第二横向方向 与第一横向方向相交；一对绝缘间隔件，覆盖所述一对栅极线中的每条的侧 壁；源极/漏极区，位于凹进区域中；金属硅化物膜，覆盖源极/漏极区的顶表 面；以及源极/漏极接触件，位于所述一对栅极线之间并且通过金属硅化物膜 连接到源极/漏极区，其中，源极/漏极接触件包括底接触段和上接触段，底接 触段具有与金属硅化物膜的顶表面接触的接触表面，上接触段在竖直方向上 与金属硅化物膜分开并且使底接触段位于上接触段与金属硅化物膜之间，上 接触段一体地连接到底接触段，其中，在第一横向方向上底接触段的宽度大 于上接触段的至少一部分的宽度。
7.根据发明构思的另一方面，提供了一种ic装置，所述ic装置包括：鳍 型有源区，在
基底上沿第一横向方向长长地延伸；凹进区域，位于鳍型有源 区中；一对纳米片堆叠件，位于鳍型有源区的鳍顶表面上，所述一对纳米片 堆叠件在第一横向方向上彼此分开并且使凹进区域位于所述一对纳米片堆叠 件之间；一对栅极线，在鳍型有源区上围绕所述一对纳米片堆叠件，所述一 对栅极线沿与第一横向方向相交的第二横向方向长长地延伸；一对绝缘间隔 件，分别覆盖所述一对栅极线的侧壁；源极/漏极区，位于凹进区域中；金属 硅化物膜，覆盖源极/漏极区的顶表面；以及源极/漏极接触件，位于所述一对 栅极线之间，源极/漏极接触件通过金属硅化物膜连接到源极/漏极区，其中， 源极/漏极接触件包括底接触段和上接触段，底接触段具有与金属硅化物膜的 顶表面接触的接触表面，上接触段在竖直方向上与金属硅化物膜分开并且使 底接触段位于上接触段与金属硅化物膜之间，上接触段一体地连接到底接触 段，其中，在第一横向方向上底接触段的宽度大于上接触段的至少一部分的 宽度。
附图说明
8.根据以下结合附图的详细描述，将更清楚地理解发明构思的实施例，在 附图中：
9.图1是根据一些示例实施例的集成电路(ic)装置的平面布局图；
10.图2a是与沿着图1的线x1-x1'截取的剖面和沿着图1的线x2-x2'截取 的剖面对应的一些组件的剖视图；图2b是与沿着图1的线y1-y1'截取的剖 面对应的一些组件的剖视图；图2c是图2a的区域“ex”的放大剖视图；
11.图3是根据一些示例实施例的ic装置的剖视图；
12.图4是根据一些示例实施例的ic装置的剖视图；
13.图5是根据一些示例实施例的ic装置的电路图；
14.图6是图5中所示的ic装置的详细平面布局图；
15.图7是沿着图6的线x4-x4'截取的剖视图；
16.图8是根据一些示例实施例的ic装置的一些组件的示意性平面布局图；
17.图9是沿着图8的线x9-x9'截取的剖视图；
18.图10是沿着图8的线y9-y9'截取的剖视图；
19.图11a至图11j是根据一些示例实施例的制造ic装置的方法的工艺顺序 的剖视图；
20.图12a至图12e是根据一些示例实施例的制造ic装置的方法的工艺顺 序的剖视图；以及
21.图13a至图13e是根据一些示例实施例的制造ic装置的方法的工艺顺 序的剖视图。
具体实施方式
22.在下文中，将参照附图详细地描述一些示例实施例。相同的附图标记在 附图中用于表示相同的元件，并且将省略其重复描述。
23.当术语“约”或“基本”在本说明书中与数值结合使用时，意图为相关 的数值包括在陈述的数值周围的制造公差或操作公差(例如，
±
10％)。此外， 当词语“通常”和“基本”与几何形状结合使用时，意图为不要求几何形状 的精度，而是形状的容度在公开的范围
内。此外，无论数值或形状是否被修 改为“约”或“基本”，将理解的是，这些数值和形状应该被解释为包括在陈 述的数值或形状周围的制造公差或操作公差(例如，
±
10％)。
24.图1是根据一些示例实施例的集成电路(ic)装置100的平面布局图。 图2a是与沿着图1的线x1-x1'截取的剖面和沿着图1的线x2-x2'截取的剖 面对应的一些组件的剖视图。图2b是与沿着图1的线y1-y1'截取的剖面对 应的一些组件的剖视图。图2c是图2a的区域“ex”的放大剖视图。
25.参照图1以及图2a至图2c，ic装置100可以包括包含鳍式场效应晶体 管(finfet)器件的逻辑单元lc。ic装置100可以包括在基底110上形成 在由单元边界bn限定的区域中的逻辑单元lc。
26.基底110可以具有沿横向方向(x-y平面方向)延伸的主表面110m。 基底110可以包括半导体，诸如硅(si)或锗(ge)以及/或者化合物半导体 (诸如硅锗(sige)、碳化硅(sic)、砷化镓(gaas)、砷化铟(inas)或磷 化铟(inp))。基底110可以包括导电区域，例如，掺杂阱或掺杂结构。
27.逻辑单元lc可以包括第一器件区域rx1和第二器件区域rx2。多个鳍 型有源区fa可以形成在第一器件区域rx1和第二器件区域rx2中，并且均 从基底110突出。多个鳍型有源区fa可以沿逻辑单元lc的宽度方向(即， 第一横向方向(x方向))彼此平行地延伸。
28.如图2b中所示，器件隔离膜112可以在第一器件区域rx1和第二器件 区域rx2中的多个鳍型有源区fa之间形成在基底110上。多个鳍型有源区 fa可以在第一器件区域rx1和第二器件区域rx2中在器件隔离膜112之上 均突出为鳍型。器件隔离区域dta可以位于第一器件区域rx1与第二器件 区域rx2之间。深沟槽dt可以形成在器件隔离区域dta中以限定第一器件 区域rx1和第二器件区域rx2，并且深沟槽dt可以填充有器件隔离绝缘膜 114。器件隔离膜112和器件隔离绝缘膜114中的每者可以包括氧化物膜。
29.多个栅极绝缘膜132和多条栅极线gl可以在与多个鳍型有源区fa相交 的逻辑单元lc的长度方向(即，第二横向方向(y方向))上在基底110上 延伸。多个栅极绝缘膜132和多条栅极线gl可以覆盖多个鳍型有源区fa中 的每个的顶表面和两个侧壁、器件隔离膜112的顶表面和器件隔离绝缘膜114 的顶表面。
30.多个mos晶体管可以在第一器件区域rx1和第二器件区域rx2中沿着 多条栅极线gl形成。多个mos晶体管中的每个可以包括其沟道形成在鳍型 有源区fa的顶表面和两个侧壁上的三维(3d)mos晶体管。在一些示例实 施例中，第一器件区域rx1可以是nmos晶体管区域，并且多个nmos晶 体管可以在第一器件区域rx1中形成在鳍型有源区fa和栅极线gl之间的 交叉点处。第二器件区域rx2可以是pmos晶体管区域，并且多个pmos 晶体管可以在第二器件区域rx2中形成在鳍型有源区fa和栅极线gl之间 的交叉点处。
31.虚设栅极线dgl可以沿着单元边界bn延伸，单元边界bn沿第二横向 方向(y方向)延伸。虚设栅极线dgl可以包括与多条栅极线gl的材料相 同的材料。在ic装置100的操作期间，虚设栅极线dgl可以保持电浮置并 且用作逻辑单元与同其相邻的其他逻辑单元之间的电隔离区域。多条栅极线 gl和多条虚设栅极线dgl可以在第一横向方向(x方向)上具有相同的宽 度，并且在第一横向方向(x方向)上以恒定的间距布置。
32.多个栅极绝缘膜132可以包括氧化硅膜、高k介电膜或其组合。高k介 电膜可以包括具有比氧化硅膜的介电常数高的介电常数的材料。高k介电膜 可以包括金属氧化物或金
属氮氧化物。界面膜(未示出)可以位于鳍型有源 区fa与栅极绝缘膜132之间。界面膜可以包括氧化物膜、氮化物膜和/或氮 氧化物膜。
33.多条栅极线gl和多条虚设栅极线dgl可以具有其中顺序地堆叠金属氮 化物层、金属层、导电盖层和间隙填充金属膜的结构。金属氮化物层和金属 层可以包括选自于钛(ti)、钽(ta)、钨(w)、钌(ru)、铌(nb)、钼(mo) 和铪(hf)中的至少一种金属。间隙填充金属膜可以包括钨膜或铝(al)膜。 多条栅极线gl和多条虚设栅极线dgl可以均包括含功函数金属层。含功函 数金属层可以包括选自于钛(ti)、钨(w)、钌(ru)、铌(nb)、钼(mo)、 铪(hf)、镍(ni)、钴(co)、铂(pt)、镱(yb)、铽(tb)、镝(dy)、铒 (er)和钯(pd)的至少一种金属。在一些示例实施例中，多条栅极线gl 和多条虚设栅极线dgl中的每者可以包括碳化钛铝/氮化钛/钨(tialc/tin/w) 的堆叠结构、氮化钛/氮化钽/碳化钛铝/氮化钛/钨(tin/tan/tialc/tin/w)的 堆叠结构或者tin/tan/tin/tialc/tin/w的堆叠结构，但不限于此。
34.多条栅极线gl、多条虚设栅极线dgl和多个栅极绝缘膜132中的每者 的顶表面可以被绝缘盖线140覆盖。多条绝缘盖线140可以包括氮化硅膜。
35.多个绝缘间隔件120可以分别覆盖多条栅极线gl的两侧壁、多条虚设 栅极线dgl的两侧壁和多条绝缘盖线140的两侧壁。绝缘盖线140和多个绝 缘间隔件120中的每者可以在作为逻辑单元lc的长度方向的第二横向方向 (y方向)上延伸为线型。多个绝缘间隔件120中的每个可以包括氮化硅(sin)、 碳氮化硅(sicn)、氮化硅硼(sibn)、氮氧化硅(sion)、碳氮氧化硅(siocn)、 碳氮硼化硅(sibcn)或其组合，但不限于此。如在此所使用的，术语“sin”、
ꢀ“
sicn”、“sibn”、“sion”、“siocn”和“sibcn”中的每个指包含其中包 括的元素的材料，而不是指表示化学计量关系的化学式。
36.多个凹进区域rr可以形成在多个鳍型有源区fa的顶表面中。多条栅极 线gl可以包括与一个凹进区域rr相邻并且彼此分开并且所述一个凹进区域 rr位于其间的一对栅极线gl。多个源极/漏极区sd可以形成在多个凹进区 域rr中。多个源极/漏极区sd中的至少一些可以位于一对栅极线gl之间。 栅极线gl和源极/漏极区sd可以彼此分开，并且栅极绝缘膜132和绝缘间 隔件120位于栅极线gl与源极/漏极区sd之间。
37.多个源极/漏极区sd可以包括从形成在鳍型有源区fa中的多个凹进区 域rr外延生长的半导体外延层。多个源极/漏极区sd可以包括外延生长的 si层、外延生长的sic层或者多个外延生长的sige层。当第一器件区域rx1 是nmos晶体管区域并且第二器件区域rx2是pmos晶体管区域时，第一 器件区域rx1中的多个源极/漏极区sd可以包括掺杂有n型掺杂剂的si层 或者掺杂有n型掺杂剂的sic层，第二器件区域rx2中的多个源极/漏极区 sd可以包括掺杂有p型掺杂剂的sige层。n型掺杂剂可以选自于磷(p)、 砷(as)和/或锑(sb)。p型掺杂剂可以选自于硼(b)和/或镓(ga)。
38.在一些示例实施例中，第一器件区域rx1中的多个源极/漏极区sd可以 具有与第二器件区域rx2中的多个源极/漏极区sd的形状和大小不同的形状 和大小。多个源极/漏极区sd中的每个的形状不限于图2a和图2c中示出的 示例，并且具有各种形状和大小的多个源极/漏极区sd可以形成在第一器件 区域rx1和第二器件区域rx2中。
39.多个金属硅化物膜152可以形成在多个源极/漏极区sd上。多个金属硅 化物膜152可以分别覆盖源极/漏极区sd的顶表面。在一些示例实施例中， 多个金属硅化物膜152中的每个可以包括ti、w、ru、nb、mo、hf、ni、 co、pt、yb、tb、dy、er和/或pd。例如，金属硅化物膜
152可以包括硅化 钛。
40.多个源极/漏极接触件ca可以分别形成在多个金属硅化物膜152上。源 极/漏极接触件ca可以在第一横向方向(x方向)上与栅极线gl分开，并 且绝缘间隔件120位于源极/漏极接触件ca与栅极线gl之间。源极/漏极接 触件ca可以通过金属硅化物膜152连接到源极/漏极区sd。多个源极/漏极 区sd中的每个可以通过金属硅化物膜152和源极/漏极接触件ca连接到上 导线(未示出)。
41.多个源极/漏极接触件ca中的每个可以包括导电阻挡膜154和金属插塞 156。导电阻挡膜154可以围绕金属插塞156的外表面。导电阻挡膜154可以 包括ti、ta、tin、tan或其组合，并且金属插塞156可以包括w、co、cu、 ru、mn或其组合，但不限于此。
42.如图2a和图2c中所示，多个源极/漏极接触件ca中的每个可以包括底 接触单元bca(也称为底接触段bca)和上接触单元uca(也称为上接触 段uca)。底接触单元bca可以具有与金属硅化物膜152的顶表面接触的接 触表面。上接触单元uca可以在竖直方向(z方向)上与金属硅化物膜152 分开，并且底接触单元bca位于上接触单元uca与金属硅化物膜152之间。 底接触单元bca可以一体地连接到上接触单元uca。也就是说，包括在底 接触单元bca中的导电阻挡膜154可以一体地连接到包括在上接触单元 uca中的导电阻挡膜154，并且包括在底接触单元bca中的金属插塞156 可以一体地连接到包括在上接触单元uca中的金属插塞156。在第一横向方 向(x方向)上，底接触单元bca的宽度可以大于上接触单元uca的至少 一部分的宽度。在一些示例实施例中，在第一横向方向(x方向)上，底接 触单元bca的宽度可以大于上接触单元uca的整个部分的宽度。
43.源极/漏极接触件ca的底接触单元bca可以包括从上接触单元uca的 下端朝向栅极线gl突出的部分。在一些示例实施例中，源极/漏极接触件ca 的底接触单元bca可以包括从上接触单元uca的下端朝向一对栅极线gl 在相反方向上突出的部分，所述一对栅极线gl在第一横向方向(x方向) 上在底接触单元bca的两侧上彼此相邻。底接触单元bca可以面对位于底 接触单元bca的在第一横向方向(x方向)的两侧上的一对栅极线gl。
44.在第一横向方向(x方向)上，底接触单元bca与金属硅化物膜152 的接触表面的宽度可以基本等于金属硅化物膜152的宽度。在第一横向方向 (x方向)上，底接触单元bca与金属硅化物膜152的接触表面的宽度可以 大于上接触单元uca的最小宽度。在一些示例实施例中，在第一横向方向(x 方向)上，金属硅化物膜152的最大宽度可以大于源极/漏极接触件ca的最 大宽度。
45.源极/漏极接触件ca的底接触单元bca和金属硅化物膜152中的每者 可以包括与绝缘间隔件120接触的部分。底接触单元bca和金属硅化物膜152可以分别与一对绝缘间隔件120接触，所述一对绝缘间隔件120在金属 硅化物膜152的在第一横向方向(x方向)上的两侧上彼此相邻。金属硅化 物膜152的在第一横向方向(x方向)上的宽度可以对应于在金属硅化物膜 152的在第一横向方向(x方向)上的两侧上彼此相邻的一对绝缘间隔件120 之间的距离。
46.金属硅化物膜152的一部分可以处于比鳍型有源区fa的鳍顶表面ft的 水平低的水平，并且金属硅化物膜152的另一部分可以处于比鳍型有源区fa 的鳍顶表面ft的水平高的水平。金属硅化物膜152可以在比鳍型有源区fa 的鳍顶表面ft的水平低的水平处与源极/漏极区sd的顶表面接触。
47.绝缘衬里146可以位于绝缘间隔件120与源极/漏极接触件ca的上接触 单元uca之间。绝缘衬里146可以在比金属硅化物膜152的最上面的水平高 的水平处围绕源极/漏极接触件ca的侧壁。如在此所使用的，术语“水平
”ꢀ
指在竖直方向(z方向或-z方向)上距基底102的顶表面的高度。源极/漏极 接触件ca的底接触单元bca可以包括在竖直方向(z方向)上位于金属硅 化物膜152与绝缘衬里146之间的部分。绝缘衬里146可以不包括位于源极/ 漏极接触件ca的底接触单元bca与绝缘间隔件120之间的部分。
48.绝缘衬里146可以包括顺序地覆盖绝缘间隔件120的侧壁的第一绝缘衬 里146a和第二绝缘衬里146b。在一些示例实施例中，第一绝缘衬里146a 和第二绝缘衬里146b中的每者可以包括氮化硅膜。包括在第一绝缘衬里 146a中的氮化硅膜可以具有与包括在第二绝缘衬里146b中的氮化硅膜的密 度不同的密度。为了获得上述结构，可以使用不同的沉积方法形成第一绝缘 衬里146a和第二绝缘衬里146b。下面将参照图11g详细描述形成第一绝缘 衬里146a和第二绝缘衬里146b的方法。在其他示例实施例中，第一绝缘衬 里146a和第二绝缘衬里146b中的每者可以包括sin、sicn、sibn、sion、 siocn、sibcn或其组合，但不限于此。
49.尽管图2a和图2c示出了绝缘衬里146具有包括顺序地覆盖绝缘间隔件 120的侧壁的第一绝缘衬里146a和第二绝缘衬里146b的双层结构的示例， 但是发明构思不限于此。例如，绝缘衬里146可以包括单层或者包括至少包 含三层膜的多层结构。
50.绝缘衬里146可以具有面对基底110的底表面146l。绝缘衬里146的底 表面146l可以具有水平面，该水平面在竖直方向(z方向)上在远离金属硅 化物膜152分开的位置处沿第一横向方向(x方向)平行于基底110延伸。
51.ic装置100可以包括覆盖多个绝缘间隔件120和多条绝缘盖线140中的 每者的顶表面的上绝缘膜142。源极/漏极接触件ca可以形成于在竖直方向 (z方向)上穿过上绝缘膜142的源极/漏极接触孔cah内部。在一些示例 实施例中，上绝缘膜142可以包括氧化硅膜。
52.如图2a和图2b中所示，上绝缘膜142、多个源极/漏极接触件ca和多 个绝缘衬里146可以被绝缘结构180覆盖。绝缘结构180可以包括顺序地堆 叠在源极/漏极接触件ca和上绝缘膜142上的蚀刻停止膜182和层间绝缘膜 184。蚀刻停止膜182可以包括碳化硅(sic)、氮化硅(sin)、掺氮碳化硅 (sic:n)、碳氧化硅(sioc)、氮化铝(aln)、氮氧化铝(alon)、氧化铝 (alo)、碳氧化铝(aloc)或其组合。层间绝缘膜184可以包括氧化物膜、 氮化物膜、具有约2.2至约2.4的超低介电常数k的超低k(ulk)膜或其组 合。例如，层间绝缘膜184可以包括原硅酸四乙酯(teos)膜、高密度等离 子体(hdp)氧化物膜、硼磷硅酸盐玻璃(bpsg)膜、可流动化学气相沉积 (fcvd)氧化物膜、sion膜、sin膜、sioc膜、sicoh膜或其组合，但不 限于此。
53.多个过孔接触件cav可以形成在多个源极/漏极接触件ca上。多个过 孔接触件cav中的每个可以穿过绝缘结构180并且与源极/漏极接触件ca接 触。
54.多个栅极接触件cb可以形成在多条栅极线gl上。多个栅极接触件cb 中的每个可以穿过绝缘结构180、上绝缘膜142和绝缘盖线140，并且与栅极 线gl的顶表面接触。
55.多个过孔接触件cav和多个栅极接触件cb中的每者可以包括掩埋金属 膜和围绕掩埋金属膜的导电阻挡膜。掩埋金属膜可以包括钴(co)、铜(cu)、 钨(w)、钌(ru)、锰(mn)或其组合，并且导电阻挡膜可以包括钛(ti)、 钽(ta)、氮化钛(tin)、氮化钽(tan)或其组合。多个过孔接触件cav 和多个栅极接触件cb中的每者的侧壁可以被上绝缘衬里(未示出)覆
盖。 上绝缘衬里可以包括氮化硅膜，但不限于此。
56.如图1中所示，在逻辑单元lc中，地线vss可以通过多个源极/漏极接 触件ca之中的定位在第一器件区域rx1中的源极/漏极接触件ca连接到第 一器件区域rx1中的鳍型有源区fa，并且电力线vdd可以通过多个源极/ 漏极接触件ca之中的定位在第二器件区域rx2中的源极/漏极接触件ca连 接到第二器件区域rx2中的鳍型有源区fa。地线vss和电力线vdd可以 处于比多个源极/漏极接触件ca和多个栅极接触件cb中的每者的顶表面的 水平高的水平。地线vss和电力线vdd中的每者可以包括导电阻挡膜和布 线导电层。导电阻挡膜可以包括ti、ta、tin、tan或其组合。布线导电层可 以包括co、cu、w、其合金或其组合。
57.图1和图2a至图2c中所示的ic装置100可以包括完全覆盖源极/漏极 区sd的顶表面的金属硅化物膜152和位于金属硅化物膜152上的源极/漏极 接触件ca。另外，源极/漏极接触件ca可以包括利用相对大的接触面积接 触金属硅化物膜152的顶表面而具有相对大的接触表面的底接触单元bca。 因此，即使当ic装置100由于ic装置的缩小而具有面积减小的器件区域时， 也可以在ic装置100中稳定地确保或者改善栅极线gl与同栅极线gl相邻 的源极/漏极接触件ca之间的绝缘距离，并且可以减小源极/漏极区sd与源 极/漏极接触件ca之间的接触电阻。因此，可以改善ic装置100的电性质和 可靠性。
58.图3是根据一些示例实施例的ic装置200的剖视图。图3是在ic装置 200的区域中与图2a的区域“ex”对应的部分的放大剖视图，这对应于沿 着图1的线x2-x2'截取的剖面。
59.参照图3，ic装置200可以具有与参照图1以及图2a至图2c描述的ic 装置100的构造基本相同的构造。类似于参照图1以及图2a至图2c描述的 ic装置100，ic装置200可以包括第一器件区域rx1和第二器件区域rx2。 尽管图3示出了ic装置200的第二器件区域rx2的一些组件，但第一器件 区域rx1可以具有具有与下面描述的构造基本相同的构造。然而，与参照图 1以及图2a至图2c描述的ic装置100不同，ic装置200可以包括形成在 金属硅化物膜152上的源极/漏极接触件ca2和围绕源极/漏极接触件ca2的 绝缘衬里246。
60.源极/漏极接触件ca2可以具有与参照图2a和图2c描述的源极/漏极接 触件ca的构造基本相同的构造。源极/漏极接触件ca2可以包括导电阻挡膜 154和金属插塞156。然而，源极/漏极接触件ca2可以包括底接触单元bca2 和上接触单元uca2。底接触单元bca2可以具有与金属硅化物膜152的顶 表面接触的接触表面。上接触单元uca2可以在竖直方向(z方向)上与金 属硅化物膜152分开，并且底接触单元bca2位于上接触单元uca2与金属 硅化物膜152之间。底接触单元bca2可以一体地连接到上接触单元uca2。 也就是说，包括在底接触单元bca2中的导电阻挡膜154可以一体地连接到 包括在上接触单元uca2中的导电阻挡膜154，并且包括在底接触单元bca2 中的金属插塞156可以一体地连接到包括在上接触单元uca2中的金属插塞 156。在第一横向方向(x方向)上，底接触单元bca2的宽度可以大于上接 触单元uca2的至少一部分的宽度。在一些示例实施例中，在第一横向方向 (x方向)上，底接触单元bca2的宽度可以大于上接触单元uca2的整个 部分的宽度。
61.源极/漏极接触件ca2的底接触单元bca2可以包括从上接触单元uca2 的下端朝向栅极线gl突出的部分。在一些示例实施例中，源极/漏极接触件 ca2的底接触单元bca2可以包括从上接触单元uca2的下端朝向一对栅极 线gl在相反方向上突出的部分，所述一对栅极线gl在第一横向方向(x方 向)上在底接触单元bca2的两侧上彼此相邻。底接触单元bca2可以面对 底接触单元bca2的在第一横向方向(x方向)上的两侧上的一对栅极线gl。
62.源极/漏极接触件ca2的底接触单元bca2可以包括与绝缘间隔件120 接触的部分。在一些示例实施例中，底接触单元bca2可以与一对绝缘间隔 件120中的每个接触，该对绝缘间隔件120在底接触单元bca2的两侧上与 底接触单元bca2相邻。底接触单元bca2可以在比鳍型有源区fa的鳍顶 表面ft的水平高的水平处与金属硅化物膜152的顶表面接触。
63.绝缘衬里246可以在比金属硅化物膜152的最上面的水平高的水平处围 绕源极/漏极接触件ca2的侧壁。绝缘衬里246可以位于源极/漏极接触件ca2 的上接触单元uca2与绝缘间隔件120之间并且围绕上接触单元uca2。源 极/漏极接触件ca2的底接触单元bca2可以包括在竖直方向(z方向)上位 于绝缘衬里246与金属硅化物膜152之间的部分。绝缘衬里246可以包括第 一绝缘衬里146a和第二绝缘衬里146b，但不限于此。
64.绝缘衬里246可以具有与参照图2a和图2c描述的绝缘衬里146的构造 基本相同的构造。然而，绝缘衬里246可以具有面对基底110的底表面246l。 绝缘衬里246的底表面246l可以包括在竖直方向(z方向)上与金属硅化物 膜152分开的位置处沿与第一横向方向(x方向)相交的倾斜方向延伸的倾 斜底表面。随着倾斜底表面在第一横向方向(x方向)上远离栅极线gl，包 括在绝缘衬里246的底表面246l中的倾斜底表面可以沿远离基底110的方向 延伸。在一些示例实施例中，包括在绝缘衬里246的底表面246l中的倾斜底 表面与平行于基底110的主表面110m的水平线之间的角度a2可以在约30
°ꢀ
至约40
°
的范围内，但不限于此。
65.源极/漏极接触件ca2的底接触单元bca2可以具有与包括在绝缘衬里 246的底表面246l中的倾斜底表面接触的倾斜外壁。
66.在第一横向方向(x方向)上，底接触单元bca2与金属硅化物膜152 的接触表面的宽度可以基本等于金属硅化物膜152的宽度。在第一横向方向 (x方向)上，底接触单元bca2与金属硅化物膜152的接触表面的宽度可 以大于上接触单元uca2的最小宽度。在一些示例实施例中，在第一横向方 向(x方向)上，金属硅化物膜152的最大宽度可以等于或大于源极/漏极接 触件ca2的最大宽度。
67.源极/漏极接触件ca2的底接触单元bca2和金属硅化物膜152中的每 者可以包括与绝缘间隔件120接触的部分。底接触单元bca2和金属硅化物 膜152可以分别与在金属硅化物膜152的两侧上彼此相邻的一对绝缘间隔件 120接触。
68.图4是根据一些示例实施例的ic装置300的剖视图。图4是在ic装置 300的区域中与图2a的区域“ex”对应的部分的放大剖视图，这对应于沿 着图1的线x2-x2'截取的剖面。
69.参照图4，ic装置300可以具有与参照图1以及图2a至图2c描述的ic 装置100的构造基本相同的构造。类似于参照图1以及图2a至图2c描述的 ic装置100，ic装置300可以包括第一器件区域rx1和第二器件区域rx2。 尽管图4示出了ic装置300的第二器件区域rx2的一些组件，但是第一器 件区域rx1可以具有与下面描述的构造基本相同的构造。然而，与参照图1 以及图2a至图2c描述的ic装置100不同，ic装置300可以包括形成在金 属硅化物膜152上的源极/漏极接触件ca3和围绕源极/漏极接触件ca3的绝 缘衬里346。
70.源极/漏极接触件ca3可以具有与参照图2a和图2c描述的源极/漏极接 触件ca的构造基本相同的构造。源极/漏极接触件ca3可以包括导电阻挡膜 154和金属插塞156。然而，源极/漏极接触件ca3可以包括底接触单元bca3 和上接触单元uca3。底接触单元bca3可以具有与金属硅化物膜152的顶 表面接触的接触表面，并且上接触单元uca3可以在竖直方
向(z方向)上 与金属硅化物膜152分开并且底接触单元bca3位于上接触单元uca3与金 属硅化物膜152之间。底接触单元bca3可以一体地连接到上接触单元uca3。 也就是说，包括在底接触单元bca3中的导电阻挡膜可以一体地连接到包括 在上接触单元uca3中的导电阻挡膜154，并且包括在底接触单元bca3中 的金属插塞156可以一体地连接到包括在上接触单元uca3中的金属插塞 156。在第一横向方向(x方向)上，底接触单元bca3的宽度可以大于上接 触单元uca3的至少一部分的宽度。
71.源极/漏极接触件ca3的底接触单元bca3可以包括从上接触单元uca3 的下端朝向栅极线gl突出的部分。在一些示例实施例中，源极/漏极接触件 ca3的底接触单元bca3可以包括从上接触单元uca3的下端朝向一对栅极 线gl在相反方向上突出的部分，所述一对栅极线gl在第一横向方向(x方 向)上在底接触单元bca3的两侧上彼此相邻。底接触单元bca3可以面对 底接触单元bca3的在第一横向方向(x方向)上的两侧上的一对栅极线gl。
72.源极/漏极接触件ca3的底接触单元bca3可以在第一横向方向(x方 向)上与绝缘间隔件120分开。底接触单元bca3可以不包括与绝缘间隔件 120接触的部分。
73.底接触单元bca3可以在比鳍型有源区fa的鳍顶表面ft的水平高的水 平处与金属硅化物膜152的顶表面接触。底接触单元bca3与金属硅化物膜 152的接触表面的宽度可以小于金属硅化物膜152的在第一横向方向(x方 向)上的宽度。在第一横向方向(x方向)上，底接触单元bca3的最大宽 度可以大于上接触单元uca3的最小宽度。在一些示例实施例中，在第一横 向方向(x方向)上，金属硅化物膜152的最大宽度可以大于源极/漏极接触 件ca3的最大宽度。
74.绝缘衬里346可以在比金属硅化物膜152的最上面的水平高的水平处围 绕源极/漏极接触件ca3的侧壁。绝缘衬里346可以包括位于绝缘间隔件120 与源极/漏极接触件ca3的上接触单元uca3之间的部分。绝缘衬里346的 最低部分可以比源极/漏极接触件ca3的最低部分靠近基底110。源极/漏极接 触件ca3的底接触单元bca3可以包括在竖直方向(z方向)上位于绝缘衬 里346与金属硅化物膜152之间的部分。绝缘衬里346可以包括第一绝缘衬 里146a和第二绝缘衬里146b，但不限于此。
75.绝缘衬里346可以具有与参照图2a和图2c描述的绝缘衬里146的构造 基本相同的构造。然而，绝缘衬里346可以具有面对基底110的底表面346l。 绝缘衬里346的底表面346l可以包括倾斜底表面。随着倾斜底表面在第一横 向方向(x方向)上远离栅极线gl，包括在绝缘衬里346的底表面346l中 的倾斜底表面可以沿远离基底110的方向延伸。在一些示例实施例中，包括 在绝缘衬里346的底表面346l中的倾斜底表面与平行于基底110的主表面 110m的水平线之间的角度可以在约30
°
至约40
°
的范围内，但不限于此。
76.绝缘衬里346的底表面346l可以包括与金属硅化物膜152接触的部分 以及与源极/漏极接触件ca3的底接触单元bca3接触的部分。源极/漏极接 触件ca3的底接触单元bca3可以具有与包括在绝缘衬里346的底表面346l 中的倾斜底表面接触的倾斜外壁。
77.金属硅化物膜152可以包括与绝缘间隔件120接触的部分。在一些示例 实施例中，金属硅化物膜152可以与在金属硅化物膜152的两侧上彼此相邻 的一对绝缘间隔件120和一对绝缘衬里346接触。源极/漏极接触件ca3的底 接触单元bca3可以在第一横向方向(x方向)上与绝缘间隔件120分开， 并且绝缘衬里346位于底接触单元bca3与绝缘间隔件120之间。源极/漏极 接触件ca3可以不包括与绝缘间隔件120接触的部分。
78.类似于参照图1以及图2a至图2c描述的ic装置100，参照图3和图4 描述的ic装置200和300中的每个可以包括完全覆盖源极/漏极区sd的顶表 面的金属硅化物膜152以及位于金属硅化物膜152上的源极/漏极接触件ca2 或ca3。另外，源极/漏极接触件ca2和ca3可以分别包括底接触单元bca2 和bca3，底接触单元bca2和bca3中的每个具有利用相对大的接触面积 而接触金属硅化物膜152的顶表面的接触表面。因此，即使当ic装置200和 300由于ic装置的缩小而具有面积减小的器件区域时，也可以在ic装置200 和300中稳定地确保或改善栅极线gl与同栅极线gl相邻的源极/漏极接触 件ca2和ca3之间的绝缘距离，并且可以减小源极/漏极区sd与源极/漏极 接触件ca2和ca3之间的接触电阻。因此，可以改善ic装置200和300的 电性质和可靠性。
79.图5是根据一些示例实施例的ic装置400的电路图。在图5中示出了包 括六个晶体管的6晶体管静态随机存取存储器(st sram)单元的电路图。
80.参照图5，ic装置400可以包括并联连接在电力节点nvdd与地节点nvss之间的一对反相器inv1和inv2以及分别连接到反相器inv1和inv2 的输出节点的第一通路晶体管ps1和第二通路晶体管ps2。第一通路晶体管 ps1和第二通路晶体管ps2可以分别连接到位线bl和互补位线/bl。第一通 路晶体管ps1和第二通路晶体管ps2中的每个的栅极可以连接到字线wl。
81.第一反相器inv1可以包括串联连接的第一上拉晶体管pu1和第一下拉 晶体管pd1，并且第二反相器inv2可以包括串联连接的第二上拉晶体管pu2 和第二下拉晶体管pd2。第一上拉晶体管pu1和第二上拉晶体管pu2中的每 个可以包括pmos晶体管，并且第一下拉晶体管pd1和第二下拉晶体管pd2 中的每个可以包括nmos晶体管。
82.第一反相器inv1的输入节点可以连接到第二反相器inv2的输出节点， 并且第二反相器inv2的输入节点可以连接到第一反相器inv1的输出节点， 使得第一反相器inv1和第二反相器inv2可以构成一个锁存电路。
83.图6是图5中所示的ic装置400的详细平面布局图。图7是沿着图6 的线x4-x4'截取的剖视图。在图6和图7中，相同的附图标记用于表示与图 1以及图2a至图2c中的元件相同的元件，并且省略其重复描述。图6和图 7中所示的ic装置400可以包括包含在基底110上以矩阵形式布置的多个 sram单元的sram阵列。多个sram单元中的每个可以具有图5中所示 的电路构造。
84.参照图6和图7，ic装置400可以包括多个鳍型有源区fa和多条栅极 线gl。多个鳍型有源区fa可以在第一横向方向(x方向)上彼此平行地延 伸。多条栅极线gl可以在多个鳍型有源区fa上沿第二横向方向(y方向) 彼此平行地延伸。
85.晶体管可以形成在多个鳍型有源区fa与多条栅极线gl之间的每个交叉 点处。包括在ic装置400中的多个sram单元中的每个可以包括图5中所 示的第一上拉晶体管pu1、第一下拉晶体管pd1、第一通路晶体管ps1、第 二上拉晶体管pu2、第二下拉晶体管pd2和第二通路晶体管ps2。第一上拉 晶体管pu1和第二上拉晶体管pu2可以包括pmos晶体管，而第一下拉晶 体管pd1、第二下拉晶体管pd2、第一通路晶体管ps1和第二通路晶体管ps2 可以包括nmos晶体管。ic装置400可以包括多个共用接触件sc，每个共 用接触件sc将栅极线gl和源极/漏极区sd共同连接。
86.如图7中所示，在ic装置400中，多个源极/漏极区sd中的每个可以被 金属硅化物
膜152覆盖，并且源极/漏极接触件ca可以形成在金属硅化物膜 152上。源极/漏极接触件ca可以在第一横向方向(x方向)上与栅极线gl 分开，并且绝缘间隔件120位于源极/漏极接触件ca与栅极线gl之间。源 极/漏极接触件ca可以包括底接触单元bca和上接触单元uca。底接触单 元bca可以具有与金属硅化物膜152的顶表面接触的接触表面。上接触单元 uca可以在竖直方向(z方向)上与金属硅化物膜152分开(底接触单元bca 位于上接触单元uca与金属硅化物膜152之间)并且一体地连接到底接触单 元bca。在第一横向方向(x方向)上，底接触单元bca的宽度可以大于 上接触单元uca的至少一部分的宽度。源极/漏极接触件ca的上接触单元 uca可以被绝缘衬里146围绕。源极/漏极接触件ca、绝缘衬里146和金属 硅化物膜152的详细描述可以与参照图2a至图2c描述的那些相同。
87.图6和图7中所示的ic装置400可以包括完全覆盖源极/漏极区sd的顶 表面的金属硅化物膜152以及位于金属硅化物膜152上的源极/漏极接触件 ca，并且源极/漏极接触件ca可以包括具有利用相对大的接触面积接触金属 硅化物膜152的顶表面的接触表面的底接触单元bca。因此，即使当ic装 置400由于ic装置的缩小而具有面积减小的器件区域时，也可以在ic装置 400中稳定地确保或改善栅极线gl与同栅极线gl相邻的源极/漏极接触件 ca之间的绝缘距离，并且可以减小源极/漏极区sd与源极/漏极接触件ca 之间的接触电阻。因此，可以改善ic装置400的电性质和可靠性。
88.尽管图7示出了ic装置400包括图2a和图2c中所示的源极/漏极接触 件ca和绝缘衬里146的示例，但是发明构思不限于此。例如，代替源极/漏 极接触件ca和绝缘衬里146，ic装置400可以包括参照图3描述的源极/漏 极接触件ca2和绝缘衬里246、参照图4描述的源极/漏极接触件ca3和绝 缘衬里346或者在发明构思的范围内具有各种修改和改变的结构的源极/漏极 接触件和绝缘衬里。
89.图8是根据一些示例实施例的ic装置900的一些组件的示意性平面布局 图。图9是沿着图8的线x9-x9'截取的剖视图，并且图10是沿着图8的线 y9-y9'截取的剖视图。
90.参照图8至图10，ic装置900可以包括多个鳍型有源区f9和多个纳米 片堆叠件nss。多个鳍型有源区f9可以从基底902突出并且在第一横向方向 (x方向)上延伸得长。多个纳米片堆叠件nss可以在竖直方向(z方向) 上在向上远离多个鳍型有源区f9的位置处面对多个鳍型有源区f9的鳍顶表 面ft。如在此所使用的，术语“纳米片”指具有基本垂直于电流流动的方向 的剖面的导电结构。纳米片可以被解释为包括纳米线。
91.沟槽t9可以形成在基底902中以限定多个鳍型有源区f9并且填充有器 件隔离膜912。基底902、多个鳍型有源区f9和器件隔离膜912可以具有与 参照图1以及图2a至图2c描述的基底110、鳍型有源区fa和器件隔离膜 112的构造基本相同的构造。
92.多条栅极线960可以在多个鳍型有源区f9上沿第二横向方向(y方向) 延伸。多个纳米片堆叠件nss可以分别在多个鳍型有源区f9与多条栅极线 960之间的交叉点处位于多个鳍型有源区f9的鳍顶表面ft上，并且在远离 鳍型有源区f9的位置处面对鳍型有源区f9的鳍顶表面ft。多个纳米片晶体 管可以形成在基底902上的多个鳍型有源区f9和多条栅极线960之间的交叉 点处。
93.多个纳米片堆叠件nss中的每个可以包括在鳍型有源区f9的鳍顶表面 ft上在竖直方向(z方向)上彼此叠置的多个纳米片(例如，第一纳米片至 第三纳米片n1、n2和n3)。第一纳米片至第三纳米片n1、n2和n3可以在 竖直方向上位于距鳍型有源区f9的鳍顶表面ft
不同的距离处。
94.尽管图8示出了纳米片堆叠件nss具有基本矩形的平面形状的情况，但 是发明构思不限于此。根据鳍型有源区f9和栅极线960中的每者的平面形状， 纳米片堆叠件nss可以具有各种平面形状。如图8中所示的一些示例实施例 属于其中多个纳米片堆叠件nss和多条栅极线960形成在一个鳍型有源区f9 上并且多个纳米片堆叠件nss在一个鳍型有源区f9上沿第一横向方向(x 方向)布置成行的构造。然而，根据发明构思，位于一个鳍型有源区f9上的 纳米片堆叠件nss的数量没有特别限制。例如，一个纳米片堆叠件nss可以 形成在一个鳍型有源区f9上。如图8中所示的一些示例实施例属于其中多个 纳米片堆叠件nss中的每个包括三个纳米片的情况，但是发明构思不限于此。 例如，纳米片堆叠件nss可以包括至少两个纳米片，并且包括在纳米片堆叠 件nss中的纳米片的数量没有特别限制。
95.第一纳米片至第三纳米片n1、n2和n3中的每个可以具有沟道区。在 一些示例实施例中，第一纳米片至第三纳米片n1、n2和n3中的每个可以包 括硅层、硅锗(sige)层或其组合。
96.多个凹进区域r9可以形成在鳍型有源区f9的上部中，并且多个源极/ 漏极区930可以位于多个凹进区域r9中。多个源极/漏极区930可以包括外 延生长的半导体层。多个源极/漏极区930的详细构造可以与参照图2a和图 2c描述的源极/漏极区sd的详细构造基本相同。
97.栅极线960可以覆盖位于鳍型有源区f9上的纳米片堆叠件nss并且围 绕第一纳米片至第三纳米片n1、n2和n3中的每个。多条栅极线960中的每 条可以包括主栅极部960m和多个子栅极部960s。主栅极部960m可以覆盖 纳米片堆叠件nss的顶表面并且沿第二横向方向(y方向)延伸得长。多个 子栅极部960s可以一体地连接到主栅极部960m，并且分别一个接一个地布 置在第一纳米片至第三纳米片n1、n2和n3之间以及鳍型有源区f9与第一 纳米片n1之间。第一纳米片至第三纳米片n1、n2和n3中的每个可以具有 由栅极线960围绕的栅极全包围(gaa)结构。用于栅极线960的材料可以 与参照图1和图2a至图2c描述的用于栅极线gl的材料基本相同。栅极绝 缘膜952可以位于纳米片堆叠件nss与栅极线960之间。栅极绝缘膜952可 以具有与参照图2a至图2c描述的栅极绝缘膜132的构造基本相同的构造。 源极/漏极区930的顶表面可以被金属硅化物膜152覆盖。金属硅化物膜152 可以具有与参照图2a至图2c描述的金属硅化物膜152的构造相同的构造。
98.多条栅极线960中的每条的两个侧壁可以被多个外绝缘间隔件918覆盖。 多个外绝缘间隔件918可以覆盖位于多个纳米片堆叠件nss上的主栅极部 960m的两个侧壁。
99.多个内绝缘间隔件928可以位于第一纳米片至第三纳米片n1、n2和n3 之间以及位于鳍型有源区f9与第一纳米片n1之间。多个子栅极部960s中 的每个的两个侧壁可以被内绝缘间隔件928覆盖，并且栅极绝缘膜952位于 多个子栅极部960s中的每个的两个侧壁与内绝缘间隔件928之间。多个内绝 缘间隔件928可以位于多个子栅极部960s与源极/漏极区930之间。在一些 示例实施例中，外绝缘间隔件918和内绝缘间隔件928可以包括相同的绝缘 材料。在其他示例实施例中，外绝缘间隔件918可以包括与内绝缘间隔件928 的绝缘材料不同的绝缘材料。内绝缘间隔件928可以包括氮化硅(sin)、碳 氮化硅(sicn)、氮化硅硼(sibn)、氮氧化硅(sion)、碳氮氧化硅(siocn)、 碳氮硼化硅(sibcn)、碳氧化硅(sioc)、二氧化硅(sio2)或其组合。内 绝缘间隔件928还可以包括气隙。在一些示例实施例中，当纳米
片堆叠件nss 和围绕纳米片堆叠件nss的栅极线960构成pmos晶体管时，可以省略内绝 缘间隔件928。在这种情况下，覆盖多个子栅极部960s的栅极绝缘膜952可 以与源极/漏极区930直接接触。
100.如图9中所示，在ic装置900中，多个源极/漏极区930中的每个可以 被金属硅化物膜152覆盖，并且源极/漏极接触件ca可以形成在金属硅化物 膜152上。源极/漏极接触件ca可以在第一横向方向(x方向)上与栅极线 960分开，并且外绝缘间隔件918位于源极/漏极接触件ca与栅极线960之 间。源极/漏极接触件ca可以包括底接触单元bca和上接触单元uca。底 接触单元bca可以具有与金属硅化物膜152的顶表面接触的接触表面。上接 触单元uca可以在竖直方向(z方向)上与金属硅化物膜152分开(底接触 单元bca位于上接触单元uca与金属硅化物膜152之间)并且一体地连接 到底接触单元bca。在第一横向方向(x方向)上，底接触单元bca的宽 度可以大于上接触单元uca的至少一部分的宽度。源极/漏极接触件ca的 上接触单元uca可以被绝缘衬里146围绕。源极/漏极接触件ca、绝缘衬里 146和金属硅化物膜152的详细构造可以与参照图2a至图2c描述的那些相 同。
101.多条栅极线960可以分别被多条绝缘盖线940覆盖。多条绝缘盖线940 和多个外绝缘间隔件918中的每者的顶表面可以被上绝缘膜942覆盖。源极/ 漏极接触件ca和绝缘衬里146可以在竖直方向(z方向)上穿过上绝缘膜 942，并且与金属硅化物膜152接触。绝缘盖线940和上绝缘膜942可以具有 与参照图2a至图2c描述的绝缘盖线140和上绝缘膜142的构造基本相同的 构造。
102.参照图8至图10描述的ic装置900可以包括完全覆盖源极/漏极区930 的顶表面的金属硅化物膜152以及位于金属硅化物膜152上的源极/漏极接触 件ca，并且源极/漏极接触件ca可以包括具有利用相对大的接触面积接触 金属硅化物膜152的顶表面的接触表面的底接触单元bca。因此，即使当ic 装置900由于ic装置的缩小而具有面积减小的器件区域时，也可以在ic装 置900中稳定地确保或改善栅极线960与同栅极线960相邻的源极/漏极接触 件ca之间的绝缘距离，并且可以减小源极/漏极区930与源极/漏极接触件 ca之间的接触电阻。因此，可以改善ic装置900的电性质和可靠性。
103.尽管图9示出了ic装置900包括图2a和2c中所示的源极/漏极接触件ca和绝缘衬里146的示例，但是发明构思不限于此。例如，代替源极/漏极 接触件ca和绝缘衬里146，ic装置900可以包括参照图3描述的源极/漏极 接触件ca2和绝缘衬里246、参照图4描述的源极/漏极接触件ca3和绝缘 衬里346或者在发明构思的范围内具有各种修改和改变的结构的源极/漏极接 触件和绝缘衬里。
104.在下文中，将详细描述根据一些示例实施例的制造ic装置的方法。
105.图11a至图11j是根据一些示例实施例的制造ic装置的方法的工艺顺序 的剖视图。图11a至图11j是关于图2a的与沿着线x2-x2'截取的剖面对应 的区域的部分区域的一系列工艺的剖视图。将参照图11a至图11j描述制造 图1和图2a至图2c中所示的ic装置100的示例方法。尽管图11a至图11j 示出了与第二器件区域rx2的部分区域相关的一系列工艺，但是可以对第一 器件区域rx1执行与下面描述的工艺基本相同的工艺。在图11a至图11j中， 相同的附图标记用于表示与图2a至图2c中的元件相同的元件，并且省略其 重复描述。
106.参照图11a，可以在第一器件区域和第二器件区域(参照图1和图2a 中的rx1和
rx2)中蚀刻基底110的部分，以形成在竖直方向(z方向)上 从基底110的主表面110m向上突出并且沿第一横向方向(x方向)彼此平 行地延伸的多个鳍型有源区fa，并且可以形成器件隔离膜(参照图2b中的 112)以覆盖多个鳍型有源区fa中的每个的两个下侧壁。此后，可以蚀刻器 件隔离膜112的一部分和基底110的一部分以形成限定第一器件区域rx1和 第二器件区域rx2的深沟槽(参照图2b中的dt)，并且可以用器件隔离绝 缘膜(参照图2b中的114)填充深沟槽dt。因此，如图2b中所示，深沟槽 dt可以在器件隔离区域dta中被器件隔离绝缘膜114填充，并且多个鳍型 有源区fa可以在第一器件区域rx1和第二器件区域rx2中的器件隔离膜 112的顶表面之上突出。
107.参照图11b，可以形成在器件隔离膜112和器件隔离绝缘膜114上延伸 并且与多个鳍型有源区fa相交的多个虚设栅极结构dgs。多个虚设栅极结 构dgs中的每个可以包括顺序地堆叠在多个鳍型有源区fa的鳍顶表面ft 以及器件隔离膜112和器件隔离绝缘膜114中的每者上的虚设栅极绝缘膜 d12、虚设栅极线d14和虚设绝缘盖层d16。虚设栅极绝缘膜d12可以包括 氧化硅膜。虚设栅极线d14可以包括多晶硅膜。虚设绝缘盖层d16可以包括 氮化硅膜。
108.可以在虚设栅极结构dgs的两个侧壁上形成绝缘间隔件120，并且可以 蚀刻多个鳍型有源区fa的暴露在虚设栅极结构dgs之间的部分，因此，可 以在多个鳍型有源区fa中形成多个凹进区域rr。
109.此后，可以在第一器件区域rx1和第二器件区域rx2中形成填充多个 凹进区域rr的多个外延膜ep。多个外延膜ep中的每个可以包括下外延部 epl和过生长部epo。下外延部epl可以在等于或低于鳍型有源区fa的鳍 顶表面ft的水平的水平处填充凹进区域rr。过生长部epo可以在竖直方向 (z方向)上从下外延部epl突出到比鳍型有源区fa的鳍顶表面ft的水平 高的水平。外延膜ep的过生长部epo可以具有上刻面(facet)t1。在一些 示例实施例中，上刻面t1可以具有{100}平面取向。上刻面t1可以在高于鳍 型有源区fa的鳍顶表面ft的水平的水平处沿平行于基底110的主表面110m 的方向延伸。在后续工艺中，下外延部epl的至少一部分可以保留为源极/ 漏极区(参照图2a中的sd)。
110.在一些示例实施例中，第一器件区域rx1中的外延膜ep可以包括掺杂 有n型掺杂剂的si层，并且第二器件区域rx2中的外延膜ep可以包括掺杂 有p型掺杂剂的sige层。为了形成外延膜ep，可以使用包括元素半导体前 体的源材料来执行低压cvd(lpcvd)工艺、选择性外延生长(seg)工艺 或者循环沉积和蚀刻(cde)工艺。在一些示例实施例中，为了形成包括掺 杂有n型掺杂剂的硅层的外延膜ep，可以使用硅烷(sih4)、乙硅烷(si2h6)、 丙硅烷(si3h8)或二氯硅烷(sih2cl2)作为硅源。n型掺杂剂可以选自于磷、 砷和锑。在其他示例实施例中，为了形成包括掺杂有p型掺杂剂的sige层的 外延膜ep，可以使用si源和ge源。可以使用硅烷(sih4)、乙硅烷(si2h6)、 丙硅烷(si3h8)和/或二氯硅烷(sih2cl2)作为si源。可以使用锗烷(geh4)、 乙锗烷(ge2h6)、三锗烷(ge3h8)、四锗烷(ge4h
10
)和/或二氯锗烷(ge2h2cl2) 作为ge源。p型掺杂剂可以选自于硼和镓。
111.可以顺序地执行在第一器件区域rx1中形成外延膜ep的工艺和在第二 器件区域rx2中形成外延膜ep的工艺。例如，在第一器件区域rx1中形成 外延膜ep之后，可以在第二器件区域rx2中形成外延膜ep。可选地，在第 二器件区域rx2中形成外延膜ep之后，可以在第一器件区域rx1中形成外 延膜ep。
112.在第一器件区域rx1和第二器件区域rx2中的每个中形成外延膜ep之 后，可以在多个虚设栅极结构dgs之间形成覆盖外延膜ep的栅极间介电膜 128。可以将栅极间介电膜128形成为覆盖图2b中所示的器件隔离膜112和 器件隔离绝缘膜114。栅极间介电膜128可以形成为具有平坦化的顶表面。 在形成栅极间介电膜128之后，可以暴露虚设绝缘盖层d16的顶表面。
113.参照图11c，在图11b的所得结构中，可以使用化学机械抛光(cmp) 工艺去除虚设绝缘盖层d16和与虚设绝缘盖层d16相邻的绝缘膜，以暴露虚 设栅极线d14的顶表面。结果，可以减小栅极间介电膜128的高度和多个绝 缘间隔件120的高度。
114.参照图11d，可以从图11c的所得结构中去除多条虚设栅极线d14和多 个虚设栅极绝缘膜d12，因此，可以提供多个栅极空间ga。可以通过多个栅 极空间ga暴露绝缘间隔件120、多个鳍型有源区fa、器件隔离膜112和器 件隔离绝缘膜(参照图2b中的114)。
115.参照图11e，在图11d的所得结构中，可以在多个栅极空间ga中的每 个内部形成栅极绝缘膜132、栅极线gl和绝缘盖线140。
116.为了形成栅极绝缘膜132、栅极线gl和绝缘盖线140，首先，可以形成 多个栅极绝缘膜132和多条栅极线gl以填充多个栅极空间ga。此后，可以 对多个栅极绝缘膜132和多条栅极线gl进行回蚀刻以分别仅填充栅极空间 ga的下部。在栅极绝缘膜132和栅极线gl的回蚀刻期间，可以一起去除绝 缘间隔件120和栅极间介电膜128中的每者的上部，因此，可以减小绝缘间 隔件120和栅极间介电膜128中的每者的高度。此后，可以形成绝缘盖线140 以覆盖多个栅极空间ga中的每个中的栅极线gl的顶表面和栅极绝缘膜132 的顶表面，并且填充栅极空间ga的上部。绝缘盖线140可以形成为具有平 坦化的顶表面。在绝缘盖线140的顶表面的平坦化期间，可以一起去除绝缘 间隔件120和栅极间介电膜128中的每者的上部，因此，可以进一步减小绝 缘间隔件120和栅极间介电膜128中的每者的高度。
117.此后，可以形成上绝缘膜142以覆盖绝缘盖线140和栅极间介电膜128 中的每者的顶表面。
118.在一些示例实施例中，在形成栅极绝缘膜132之前，可以形成界面膜(未 示出)以覆盖通过多个栅极空间ga暴露的多个鳍型有源区fa中的每个的表 面。为了形成界面膜，可以氧化多个鳍型有源区fa的在多个栅极空间ga中 被暴露的部分。
119.参照图11f，在图11e的所得结构中，可以形成源极/漏极接触孔cah， 以穿过上绝缘膜142和栅极间介电膜128，并且暴露外延膜ep的过生长部 epo。
120.参照图11g，在图11f的所得结构中，可以形成绝缘衬里结构146s以共 形地覆盖源极/漏极接触孔cah的内壁。绝缘衬里结构146s可以包括氮化硅 膜、氧化硅膜或其组合。图11g中所示的一些示例实施例属于其中绝缘衬里 结构146s包括顺序地覆盖绝缘间隔件120的侧壁的第一绝缘衬里146a和第 二绝缘衬里146b的示例。
121.可以使用原子层沉积(ald)工艺或等离子体增强化学气相沉积(pecvd) 工艺来形成第一绝缘衬里146a和第二绝缘衬里146b中的每者。在一些示例 实施例中，第一绝缘衬里146a和第二绝缘衬里146b可包括分别具有不同密 度的氮化硅膜。例如，可以使用ald工艺形成第一绝缘衬里146a和第二绝 缘衬里146b中的一者，并且可以使用pecvd工艺形成第一绝缘衬里146a 和第二绝缘衬里146b中的另一者，但是发明构思不限于此。
122.参照图11h，可以在图11g的所得结构中各向异性地蚀刻绝缘衬里结构 146s，并且
因此，可以由绝缘衬里结构146s形成绝缘衬里146。
123.在形成绝缘衬里146之后，上绝缘膜142的顶表面可以暴露在源极/漏极 接触孔cah外部。另外，在形成绝缘衬里146之后，外延膜ep可以暴露在 源极/漏极接触孔cah内部。在源极/漏极接触孔cah内部暴露外延膜ep之 后，可以连续地各向异性地蚀刻暴露的外延膜ep的过生长部epo，使得源 极/漏极接触孔cah朝向基底110进一步长地延伸。结果，可以增加源极/漏 极接触孔cah的在竖直方向(z方向)上的长度，并且可以去除外延膜ep 的过生长部epo。
124.在一些示例实施例中，可以在相同的蚀刻气氛中执行绝缘衬里结构146s 的各向异性蚀刻和外延膜ep的过生长部epo的各向异性蚀刻。在其他示例 实施例中，可以在不同的蚀刻气氛中执行绝缘衬里结构146s的各向异性蚀刻 和外延膜ep的过生长部epo的各向异性蚀刻。例如，可以在其中相对于包 括在绝缘衬里结构146s中的材料的蚀刻选择性高于相对于包括在与绝缘衬 里结构146s相邻的其他膜中的材料的蚀刻选择性的蚀刻气氛中执行绝缘衬 里结构146s的各向异性蚀刻。另外，可以在其中相对于包括在外延膜ep中 的材料的蚀刻选择性高于相对于包括在与外延膜ep相邻的其他膜中的材料 的蚀刻选择性的蚀刻气氛中执行外延膜ep的过生长部epo的各向异性蚀刻。
125.可以均使用等离子体来执行绝缘衬里结构146s的各向异性蚀刻和外延 膜ep的过生长部epo的各向异性蚀刻。在这种情况下，包括在各向异性蚀 刻气氛中的蚀刻剂离子可以在竖直方向(z方向)上从源极/漏极接触孔cah 的入口部直线移动到源极/漏极接触孔cah的底部。在竖直方向(z方向) 上已直线移动到源极/漏极接触孔cah的底部的蚀刻剂离子可以与源极/漏极 接触孔cah的底部物理碰撞，然后从碰撞点在任何辐射方向上反射。因此， 在源极/漏极接触孔cah的底部和与源极/漏极接触孔cah的底部相邻的区 域中，在各种辐射方向上移动的离子流(ion flux，离子通量)可以增大。结 果，可以在源极/漏极接触孔cah的底部和与源极/漏极接触孔cah的底部 相邻的区域中获得3d蚀刻效果。因此，在源极/漏极接触孔cah的底部和与 源极/漏极接触孔cah的底部相邻的区域中，不仅可以在竖直方向上而且可 以在横向方向上蚀刻外延膜ep的过生长部epo，并且仅外延膜ep的下外延 部epl可以留在位于鳍型有源区fa上的凹进区域rr内。
126.在如上所述地形成绝缘衬里146并且去除外延膜ep的过生长部epo之 后，源极/漏极接触孔cah可以包括上孔部hu和底孔部hb。上孔部hu可 以由绝缘衬里146限定，并且底孔部hb可以连接到上孔部hu并且在相对 靠近基底110的下部处。底孔部hb的宽度可以在横向方向(x方向和y方 向)上大于上孔部hu的宽度。例如，在第一横向方向(x方向)上，底孔 部hb的宽度可以大于上孔部hu的宽度。
127.在去除外延膜ep的过生长部epo之后，可以在源极/漏极接触孔cah 的底孔部hb处暴露绝缘间隔件120的侧壁、绝缘衬里146的底表面146l和 下外延部epl。
128.参照图11i，在图11h的所得结构中，可以在通过源极/漏极接触孔cah 的底孔部hb暴露的下外延部epl上形成金属硅化物膜152。
129.在一些示例实施例中，金属硅化物膜152的形成可以包括形成金属衬里 (未示出)以共形地覆盖源极/漏极接触孔cah的内壁，并且执行退火工艺 以引起下外延部epl与包括在金属衬里中的金属的反应。在形成金属硅化物 膜152之后，可以去除金属衬里的其余部分。在金属硅化物膜152的形成期 间，可以消耗下外延部epl的一部分。在金属硅化物膜152
的形成期间下外 延部epl的未被消耗的其余部分可以用作源极/漏极区sd。
130.在一些示例实施例中，金属衬里可以包括钛(ti)，并且金属硅化物膜 152可以包括硅化钛膜，但不限于此。
131.在一些示例实施例中，金属硅化物膜152在第一横向方向(x方向)上 的宽度可以基本等于底孔部hb的最下部分在第一横向方向(x方向)上的 的宽度。在形成金属硅化物膜152之后，金属硅化物膜152的一部分可以处 于比鳍型有源区fa的鳍顶表面ft的水平低的水平，并且金属硅化物膜152 的另一部分可以处于比鳍型有源区fa的鳍顶表面ft的水平高的水平。金属 硅化物膜152的在第一横向方向(x方向)上的宽度可以由位于金属硅化物 膜152的两侧上的与金属硅化物膜152相邻的一对绝缘间隔件120限定。
132.参照图11j，可以形成源极/漏极接触件ca，以填充源极/漏极接触孔cah 的底孔部hb和上孔部hu。
133.可以将源极/漏极接触件ca形成为包括导电阻挡膜154和金属插塞156。 导电阻挡膜154可以共形地覆盖金属硅化物膜152的顶表面、绝缘间隔件120 的侧壁、绝缘衬里146的底表面146l和侧壁。金属插塞156可以填充位于导 电阻挡膜154上的源极/漏极接触孔cah。可以使用cvd工艺、物理气相沉 积(pvd)工艺或电镀工艺来形成导电阻挡膜154和金属插塞156中的每者。 在形成导电阻挡膜154和金属插塞156之后，可以使导电阻挡膜154和金属 插塞156中的每者的顶表面平坦化，以暴露绝缘衬里146的顶表面和上绝缘 膜142的顶表面。
134.之后，如图2a和图2b中所示，可以在图11j的所得结构上顺序地形成 蚀刻停止膜182和层间绝缘膜184以形成绝缘结构180。可以分别形成多个 源极/漏极过孔接触件cav以连接到多个源极/漏极接触件ca，并且可以形成 多个栅极接触件cb以连接到多条栅极线gl。因此，可以制造参照图1以及 图2a至图2c描述的ic装置100。
135.在一些示例实施例中，可以同时形成多个源极/漏极过孔接触件cav和 多个栅极接触件cb。在其他示例实施例中，可以使用单独的工艺顺序地形成 多个源极/漏极过孔接触件cav和多个栅极接触件cb。在这种情况下，形成 多个源极/漏极过孔接触件cav之后可以形成多个栅极接触件cb。可选地， 形成多个栅极接触件cb之后可以形成多个源极/漏极过孔接触件cav。
136.可以将多个源极/漏极过孔接触件cav中的每个形成为穿过层间绝缘膜184和蚀刻停止膜182并且与源极/漏极接触件ca的顶表面接触。可以将多 个栅极接触件cb形成为穿过层间绝缘膜184、蚀刻停止膜182、上绝缘膜142 和绝缘盖线140并且与栅极线gl的顶表面接触。
137.图12a至图12e是根据一些示例实施例的制造ic装置的方法的工艺顺 序的剖视图。图12a至图12e是关于图2a的与沿着线x2-x2'截取的剖面对 应的区域的部分区域的一系列工艺的剖视图。将参照图12a至图12e描述制 造图3中所示的ic装置200的示例方法。尽管图12a至图12e示出了与在 第二器件区域rx2的部分区域相关的一系列工艺，但是可以对第一器件区域 rx1执行与下面描述的工艺基本相同的工艺。在图12a至图12e中，相同的 附图标记用于表示与图1至图3以及图11a至图11j中的元件相同的元件， 并且省略其重复描述。
138.参照图12a，可以通过使用与参照图11a描述的方法相同的方法在基底 110上形成
多个鳍型有源区fa、器件隔离膜112和器件隔离绝缘膜114。可 以使用与参照图11b描述的方法相同的方法来形成多个虚设栅极结构dgs 和多个绝缘间隔件120，并且可以在多个鳍型有源区fa中的每个中形成凹进 区域rr。
139.此后，可以在第一器件区域rx1和第二器件区域rx2中形成外延膜ep2 以填充凹进区域rr。外延膜ep2可以包括下外延部epl和过生长部epo2， 过生长部epo2在竖直方向(z方向)上从下外延部epl突出到比鳍型有源 区fa的鳍顶表面ft的水平高的水平。
140.外延膜ep2的过生长部epo2可以具有上刻面t2。上刻面t2可以形成 为在比鳍型有源区fa的鳍顶表面ft的水平高的水平处沿与基底110的主表 面110m延伸的方向相交的倾斜方向延伸。在一些示例实施例中，上刻面t2 与平行于基底110的主表面110m的水平线之间的角度a22可以在约30
°
至约 40
°
的范围内，但不限于此。例如，上刻面t2可以具有{111}平面取向。外延 膜ep2的详细构造可以与参照图11b描述的外延膜ep的详细构造基本相同。
141.在第一器件区域rx1和第二器件区域rx2中的每个中形成外延膜ep2 之后，可以在多个虚设栅极结构dgs之间形成栅极间介电膜128以覆盖外延 膜ep2。在形成栅极间介电膜128之后，可以暴露虚设绝缘盖层d16的顶表 面。
142.参照图12b，在图12a的所得结构中，可以通过使用与参照图11c至图11f描述的方法基本相同的方法在基底110上形成栅极绝缘膜132、栅极线 gl和绝缘盖线140。可以将上绝缘膜142形成为覆盖绝缘盖线140的顶表面 和栅极间介电膜128的顶表面。此后，可以形成源极/漏极接触孔cah2以穿 过上绝缘膜142和栅极间介电膜128，并且暴露外延膜ep2的过生长部epo2。
143.参照图12c，通过使用与参照图11g描述的方法基本相同的方法，可以 在图12b的所得结构中的源极/漏极接触孔cah2内部形成绝缘衬里结构 146s。
144.参照图12d，通过使用与参照图11h描述的方法基本相同的方法，可以 在图12c的所得结构中各向异性地蚀刻绝缘衬里结构146s。因此，可以由绝 缘衬里结构146s形成绝缘衬里246以暴露外延膜ep2。可以使用各向异性蚀 刻工艺连续地蚀刻暴露的外延膜ep2的过生长部epo2，并且因此将过生长 部epo2去除。结果，源极/漏极接触孔cah2可以扩展并且包括上孔部hu2 和底孔部hb2。上孔部hu2可以由绝缘衬里246限定。底孔部hb2可以连 接到上孔部hu2并且处于相对靠近基底110的下部。
145.在去除外延膜ep2的过生长部epo2之后，可以在源极/漏极接触孔 cah2的底孔部hb2处暴露绝缘间隔件120的侧壁、绝缘衬里246的底表面 246l和下外延部epl。绝缘衬里246的底表面246l可以包括在竖直方向(z 方向)上远离金属硅化物膜152的位置处沿与第一横向方向(x方向)相交 的倾斜方向延伸的倾斜底表面。包括在绝缘衬里246的底表面246l中的倾斜 底表面与平行于基底110的主表面110m的水平线之间的角度a2可以在约 30
°
至约40
°
的范围内，但不限于此。
146.参照图12e，在图12d的所得结构中，可以通过使用与参照图11i描述 的方法基本相同的方法在下外延部epl上形成金属硅化物膜152。可以通过 使用与参照图11j描述的方法基本相同的方法形成源极/漏极接触件ca2以填 充源极/漏极接触孔cah2的底孔部hb2和上孔部hu2。之后，可以执行参 照图11j描述的后续工艺，并且因此可以制造参照图3描述的ic装置200。
147.图13a至图13e是根据一些示例实施例的制造ic装置的方法的工艺顺 序的剖视
图。图13a至图13e是关于图2a的与沿着线x2-x2'截取的剖面对 应的区域的部分区域的一系列工艺的剖视图。将参照图13a至图13e描述制 造图4中所示的ic装置300的示例方法。尽管图13a至图13e示出了与第 二器件区域rx2的部分区域相关的一系列工艺，但是可以对第一器件区域rx1执行与下面描述的工艺基本相同的工艺。在图13a至图13e中，相同的 附图标记用于表示与图11a至图11j中的元件相同的元件，并且将省略其重 复描述。
148.参照图13a，可以使用与参照图11a描述的方法相同的方法在基底110 上形成多个鳍型有源区fa、器件隔离膜112和器件隔离绝缘膜114，并且可 以使用与参照图11b描述的方法相同的方法来形成多个虚设栅极结构dgs 和多个绝缘间隔件120。此后，可以在多个鳍型有源区fa中形成凹进区域 rr。
149.之后，可以在第一器件区域rx1和第二器件区域rx2中形成外延膜ep3 以填充凹进区域rr。外延膜ep3可以包括下外延部epl和过生长部epo3， 过生长部epo3在竖直方向(z方向)上从下外延部epl突出到比鳍型有源 区fa的鳍顶表面ft的水平高的水平。
150.外延膜ep3的过生长部epo3可以具有上刻面t3。上刻面t3可以形成 为在比鳍型有源区fa的鳍顶表面ft的水平高的水平处沿与基底110的主表 面110m延伸的方向相交的倾斜方向延伸。在一些示例实施例中，上刻面t3 与平行于基底110的主表面110m的水平线之间的角度a33可以在约30
°
至约 40
°
的范围内，但不限于此。例如，上刻面t3可以具有{111}平面取向。外延 膜ep3的详细构造可以与参照图12a描述的外延膜ep2的详细构造基本相同。 然而，包括在外延膜ep3的过生长部epo3中的上刻面t3可以形成为与鳍型 有源区fa的鳍顶表面ft相邻。
151.在第一器件区域rx1和第二器件区域rx2中的每个中形成外延膜ep3 之后，可以在多个虚设栅极结构dgs之间形成栅极间介电膜128以覆盖外延 膜ep3。在形成栅极间介电膜128之后，可以暴露虚设绝缘盖层d16的顶表 面。
152.参照图13b，在图13a的所得结构中，可以使用与参照图11c至图11f 描述的方法类似的方法在基底110上形成栅极绝缘膜132、栅极线gl和绝缘 盖线140，并且可以形成上绝缘膜142以覆盖绝缘盖线140和栅极间介电膜 128中的每者的顶表面。此后，可以形成源极/漏极接触孔cah3以穿过上绝 缘膜142和栅极间介电膜128，并且暴露外延膜ep3的过生长部epo3。
153.参照图13c，通过使用与参照图11g描述的方法类似的方法，可以在图 13b的所得结构中的源极/漏极接触孔cah3内部形成绝缘衬里结构146s。
154.参照图13d，通过使用与参照图11h描述的方法基本相同的方法，可以 在图13c的所得结构中各向异性地蚀刻绝缘衬里结构146s，因此，可以由绝 缘衬里结构146s形成绝缘衬里346以暴露外延膜ep3。此外，可以使用各向 异性蚀刻工艺连续地蚀刻暴露的外延膜ep3的过生长部epo3，并且因此去 除暴露的外延膜ep3的过生长部epo3。结果，源极/漏极接触孔cah3可以 扩展并且包括上孔部hu3和底孔部hb3。上孔部hu3可以由绝缘衬里346 限定。底孔部hb3可以连接到上孔部hu3并且处于相对靠近基底110的下 部。
155.在去除外延膜ep3的过生长部epo3之后，可以在源极/漏极接触孔 cah3的底孔部hb3处暴露绝缘间隔件120的侧壁、绝缘衬里346的底表面 346l和下外延部epl。绝缘衬里346的底表面346l可以包括倾斜底表面。 包括在绝缘衬里346的底表面346l中的倾斜底表面与平行于基底110的主表 面110m的水平线之间的角度a3可以在约30
°
至约40
°
的范围内，
但不限于 此。
156.参照图13e，在图13d的所得结构中，可以通过使用与参照图11i描述 的方法基本相同的方法在下外延部epl上形成金属硅化物膜152。可以通过 使用与参照图11j描述的方法基本相同的方法形成源极/漏极接触件ca3以填 充源极/漏极接触孔cah3的底孔部hb3和上孔部hu3。之后，可以执行参 照图11j描述的后续工艺，并且因此可以制造参照图4描述的ic装置300。
157.尽管已经参照图11a至图11j、图12a至图12e和图13a至图13e描述 了制造ic装置100、200和300的示例方法，但是将理解的是，在发明构思 的范围内，可以通过在如参照图11a至图11j、图12a至图12e和图13a至 图13e描述的一些示例实施例中进行各种修改和改变来制造图5至图7中所 示的ic装置400、图8至图10中所示的ic装置900以及具有与其类似结构 的各种ic装置。
158.尽管已经参照发明构思的一些示例实施例具体示出并描述了发明构思， 但是将理解的是，在不脱离权利要求的精神和范围的情况下，可以在其中进 行形式和细节上的各种改变。