一种大阈值电压的常闭型高电子迁移率晶体管器件及其制备方法

1.本发明涉及第三代宽禁带半导体器件领域，具体涉及一种大阈值电压的常闭型高电子迁移率晶体管器件及其制备方法。


背景技术：

2.与第一代半导体材料(硅、锗)、第二代半导体材料(砷化镓、磷化铟等)相比，第三代半导体材料氮化镓(gan)因其宽带隙、高电荷密度、耐高压、高电子迁移率等优良特性成为了极端环境中大功率器件的首选材料。特别的，基于algan/gan异质结构的高电子迁移率晶体管(hemts)具有优异的性能。algan/gan hemts的重点就在于algan/gan异质结构，由于两种材料禁带宽度的不同及晶格不匹配引起的极化效应，都会导致大量二维电子气(2deg)的产生。gan材料的高临界击穿电场以及2deg的高迁移率和电子密度，使gan基hemts相较于硅基同类产品来说，可以在更高的电压、电流、频率和温度下工作。显然，algan/gan hemts由于栅极下方有大量的2deg，其工作本质上处于常开状态，虽然可以用于低压和高频的环境中，但在电子电力应用中，基于安全的原因和需要简化驱动电路，常闭型hemts的实现是必要的。
3.如今最受欢迎且最有前途的方法是在栅极下方的algan/gan异质结构上使用p-gan(或p-algan、氧化镍nio)覆盖层。这样即使没有外部施加的偏压，由于p-gan覆盖层的存在，algan势垒层不直接与金属栅极的能带进行相互作用，其能带被抬高，因此当势垒层与沟道接触时，覆盖层下方的gan沟道层中的导带会被抬高至费米能级之上，导致该区域的2deg沟道耗尽，从而器件实现常闭状态。
4.半导体异质结是几乎所有半导体器件的核心结构之一。在窄带隙材料和宽带隙材料构成的异质结中，带隙能量的一致性在决定结的特性中起重要作用。同时这些半导体的电子亲和能不同，也会导致导带ec和价带ev在界面处的组合对齐方式不同。根据组成材料的带隙以及异质结处的带偏移，异质结的能带结构可以分为三种类型：type1跨骑，type2交错，type3错层(如图2)。而在常闭型algan/gan hemts中使用最广泛的p-gan覆盖层与algan势垒层也形成了一个异质结，其中gan材料的带隙为3.4ev，电子亲和能为4.2ev；algan材料的带隙为3.98ev，电子亲和能为4.1ev，相比较来说gan是窄带隙材料，algan是宽带隙材料。它们接触所形成的是type1类型的跨骑异质结构，gan材料的ec低于algan材料，而ev高于algan材料。最近已有研究人员使用p-nio来替代p-gan覆盖层，因nio材料的电子亲和能比algan材料小，为2.5ev，且它的带隙为4.0ev，在与algan势垒层接触时，形成type2交错型的异质结构，该结构与type1相比，较低ec和较高ev的位置发生变化，nio的导带高于algan的导带，nio的价带位于algan的导带和价带之间，因此在algan的ec处收集的电子和在nio的ev处收集的空穴被限制在不同的空间中，但由于交错结构，algan的导带和nio的价带靠的很近，导带中的电子很容易通过陷阱态进入价带中与空穴进行复合，形成隧穿效应。所谓隧穿效应，即能量低于势垒顶的电子有一定概率穿过势垒，穿透的概率与电子能量和势垒厚
度有关。隧穿效应的存在使得当外加电压很小时，器件也会导通从而产生极大的隧穿电流，即器件阈值电压很小。同时，使用nio材料制备覆盖层时，有着无法避免的问题：nio的空穴浓度低，通常在10
15
至10
18
cm-3
的范围内，限制了algan/gan通道处2deg的耗尽能力；且algan/gan上的本征p型氧化物，通常通过磁控溅射、金属热氧化和金属有机化学气相沉积制造，其生长质量和界面状态较差，并在氧气环境下进行相应的后退火或氧化工艺可能会损坏algan/gan通道处的2deg，从而导致器件失效。
5.目前，过度金属硫族化合物因其独特的层状材料结构和物理特性而广受关注，尤其是单层二硫化钼(mos2)，它的整体物理结构类似于石墨烯蜂窝晶格，由中间一层钼原子以及上下两层硫原子组成，是一种具有超薄的厚度、原子级平整的界面、宽的禁带宽度、高的迁移率及电流开关的二维半导体材料，其电子亲和能约为3.97ev，带隙约为1.72ev。而六方氮化硼(h-bn)是由等量硼、氮原子通过共价键形成的二元化合物，被人们俗称为“白色石墨”，拥有类似于石墨的层状结构，具有良好的电绝缘性、导热性、润滑性、耐高温性、耐化学腐蚀性等。在h-bn薄膜上直接生长的mos2具有较小的晶格应变、较低的掺杂量、更干净、锐利的界面且具有更高质量的层间接触；并且二维材料的界面上没有外悬空化学键，这使得它们在三维材料上的生长具有灵活性，制作的器件界面也更加干净。与nio材料相比，使用mos2材料替代p-gan覆盖层，mos2中具有更高的空穴密度(约3.1*10
20
cm-3
)更有助于耗尽algan/gan异质结构中的2deg；此外，mos2在与algan势垒层接触时可以更好的形成type2交错型的异质结构，此时mos2对其下方gan沟道中的能带提升效果更好。同时为了有效的抑制由交错型异质结构带来的隧穿效应，本发明在mos2覆盖层下方引入了h-bn绝缘层，从而提高电势，促进阈值电压的正向移位；当外加电压达到器件阈值电压时，h-bn绝缘层中会产生隧穿效应，此时器件可以获得更大的饱和漏电流，器件的电学性能得到提高。


技术实现要素：

6.本发明目的在于提供一种大阈值电压的常闭型高电子迁移率晶体管器件，为提高常闭型高电子迁移率晶体管(hemts)的阈值电压提供了一种实际的解决方法，为二维材料在hemt器件中应用提供了一个可行的探索思路，对功率开关器件的发展起到了一定的促进作用。
7.本发明采用以下技术方案：
8.一种大阈值电压的常闭型高电子迁移率晶体管器件，包括碳化硅衬底，且在衬底上自下而上生长的氮化铝成核层，铝镓氮弛豫层，铝镓氮缓冲层，氮化镓沟道，铝镓氮势垒层，所述铝镓氮势垒层上方两端设有源极和漏极，铝镓氮势垒层上方在源极和漏极之间任一位置设有六方氮化硼绝缘层，所述六方氮化硼绝缘层上自下而上生长二硫化钼覆盖层和栅极；六方氮化硼绝缘层与源极之间以及与漏极(9)之间均设有氮化硅钝化层。
9.进一步的，所述algan弛豫层为两层，自下而上分别为al
0.5
ga
0.5
n弛豫层、al
0.25
ga
0.75
n弛豫层；
10.进一步的，所述algan缓冲层为al
0.05
ga
0.95
n缓冲层。
11.进一步的，所述algan势垒层中的al组分为0.1-0.4，ga的组分含量与al的组分含量之和为1。
12.进一步的，所述algan势垒层的厚度为10-25nm。
13.一种大阈值电压的常闭型高电子迁移率晶体管器件的制备方法，包括以下步骤：
14.步骤1，获得[0001]方向的sic晶圆作为sic衬底；
[0015]
步骤2，在sic衬底上通过金属有机化学气相沉积(mocvd)自下而上生长aln成核层，al
0.5
ga
0.5
n弛豫层，al
0.25
ga
0.75
n弛豫层，algan缓冲层，gan沟道，algan势垒层；
[0016]
步骤3，通过等离子体增强化学气相沉积法，在algan势垒层上生成si3n4钝化层；
[0017]
步骤4，干法刻蚀si3n4钝化层以留出生长源极、漏极、h-bn绝缘层和mos2覆盖层的区域。
[0018]
步骤5，使用化学气相沉积法(cvd)生长h-bn绝缘层，并将其转移到二氧化硅(sio2)上作为衬底，再在h-bn绝缘层上生长单层mos2覆盖层，形成mos2/h-bn层；
[0019]
步骤6，将获得的mos2/h-bn层通过剥离技术转移到algan势垒层上的留出的h-bn绝缘层和mos2覆盖层的区域上；
[0020]
步骤7，在algan势垒层上的留出的生长源极、漏极的区域沉积ti/al/ti/au金属层，构成源极与漏极的欧姆接触电极；
[0021]
步骤8，mos2覆盖层上沉积ni/au金属层，形成肖特基栅极。
[0022]
进一步的，所述步骤4中生长源极、漏极的区域为铝镓氮势垒层上方两端位置；所述生长六方氮化硼绝缘层的区域为铝镓氮势垒层上方源极和漏极之间任一位置。
[0023]
进一步的，所述步骤5中使用化学气相沉积法生长h-bn绝缘层具体步骤为：在氩气和氢气的混合气体中，利用氨硼烷粉末在1000℃的条件下，使用常压化学气相沉积法在铜箔上生长h-bn薄膜。
[0024]
进一步的，所述步骤6中单层mos2覆盖层需比h-bn绝缘层的长度小，来有效防止泄漏电流的产生。
[0025]
上述大阈值电压的常闭型高电子迁移率晶体管器件的原理在于：
[0026]
使用mos2覆盖层替代传统的p-gan覆盖层或p-nio覆盖层，由于其电子亲和能为3.97ev，带隙为1.72ev，在与algan势垒层接触时可以更好的形成type2交错型的异质结构，能更有效的对其下方沟道中的能带进行提升作用；同时mos2中的空穴密度高达3.1*10
20
cm-3
，这有助于耗尽其下方沟道中的二维电子气，使器件在无外加偏压的情况下，更容易实现常闭状态。在mos2覆盖层下方引入的h-bn绝缘层，能更好的提高电势，有效的抑制由交错型异质结构形成的隧穿效应，促进阈值电压的正向移位；当外加偏压达到阈值电压时，在h-bn绝缘层中会发生隧穿效应，此时器件会获得更大的饱和漏电流。二维材料mos2及h-bn的表面没有多余的悬挂键，用其制作的hemt器件界面干净。
[0027]
有益效果
[0028]
(1)本发明使用mos2覆盖层替代了传统的p-gan覆盖层，为制作常闭型hemt器件提供了一种行之有效的方法，该方法巧妙的避免了gan的p型掺杂困难的问题，基于二维/三维材料集成的优势，制备出了阈值电压更大、工作电流更高的常闭型hemt器件。
[0029]
(2)mos2中具有非常高的空穴密度，约3.1*10
20
cm-3
；因此更有助于耗尽algan/gan异质结构中的二维电子气体，器件在无外加偏压状态下更容易实现常闭状态。
[0030]
(3)h-bn绝缘层的引入，可以有效的抑制mos2覆盖层与algan势垒层接触时形成的隧穿效应，以促进阈值电压的正向移动；同时当外加电压达到阈值电压后，h-bn绝缘层内会发生隧穿效应，使器件有更大的饱和漏电流，器件拥有更好的电学特性
[0031]
(4)由于二维材料mos2的界面没有多余的悬挂键，制作的器件界面干净，界面缺陷电荷低，gan中杂质无扩散。
[0032]
(5)本发明为常闭型hemt器件的研究提供了一个可行的探索思路，开辟了二维材料在常闭型gan基hemt器件中作为覆盖层的新应用前景。
附图说明
[0033]
图1为本发明的大阈值电压的常闭型hemt器件的结构示意图。
[0034]
图2异质结的三种能带结构示意图。
[0035]
图3为生长mos2覆盖层的化学气相沉积系统的示意图。
[0036]
图4为mos2、h-bn、algan、gan材料接触前的能带图。
[0037]
图5为本发明的大阈值电压的常闭型hemt器件在无外加偏压时，器件的部分能带示意图。
[0038]
图6为本发明的大阈值电压的常闭型hemt器件的转移特性曲线示意图。
具体实施方式
[0039]
下面详细描述本发明的实施方式，所述实施方式的示例在附图中示出。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
[0040]
实施例1
[0041]
见图1，本实施例的大阈值电压的常闭型hemt器件，包括碳化硅(sic)衬底1，且在衬底上自下而上生长的氮化铝(aln)成核层2，al
0.5
ga
0.5
n弛豫层3、al
0.25
ga
0.75
n弛豫层4、al
0.05
ga
0.95
n缓冲层5、gan沟道6、al
0.12
ga
0.88
n势垒层7，所述铝镓氮势垒层7上两端设有源极8和漏极9，铝镓氮势垒层7上方在源极8和漏极9之间任一位置设有六方氮化硼h-bn绝缘层11，所述六方氮化硼绝缘层11上自下而上生长二硫化钼mos2覆盖层12和栅极13；六方氮化硼h-bn绝缘层11与源极8之间以及与漏极9之间均设有氮化硅si3n4钝化层10。
[0042]
在mos2覆盖层12下方的algan势垒层7上引入h-bn绝缘层11来抑制mos2覆盖层12与algan势垒层7接触时形成的隧穿效应，以促进阈值电压的正向移动；同时当外加电压达到阈值电压后，h-bn绝缘层11内会发生隧穿效应，使器件有更大的饱和漏电流，器件拥有更好的电学特性。
[0043]
使用单层mos2作为覆盖层12，同时在其下方引入h-bn绝缘层11，这样制备的常闭型hemt器件在无外加偏压状态下更容易实现常闭状态；阈值电压于传统hemts相比增加明显，达到实际应用中所需的3v以上；当器件工作在饱和区时可以获得更高的工作电流；其亚阈值摆幅陡峭，器件开关速率快；制备出的器件界面干净，界面缺陷电荷低。
[0044]
本实施例大阈值电压的常闭型hemt器件，包括以下步骤：
[0045]
步骤1，准备2μm厚的sic衬底1(可自制或购买商用的sic)，将sic衬底1放入mocvd系统的反应室中，并在h2和nh3的气氛中进行约970℃左右的退火。
[0046]
步骤2，在sic衬底1上，使用三甲基铝(tmal)、三甲基镓(tmga)、氨气(nh3)分别为al源、ga源、n源，氢气(h2)和氮气(n2)为载气。通过mocvd自下而上分别生长5nm厚的aln成核层2、0.25μm厚的al
0.5
ga
0.5
n的弛豫层3、0.25μm厚的al
0.25
ga
0.75
n的弛豫层4、1.25μm厚的al
0.05
ga
0.95
n缓冲层5、0.2μm厚的mg掺杂为1e16的gan沟道6、14nm厚的al
0.12
ga
0.88
n势垒层7。
[0047]
步骤3，使用等离子体化学气相沉积台，利用sih4和n2，选用200w的射频功率、350℃的生长温度、18nm/min的沉积速率生长20nm厚的si3n4钝化层10。
[0048]
步骤4，使用反应离子刻蚀(rie)技术，干法刻蚀si3n4钝化层10，以留出生长源极8、漏极9、h-bn绝缘层11和mos2覆盖层12的区域。
[0049]
步骤5，在氩气和氢气的混合气体中，利用氨硼烷粉末在1000℃的条件下，使用常压cvd(apcvd)在铜箔上生长h-bn薄膜11。将生长的h-bn薄膜11转移到sio2/si衬底的中心区域，在使用氩气为载气的apcvd中，使用三氧化钼(moo3)和硫(s)合成单层二维mos212。
[0050]
步骤6，通过干法转移的方式，将mos2/h-bn层转移到al
0.12
ga
0.88
n势垒层7上，形成sic基algan外延片。单层mos2覆盖层12直接在h-bn薄膜上通过cvd生长获得，其具有更小的晶格应变和更低的掺杂水平，且直接生长获得的mos2/h-bn层，层间污染降低，在界面处有更好的层间相互作用。
[0051]
步骤7，对sic基algan外延片进行有机及无机清洗。
[0052]
步骤8，使用磁控溅射镀膜机在algan势垒层表面沉积ti/al/ti/au多层金属结构，经过剥离和在n2氛围下870℃退火50s，形成欧姆接触的源极8和漏极9。其厚度为4/20/8/11nm。
[0053]
步骤9，使用磁控溅射镀膜机溅射ni/au金属，经剥离工艺生长出厚度为4.4/30nm的肖特基栅极13，然后经过700-900℃的高温退火。
[0054]
所述步骤1中，准备的sic衬底1为2英寸，使用sic做衬底是因为其与gan晶格失配及热失配最小，且导电性能优异，适用于制作大功率器件。
[0055]
所述步骤5中，将生长的h-bn薄膜层上涂聚甲基丙烯酸甲酯(pmma)，金属箔用化学蚀刻剂蚀刻。然后，用稀盐酸溶液去除h-bn背面残留的化学蚀刻剂。带有pmma的h-bn被转移到sio2/si衬底。丙酮用于去除转移的h-bn上的pmma。最后，h-bn在500℃下退火3小时以改善其结晶质量，获得h-bn绝缘层11。
[0056]
所述步骤5中，合成单层二维mos2覆盖层12的具体步骤为：在如图3的cvd系统中，s粉装入外面1英寸石英管炉1的中心区域中，moo3装入炉2上游的微型管中，距其左侧开口约1-2厘米。带有h-bn薄膜的sio2衬底面朝上放置在炉子2的中心。系统用氩气冲洗60分钟后，通过将炉子1加热到180℃，将s蒸气预引入生长区15分钟。然后将第二炉的温度以40℃/min的速度升至800℃并在150sccm氩气流下保持15分钟，同时，放置moo3粉末的位置达到约300℃。接下来，将氩气流速降低到10sccm并保持25分钟，然后进行快速冷却过程。
[0057]
所述步骤6中，将生长的单层mos212在sio2的化学蚀刻过程中涂上pmma。用稀释的氢氟酸溶液蚀刻sio2层。带有pmma的单层mos2/h-bn与sio2衬底分离并转移到al
0.12
ga
0.88
n势垒层7上。
[0058]
所述步骤7中，利用乙醇与丙酮等溶剂对外延片进行超声清洗5min；并用去离子水采用冲洗；然后采用具有强碱性的naoh溶液与酸性溶液如hcl、氢氟酸等进行超声清洗5min；最后用去离子水反复冲洗并用氮气枪进行吹扫，将sic基algan外延片表面残余水分吹干。
[0059]
其中，有机清洗是为了去除表面油脂等有机物的污染；无机清洗是为了去除表面部分氧化层与非有机物等杂质。
[0060]
所述步骤8中，源极8和漏极9中，第一层ti与扩散到界面的al、gan或algan反应生
成含有ti，al，ga和n的多元产物，在半导体材料表面层中形成n空位，相当于n型重掺杂；第二层的ti是起扩散阻挡层的作用，阻止au向下扩散，减少au和al之间的反应。最外面一层au是为了防止ti和al被氧化，提高欧姆接触的热稳定性。
[0061]
所述步骤9中，选用ni作为制备肖特基栅的金属是因为其功函数与algan材料功函数相差较大，且ni的粘附性好。au的引入是为了防止金属氧化，同时降低栅电阻。
[0062]
本实施例的大阈值电压的常闭型hemt器件的原理在于：
[0063]
使用mos2覆盖层12替代传统的p-gan覆盖层或p-nio覆盖层，由于其电子亲和能为3.97ev，带隙为1.72ev，在与algan势垒层7接触时可以更好的形成type2交错型的异质结构(如图4)，能更有效的对其下方沟道中的能带进行提升作用；同时mos2中的空穴密度高达3.1*10
20
cm-3
，这有助于耗尽其下方gan沟道6中的二维电子气，使器件在无外加偏压的情况下，更容易实现常闭状态(如图5)。在mos2覆盖层12下方引入的h-bn绝缘层11，能更好的提高电势，有效的抑制由交错型异质结构形成的隧穿效应，促进阈值电压的正向移位。据估算，器件此时的阈值电压为5.0v(如图6)；当外加偏压达到阈值电压时，在h-bn绝缘层11中会发生隧穿效应，此时器件会获得更大的饱和漏电流。二维材料mos2及h-bn的表面没有多余的悬挂键，用其制作的hemt器件界面干净，界面缺陷电荷低，gan沟道层6中无杂质扩散。倘若继续优化器件结构、掺杂和工艺等参数，器件的关键性能指标还可以继续提高。
[0064]
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。