具有临时特征的电镀的制作方法

1.本发明的技术涉及半导体处理中的电镀操作。更具体而言，本发明的技术涉及在电镀系统中的永久和虚设特征结构之内执行电镀的系统和方法。


背景技术：

2.通过在基板表面上制作复杂图案化的材料层的工艺，使得集成电路成为可能。在基板上的形成、蚀刻和其他处理之后，金属或其他导电材料经常得以沉积或者形成以提供部件之间的电连接。因为此金属化可在许多制造操作之后执行，所以在金属化期间引起的问题可能产生付出昂贵代价的废弃基板或晶片。
3.电镀是在电镀腔室中进行的，其中晶片的目标一侧在液体电解质的浴槽(bath)中，并且接触环(contact ring)上的电触点接触晶片表面上的导电层，诸如种晶层。电流从电源流过电解质和导电层。电解质中的金属离子析出镀敷(plate out)到晶片上，在晶片上产生金属层。当晶片对于镀敷(plating)具有接触结构的不均匀分布时，电流可能不会均匀地分配到基板，并且镀敷可能在基板各个区域以不同速率发生。这些变化会导致镀敷产生不同的高度，这可能进一步挑战下游操作。
4.因此，需要可用于生产高质量器件和结构的改良的系统和方法。这些和其他需求由本发明的技术来解决。


技术实现要素：

5.电镀的示例性方法可包括在半导体基板上形成第一掩模层。所述方法可包括形成叠加在第一掩模层之上的种晶层。所述方法可包括形成叠加在种晶层之上的第二掩模层。所述方法可以包括在半导体基板上镀敷一定量的金属。金属的一部分可镀敷在第一掩模层之上。
6.在一些实施方式中，所述方法可包括对第一掩模层的一部分进行开口。种晶层可形成在第一掩模层被开口的半导体基板上。第一掩模层可在半导体基板上的接触垫之上被开口。所述方法可包括对第二掩模层的一部分进行开口。第二掩模层可与形成在第一掩模层中的每个开口一致地(in line with)被开口。第二掩模层可在保留第一掩模层的位置被开口。所述方法可包括：在镀敷之后，去除第二掩模层。所述方法可包括蚀刻种晶层。所述方法可包括去除第一掩模层。镀敷在第一掩模层之上的金属的那部分可用第一掩模层去除。第一掩模层和第二掩模层可以是光刻胶或包括光刻胶。镀敷在第一掩模层上的金属的那部分可被镀敷成不均匀的图案(plated in a non-uniform pattern)。
7.本发明技术的一些实施方式可包括电镀方法。所述方法可包括在半导体基板上形成第一掩模层。所述方法可包括对第一掩模层进行开口以暴露界定在半导体基板上的接触位置。所述方法可包括形成叠加在第一掩模层之上的种晶层。种晶层可形成与半导体基板上界定的每一接触位置的导电耦接(conductive coupling)。所述方法可以包括在半导体基板上镀敷一定量的金属。金属的一部分可镀敷在第一掩模层之上。
8.在一些实施方式中，所述方法可包括形成叠加在种晶层之上的第二掩模层。所述方法可包括对第二掩模层的一部分进行开口。第二掩模层可与形成在第一掩模层中的每个开口一致地被开口。第二掩模层可另外地在暴露种晶层和第一掩模层的一个或多个位置中被开口。所述方法可包括：在镀敷之后，去除第二掩模层。所述方法可包括蚀刻种晶层。所述方法可包括去除第一掩模层。镀敷在第一掩模层之上的金属那部分可用第一掩模层去除。
9.本发明技术的一些实施方式可包括电镀方法。所述方法可包括在半导体基板上形成第一掩模层。所述方法可包括形成叠加在第一掩模层之上的种晶层。所述方法可包括形成叠加在种晶层之上的第二掩模层。所述方法可包括对第二掩模层进行开口。半导体基板的一部分可被开口暴露。所述方法可以包括镀敷一定量的金属。金属的一部分可镀敷在第一掩模层之上。
10.在一些实施方式中，所述方法可包括对第一掩模层的一部分进行开口。种晶层可形成在第一掩模层被开口的半导体基板上。所述方法可包括：在电镀之后，去除第二掩模层。所述方法可包括蚀刻种晶层。所述方法可包括去除第一掩模层。镀敷在第一掩模层之上的金属那部分可用第一掩模层去除。
11.此技术可提供优于传统技术的很多益处。例如，本发明的技术可提供在整个基板上的更加均匀的镀敷。另外，本发明的技术可允许限制金属沉积同时产生更加均匀的沉积高度的定制虚设轮廓(tailored dummy profile)。结合以下描述和附图更加详细描述所述及其他实施方式，以及上述实施方式的许多优点和特征。
附图说明
12.本文公开的多个实施方式的本质和优点的进一步理解可参考说明书的剩余部分和附图来实现。
13.图1示出根据本发明技术的一些实施方式的电镀系统的示意透视图。
14.图2示出根据本发明技术的一些实施方式的电镀系统的局部截面图。
15.图3a至图3b示出根据本发明技术的一些实施方式的在镀敷期间的基板的示意局部俯视图。
16.图4示出根据本发明技术的一些实施方式的电镀方法中的示例性操作。
17.图5a至图5i示出根据本发明技术的一些实施方式的在镀敷期间的基板的示意局部截面图。
18.图6a至图6b示出根据本发明技术的一些实施方式的在镀敷期间的基板的示意局部俯视图。
19.附图中的几幅图被作为示意图而包括在内。应理解的是，这些附图是为了说明的目的，并且除非特别说明是按比例绘制的，否则不应认为是按比例绘制的。另外，作为示意图，这些图被提供以辅助理解，并且与现实呈现的东西相比，可能并不包括所有的方面或信息，并且可能包括用于说明目的的夸大的材料。
20.在这些图中，类似的部件和/或特征可具有相同的数字元件符号。此外，相同类型的各种部件可通过在元件符号后跟随一字母来区分，所述字母在类似的部件和/或特征之间进行区分。如果仅第一种数字元件符号在说明书中使用，那么该描述能够用于具有相同第一种数字元件符号的类似部件和/或特征的任一个，而无论字母后缀如何。
具体实施方式
21.执行半导体制造和处理中的各种操作以在整个基板上产生大量特征结构阵列。随着半导体的层的形成，在该结构内产生过孔(via)、沟槽和其他通路(pathway)。这些特征结构可随后被填充有使电流能够逐层传导流过器件的导电材料或金属材料。
22.可执行电镀操作以提供导电材料到基板上的过孔和其他特征结构中。电镀利用容纳导电材料离子的电解质浴槽，以电化学沉积导电材料到基板上，并且沉积到基板上界定的特征结构中。基板(在基板上正在镀敷金属)作为阴极工作。电气触点(诸如环或销)可以使电流能流过系统。在电镀期间，基板可被夹到头部并且浸没在电镀浴槽中以形成金属化。在如下文描述的系统中，在处理期间，基板也可被吸附在可以与头部耦接的密封件内。
23.随着半导体基板变得更加复杂，镀敷操作可覆盖沿着基板的大量阵列，所述阵列可包括稠密区以及更稀疏区域。电镀浴槽可以在整个基板上提供更均匀的电流密度，因此用于镀敷的更稀疏区域可以与更稠密区域不同地进行镀敷。例如，在具有用于镀敷的进一步间隔开的特征结构的区域中，没有特征结构落在阻挡层上的区域可导致电流向最近的特征结构聚集(bunch)。这可导致镀敷以不同的速率发生，其中镀敷可在较低密度特征结构区域中以增加的速率发生。
24.后续的制造操作可包括将基板与额外的基板耦接，这可能经常以实质上平坦的轮廓为特征。当在镀敷中形成的导电特征结构延伸到不同高度时，具有较短高度的区域可能不完全接触第二基板上的耦接位置。传统技术已尝试以多种方式解决这些问题。例如，传统镀敷可在整个基板上形成永久虚设的特征结构以产生更加均匀的镀敷图案。然而，这可能具有有限的适用性。由于形成于开放区域(open region)中的虚设特征结构将是永久性的，因此此方法可能不适用于可执行后续器件放置的基板构造。例如，在后续处理可定位裸片(die)的情况下，基板可能需要保持无虚设特征结构，从而此永久虚设放置可能是不可能的。
25.或者，传统技术可能尝试克服在后续接合(join)操作期间的高度不连续性。例如，当基板与第二基板接合时，焊料可被设置在导电特征结构上以促进导电接触。一些传统技术可能增加用于克服特征结构之间的高度差的焊料量。尽管这样可适应较短的高度，但是对于更高特征结构所施加的焊料可能就过多了，并且可在接合期间从特征结构向外挤出。随着特征结构之间间距持续减小，此额外的焊料可挤出至大得足以将相邻的特征结构桥接的程度，此桥接可导致沿着器件的短路，引起所形成的结构损坏。
26.本发明的技术可通过产生本质上可以是临时(temporary)的虚设特征结构来克服这些问题。通过形成可去除的虚设特征结构，本发明的技术可提供在整个基板上不同镀敷区域之间的电流控制，这样可允许特征结构之间的更加一致的镀敷高度。在描述了其中可实施本发明的技术的实施方式的示例性腔室系统之后，其余的公开内容将论述本发明的技术的这些系统和工艺的各个方面。
27.图1示出电镀系统100的示意透视图，对于所述电镀系统可使用和实践根据本发明技术的实施方式的方法和清洁系统。电镀系统100示出包括系统头部110和碗体115的示例性电镀系统。在电镀操作期间，晶片可被夹至系统头部110，倒转并且延伸至碗体115中以执行电镀操作。电镀系统100可包括头部升降器120，所述头部升降器可被构造成既提升头部110又旋转头部110，或以其他方式在系统之内定位头部，包括倾斜操作。头部和碗体可附装
到台面板(deck plate)125或附装到可以是结合多个电镀系统100的更大系统的一部分的其他结构，这可以共享电解质和其他材料。转子可以使基板能够被夹到头部而在碗体内部旋转，或在不同的操作中在碗体外部旋转。转子可包括接触环，所述接触环可提供与基板的导电接触。下文进一步论述的密封件130可与头部连接。密封件130可包括待处理的已吸附晶片。图1示出可包括将直接在平台上被清洁的部件的电镀腔室。尽管应理解的是其他构造是可能的，包括多个平台(在这些平台上，头部被移动到附加模块和密封件或执行其他的部件清洁)，但是示例性原位清洗(in situ rinse)系统135也随系统100示出。
28.转到图2，此图示出包括根据本发明技术的一些实施方式的电镀设备200的各方面的腔室的局部截面图。电镀设备200可与电镀系统结合，包括上文所述的系统100。如图2中所示，图中示出了电镀系统的镀敷浴槽容器205以及头部210，所述头部有与头部耦接的基板215。在一些实施方式中，基板可与结合在头部上的密封件212相耦接。清洗框架220可被耦接在镀敷浴槽容器205上方，并且可被构造成在镀敷期间将头部接纳至容器中。清洗框架220可包括围绕镀敷浴槽容器205的上表面周向延伸(extending circumferentially)的边沿(rim)225。可在边沿225与镀敷浴槽容器205的上表面之间界定清洗沟道(rinsing channel)227。例如，边沿225可包括以倾斜轮廓为特征的内部侧壁230。如上所述，射离(slung off)基板的清洗流体可接触侧壁230，并且可被接纳在围绕该边沿延伸的空腔(plenum)235中，用于收集来自电镀设备200的清洗流体。
29.在一些实施方式中，电镀设备200可另外包括一个或多个清洁部件。这些部件可包括一个或多个喷嘴，所述喷嘴用于将流体输送到基板215或头部210，或者朝向基板215或头部210输送流体。图2示出各种实施方式中的一种实施方式，其中改进的清洗组件可用于在清洗操作期间保护浴槽和基板。在一些实施方式中，侧部清洁喷嘴250可延伸穿过清洗框架220的边沿225并且被引导以清洗密封件212以及基板215的各方面。
30.如先前所述，本发明的技术可在具有在整个基板上的非均匀接触分布的整个基板上产生更均匀的镀敷。图3a可示出根据本发明技术的一些实施方式的在镀敷期间的基板300的示意局部俯视图。如先前所述，一些基板可包括具有更高密度镀敷要求以及更低密度镀敷要求的区域。在具有诸如触点305的触点的区域中，镀敷可在每一位置处均匀发生。然而，在触点310处，接触位置可间隔开以使得局部化的区域可限于这些触点，这样可导致电流朝向这些位置转移。如此可导致在这些位置的电流增加，此电流增加可增加电镀浴槽中的析出镀敷。因此，这些位置的镀敷会增加。
31.类似地，图3b示出具有一种构造的基板350，在这种构造中，镀敷区段围绕可能不发生镀敷的位置延伸。如图所示，镀敷位置360可围绕不发生镀敷的中心位置延伸。例如，后续处理可能在此位置中定位裸片，从而该区域可预期在镀敷期间保持空白(blank)。可能不发生镀敷的此区域可能影响其他位置的镀敷。在电镀浴槽中的电流分配可能相对均匀，因此在可能不发生镀敷的区域中，电流可能遵循朝向可能发生镀敷的区域的路径，这样可导致镀敷以增加的速率发生。因此，与可能不发生镀敷的区域相邻的镀敷位置可能特征在于增加的镀敷，这样可导致如先前所述的问题中的任何问题。本发明的技术可形成限制这些镀敷非均匀性的虚设特征结构。
32.先前所论述的腔室或系统可用于执行包括电镀方法的示例性方法中。转到图4，此图示出根据本发明技术的多个实施方式的方法400中的示例性操作。方法400可包括在开始
(initiation)方法之前的一个或多个操作，包括前端处理、沉积、栅极形成(gate formation)、蚀刻、抛光、清洁、或可在所述操作之前执行的任何其他操作。所述方法可包括多个可选操作，这些可选操作可以与根据本发明技术的方法的一些实施方式特意相关或不特意相关。例如，描述了许多操作以提供所执行工艺的更宽的范围，但这些操作对本发明的技术而言并非至关重要，或者这些操作可由如将在下文中进一步论述的替代的方法体系来执行。方法400可描述图5a至图5i中示意性示出的操作，将结合方法400的操作来描述图5a至图5i图示的内容。应理解的是，附图仅示出局部的示意图，而基板可包含具有如在附图中所示的各种特征和方面的任何数量的额外材料和特征结构。
33.方法400可涉及或可不涉及用来使半导体结构500利用一种特定的制造操作的多个可选操作。应理解的是，可在任何数量的半导体结构或基板505上执行方法400，如图5a中所示，半导体结构或基板505包括可以在上面执行电镀操作的示例性结构。示例性半导体结构可包括沟槽、过孔、或者可以包含一种或者多种材料的其他凹陷的(recessed)特征结构。例如，示例性基板可包含硅、氧化硅(silicon oxide)、或者可以被穿过以形成凹槽、沟槽、过孔、或者隔离结构的层间介电材料以及一些其他半导体基板材料。在一些实施方式中，示例性基板可包括接触结构510，所述接触结构可提供到晶体管或穿过基板形成的其他结构的导电耦接。基板505可以在根据本发明技术的实施方式的工艺期间被应用掩模以在这些接触结构处执行镀敷。
34.在操作405，掩模层可形成在半导体基板之上，并且掩模层可以是在整个基板上形成的全局掩模(global mask)。如图5a中所示，掩模515可形成在包括待镀敷的区域以及保持未镀敷的区域的整个基板之上。掩模可由任何数量的材料形成，并且在一些实施方式中可以是光刻胶。掩模可形成在预期发生镀敷的所有区域之上，以及可形成在预期避免镀敷的区域之上。为了限制对种晶层形成的影响，掩模层515(可以是第一掩模层)可被形成为小于或是1约25μm的厚度，也可被形成为小于或约20μm、小于或约15μm、小于或约10μm、小于或约5μm、小于或约3μm、小于或约1μm、或更小的厚度。
35.在操作410，可执行开口工艺(opening process)以图案化掩模。例如，可执行平版印刷开口以图案化光刻胶和掩模的开放区域。如图5b中所示，可围绕可穿过基板形成接触结构510的区域(诸如围绕基板表面处的接触垫(contact pad))执行开口操作。在一些实施方式中，开口可形成在距接触垫的相等距离处，或可比如图所示的接触垫距离更宽地形成。随后，在操作415，可在整个半导体基板上形成种晶层。如图5c中所示，种晶层520可叠加在第一掩模层之上形成，以及形成在第一掩模层已被开口的暴露的基板表面之上。通过将第一掩模层厚度保持在降低的高度，可促进该形成。例如，种晶层可通过物理气相沉积形成，并且可在整个基板上形成达均匀的厚度，并且可在整个第一掩模层510上以及在基板上的整个接触位置共形地(conformally)延伸。因此，导电路径可在接触结构510与种晶层520之间形成。
36.在根据本发明技术的多个实施方式中，方法400可包括：在操作420形成第二掩模层。第二掩模层也可由任何数量的材料形成，并且在本发明技术的一些实施方式中可以是光刻胶层。如图5d中所示，第二掩模层525也可在整个基板上全面地(globally)形成，并且可在整个基板表面或种晶层520上完全延伸。可在操作425执行图案化操作以在多个区域中对第二掩模进行开口。虽然第一掩模层的第一开口操作可仅在可穿过基板形成接触结构的
位置处对该掩模进行开口，但是对第二掩模层的开口操作可以既在可穿过基板形成结构的位置处进行，也在整个基板上的虚设位置处进行。
37.如图5e中所示，第二掩模层525可在第一掩模层515可被开口的每一位置处被开口，以及在第一掩模层515被保留的额外位置处被开口。可与在第一掩模层515中形成的每个开口一致地(in line with)对第二掩模层525进行开口，并且可与第一掩模层类似地对第二掩模层525进行开口，或可对第二掩模层525进行开口达减小的宽度。例如，并且如图所示，虽然第一掩模层515可被开口以容纳种晶层520，但是第二掩模层可被开口达减小的厚度，这可以是种晶层的侧壁覆盖的原因。在一些实施方式中，第一掩模层开口与第二掩模层开口之间的差异可等于种晶层的厚度，所述厚度可小于或是约1μm，也可小于或是约900nm、小于或是约800nm、小于或是约700nm、小于或是约600nm、小于或是约500nm、小于或是约400nm、小于或是约300nm、小于或是约200nm、小于或是约100nm、小于或是约50nm、或更小。在如将在下文中所述的后续去除和蚀刻操作期间，此厚度差可限制镀敷操作期间从基板形成的特征结构周围的额外种晶层残留物。
38.在操作430，可在整个基板上执行镀敷。可用半导体处理中的镀敷操作中使用的任何金属进行镀敷，所述金属包括可在电镀操作中被镀敷的铜和任何其他金属。通过在整个第二掩模层上建立额外的开口，可在整个基板上在所需位置处进行镀敷达均匀的厚度。方法400的操作可使虚设特征结构能够在整个基板上被形成，如将在下文中进一步解释的那样，所述虚设特征结构可在整个基板上临时形成。因为种晶层可叠加在第一掩模层之上形成，所以穿过第二掩模层形成的任何镀敷都可从种晶层延伸，无论是叠加在第一掩模材料之上，还是穿过第一及第二掩模材料以延伸至基板接触位置。如图5f中所示，镀敷530的一部分可发生在区域530a处，在区域530a处，镀敷可延伸至与接触结构510电耦接的种晶层。另外，基于第二掩模层的图案化，镀敷530的一部分也可在未在第一掩模层上执行图案化的地方(诸如在区域530b处)发生。因此，在这些区域中，镀敷可在第一掩模层之上延伸，并且可以不接触基板。结果，通过产生两个掩模结构，可在指定的永久区域(诸如形成基板接触垫的区域)以及在叠加在第一掩模材料之上的虚设位置处执行镀敷。不同于一些传统的技术，虚设位置可以不与第一掩模结构下面的基板接触。
39.一旦已用根据本发明技术的一些实施方式的多掩模结构进行镀敷，就可执行多个可选操作以在整个基板上产生更加均匀的镀敷形成物(plating formation)。例如，在一些实施方式中，在可选操作435，可从基板剥去第二掩模材料。该去除可以是选择性去除或光刻胶去除，这样可从基板并且围绕沿着基板形成的镀敷材料去除该材料。如图5g中所示，区域530a和530b可在去除期间全都被暴露。因为每一结构可叠加在种晶层520之上形成，所以所有区段可在去除第二掩模层之后保留。
40.在第二掩模层去除之后，可在可选操作440从基板蚀刻种晶层。蚀刻操作可以是湿式蚀刻或选择性蚀刻，用于在整个基板上去除金属材料，以围绕基板分离接触区域。另外，蚀刻可将种晶层之下的第一掩模层暴露。如图5h中所示，种晶层可在金属选择性蚀刻中被去除。如先前所论述，因为第一掩模层515可以已被图案化为具有比第二掩模层更宽的开口，所以种晶层可凹陷到特别是在镀敷的区域下方并且特别是叠加在接触垫之上的区域。因此，通过将第一和第二掩模层形成为不同的宽度，种晶层可被控制并且永久形成物可被形成为与沿着基板形成的垫区域类似的厚度。
41.在可选操作445，可从半导体基板剥离第一掩模层。因为虚设结构可叠加在第一掩模层之上形成，所以可在可选操作445从基板去除虚设结构。如图5i中所示，剩余结构可包括在整个基板上(包括在更高密度和更低密度图案化的位置处)形成的目标或指定高度。通过产生叠加在掩模区域之上的一定量的虚设形成物，可在整个基板上控制镀敷，并且镀敷可产生具有在整个基板上遍及任何数量的区域的可控高度的基板。另外，通过在掩模区段之上形成虚设特征结构，可从基板去除这些虚设特征结构，这样可便于或允许对能使用(access to)基板可能有益的基板处理工艺的使用(access for)。
42.图6a至图6b示出根据本发明技术的一些实施方式的在镀敷期间的基板的示意局部俯视图。如先前所解释的那样，通过产生临时的虚设特征结构，可改进用于永久特征结构的镀敷高度，并且所述镀敷高度可在整个基板上得以更加均匀地产生，无论在整个基板上的各种位置处的镀敷密度如何。因此，本发明的技术可改进镀敷操作，尽管可执行在虚设区域中的额外镀敷。然而，在一些实施方式中，本发明的技术也可限制由虚设特征结构消耗的金属量。
43.如图6a中所示，基板605的特征在于可能不需要镀敷的区域，如先前所述。通过利用根据本发明技术的方法，可在永久位置610以及虚设位置615中进行镀敷。如图中所示，这些虚设位置可以形成为一图案以在整个基板上产生均匀的整体图案。这样可确保在所需位置处的均匀镀敷，虽然如此可能以废镀敷为代价。然而，在一些实施方式中，当去除第一掩模层时，可执行过滤操作以将虚设的镀敷结构分离，这些虚设的镀敷结构可为后续镀敷而被重复利用。
44.另外，在一些实施方式中，可执行额外的控制以进一步限制可能发生的虚设镀敷量。如图6b中所示，虚设图案化可在镀敷期间基于电流分配而产生，并且可在基板的整个空白区段或较不紧密集中的区段上以非均匀的图案形成。例如，多个虚设位置615可以形成为一图案，在该图案中，可接收增加的电流分配的那些位置可相邻于增加数量的虚设位置，而可发生减小的电流分配的位置可不包括额外的虚设位置。因此，可最小化虚设位置处的额外镀敷，同时产生在以更均匀的高度为特征的永久位置处的镀敷。结果，遍及永久特征结构的镀敷可被控制到遍及所有特征结构的目标高度，所述高度可以被保持在小于或约20％的变化范围内，也可以被保持在小于或约15％、小于或约10％、小于或约5％、小于或约3％、小于或约1％、或更少的高度变化范围内。通过产生叠加在单独的掩模层之上的受控虚设结构，本发明的技术可更准确地控制基板上遍及各复杂结构的镀敷高度。
45.在前述描述中，为了解释的目的，已经阐述了许多细节以提供对本发明的技术的各种实施方式的理解。然而，将对本领域技术人员显而易见地，可在没有这些细节中的一些细节或在有额外细节的情况下实践一些实施方式。例如，可受益于本文所述的湿式技术(wetting technique)的其他基板也可与本发明的技术一起使用。
46.在公开了若干实施方式之后，将由本领域技术人员所认识到，可在不背离这些实施方式的精神的情况下使用各种修改、替代的构造和等同物。另外，没有描述多个众所周知的工艺和元件以避免不必要的使本发明的技术难以理解。因此，上文描述不应视为对本发明技术的范围的限制。
47.在提供了数值范围的情况下，理解为也明确公开介于所述范围的上限和下限之间的每个值(到下限单位的最小部分)，除非上下文明示了与之不同的情形。本发明的技术包
括了在提到的范围中的任何提到的值或未提到的介于该范围之间的值之间的任何更窄的范围、和在提到的范围中的任何其他提到的值或者介于该范围之间的值。这些更小范围的上限和下限可被独立地包括在该范围中或排除在该范围之外，并且在提到的范围中的任何特定排除的极限值的条件下，本发明技术内也包括了以下每个范围：上下限中任一或者两者被包括或者不被包括在这些更小范围中的每个范围。在提到的范围包括这些极限值之一或两者的情况下，本发明技术也包括了排除了那些所包括的极限值的任一或两者的范围。在列表中提供多个值的情况下，也类似地特定公开了包括这些值中任何值的任何范围或者以这些值中任何值为基础的任何范围。
48.如在本文中并且在所附权利要求书中所使用的那样，单数形式“一”、“一种”、“该”和“所述”包括复数引用，除非上下文明示了与之不同的情形。因此，例如，对“一种材料”的引用包括了多种这样的材料，而对“所述特征结构”或“该特征结构”的引用包括了对一个或者多个特征结构的引用，也包括了对本领域技术人员已知的一个或多个特征结构的等同物的引用，等等。
49.此外，当用词“包含”、“包含有”、“含”、“含有”和“包括”和“包括有”在本说明书和所附权利要求书中使用时，所述用词旨在指明确定的特征、完整件(integer)、部件或操作的存在，但所述用词不排除一个或多个其他特征、完整件、部件、操作、动作或群组(group)的存在或增加。