有机发光显示面板及有机发光显示装置的制作方法

1.本公开涉及一种有机发光显示面板及包括该显示面板的有机发光显示装置。


背景技术：

2.有机发光显示装置包括一个或更多个薄膜晶体管(tft)、存储电容器和多条线。
3.一个或更多个薄膜晶体管、电容器以及一条或更多条线在有机发光显示装置中所包括的基板上有时被实现为精细图案，并且显示装置可以基于一个或更多个薄膜晶体管、至少一个电容器和一条或更多条线之间的复杂连接而操作。
4.近来，对具有高亮度和高分辨率的有机发光显示装置的需求日益增长，并且为了满足这种需求，期望实现有效的空间布置并且有机发光显示装置中所包括的元件之间的连接结构正在研究中。


技术实现要素：

5.本公开的实施方式涉及一种通过在不减小设置于非发光区域中的存储电容器的面积的情况下增加发光区域的面积而具有高发光特性的有机发光显示面板、以及包括该显示面板的有机发光显示装置。
6.此外，本发明的实施方式涉及一种通过在不减小发光区域面积的情况下增加存储电容器的容量而具有高亮度和高分辨率的有机发光显示面板、以及包括该显示面板的有机发光显示装置。
7.此外，本发明的实施方式涉及一种通过使有源层包括有源图案和导电图案而容易地驱动子像素的有机发光显示面板、以及包括该显示面板的有机发光显示装置。
8.此外，本发明的实施方式涉及一种具有以下结构的有机发光显示面板以及包括该显示面板的有机发光显示装置，该结构通过将有源层设置为不与多个接触孔的形成区域的一部分交叠而能够防止在相关工艺中损坏有源层或缓冲层。
9.根据本公开的一个方面，一种有机发光显示面板及包括该显示面板的有机发光显示装置，该显示面板包括：基板；第一导电层，其设置在基板上；缓冲层，其设置在第一导电层上，并且包括与第一导电层的一部分交叠的第一接触孔；有源层，其设置在缓冲层上或上方；第一绝缘膜，其设置在有源层和缓冲层上或上方，并包括与第一接触孔交叠的第二接触孔；第二导电层，其设置在第一绝缘膜上，并经由第一接触孔和第二接触孔接触第一导电层的一部分和有源层的一部分；第二绝缘膜，其设置在第二导电层上，并且包括与第一接触孔和第二接触孔中的每一个接触孔的一部分交叠的第三接触孔；以及第三导电层，其设置在第二绝缘膜上，并经由第二接触孔接触第二导电层的一部分。第三接触孔不与有源层交叠。
10.根据本公开的另一方面，一种有机发光显示面板及包括该显示面板的有机发光显示装置，该显示面板包括：基板；第一导电层，其设置在基板上；缓冲层，其设置在第一导电层上，并且包括与第一导电层的一部分交叠的第一接触孔；有源层，其包括设置在缓冲层上的有源图案和设置在有源图案上的导电图案；第一绝缘膜，其设置在有源层和缓冲层上或
上方，并且包括与第一接触孔交叠的第二接触孔；第二导电层，其设置在第一绝缘膜上，并经由第一接触孔和第二接触孔接触第一导电层的一部分和有源层的一部分；板，其与第二导电层设置在相同的层中，并与第二导电层间隔开。第三接触孔不与有源层交叠，以及第一导电层、有源层和板中的一个或更多个形成存储电容器。
11.根据本公开的方面，由于设置在驱动晶体管的第二节点所在的区域中的多个接触孔被设置为交叠，并且由此能够减小与多个接触孔交叠的导电层的尺寸，因此，可以通过使得能够在不减小存储电容器的面积的情况下减小非发光区域的面积，并且相对于非发光区域的面积减小来增加发光区域的面积，而提供具有高亮度特性的有机发光显示面板和包括该显示面板的有机发光显示装置。
12.此外，根据本公开的方面，由于设置在驱动晶体管的第二节点所在的区域中的多个接触孔交叠，并且由此能够减小与多个接触孔交叠的导电层的尺寸，因此，能够在不减小发光区域的面积的情况下增加存储电容器的尺寸或容量，并且由此可以提供具有高亮度和高分辨率的有机发光显示面板以及包括该显示面板的有机发光显示装置。
13.此外，根据本公开的方面，由于有源层包括有源图案和设置在有源图案上的导电图案，所以可以提供一种能够容易地驱动子像素的有机发光显示面板以及包括该显示面板的有机发光显示装置。
14.此外，根据本公开的方面，由于有源层不与多个接触孔的形成区域的一部分交叠，因此可以提供具有能够防止有源层或缓冲层在相关工艺中被损坏的结构的有机发光显示面板以及包括该显示面板的有机发光显示装置。
附图说明
15.图1示意性地例示了根据本公开的各方面的有机发光显示装置的系统构造。
16.图2例示了根据本公开的各方面的当在显示装置中采用包括有机发光二极管(oled)的有机发光显示面板时的子像素结构。
17.图3是例示根据本公开的各方面的有机发光显示装置的显示区域中所设置的子像素的局部区域的平面图。
18.图4例示了根据本公开的各方面的有机发光显示装置中的存储电容器的面积或子像素中发光区域的比率的变化。
19.图5是根据本公开的各方面的一个实施方式中的沿着图3的线a-b截取的截面图。
20.图6是例示根据本公开的各方面的另一实施方式中的沿着图3的线a-b截取的区域的截面图。
21.图7是例示根据本公开的各方面的又一实施方式中的沿着图3的线a-b截取的区域的截面图。
22.图8至图10例示了根据本公开的各方面的有机发光显示装置中的缓冲层、第一有源层、第一绝缘膜和第二导电层的布置的各种实施方式。
23.图11是根据本公开的各方面的沿着图3的c-d线截取的截面图。
24.图12是根据本公开的各方面的沿着图3的线e-f截取的截面图。
具体实施方式
25.在本发明的示例或实施方式的以下描述中，将参照附图进行说明，在附图中通过示例方式示出了可以实现的特定示例或实施方式，并且在附图中可以使用相同的附图标记来指代相同或相似的组件，即使这些组件在彼此不同的附图中示出。此外，在本发明的示例或实施方式的以下描述中，当确定本文中并入的公知功能和组件的描述可能使本发明的一些实施方式中的主题不清楚时，将省略其详细描述。本文使用的诸如“包括”、“具有”、“包含”、“组成”、“构成”和“形成”之类的术语通常旨在允许添加其他组件，除非该术语与术语“仅”一起使用。如本文所使用的，单数形式旨在包括复数形式，除非上下文另外明确指出。
26.本文中可以使用诸如“第一”、“第二”、“a”、“b”、“(a)”或“(b)”之类的术语来描述本发明的元件。这些术语中的每一个不用于定义元件的本质、次序、顺序或数量等，而仅用于将相应的元件与其他元件区分开。
27.当提到第一元件与第二元件“连接或联接到”、“接触或交叠”等时，应当解释为，不仅第一元件可以与第二元件“直接连接或联接到”或“直接接触或交叠”，而且第三元件也可以“介于”第一元件和第二元件之间，或者第一元件和第二元件可以经由第四元件彼此“连接或联接”、“接触或交叠”等。在此，第二元件可以被包括在彼此“连接或联接”、“接触或交叠”等的两个或更多个元件当中的至少一个中。
28.当使用诸如“后”、“之后”、“下一个”、“之前”等的与时间相关的术语描述元件或构造的过程或操作、或操作、处理、制造方法中的流程或步骤时，除非将术语“直接”或“紧邻”一起使用，否则这些术语可以用于描述非连续的或非顺序的过程或操作。
29.另外，当提及任何尺寸、相对尺寸等时，即使未指定相关描述，也应考虑元件或特征的数值或相应的信息(例如，水平、范围等)包括可能由各种因素(例如，工艺因素、内部或外部影响、噪音等)引起的容差或误差范围。此外，术语“可以”完全涵盖术语“能够”的所有含义。
30.图1示意性地例示根据本公开方面的有机发光显示装置的系统构造。
31.根据本公开方面的有机发光显示装置可以包括有机发光显示装置100、照明装置、发光装置等。在下文中，为了便于描述，将参照有机发光显示装置100描述根据本公开方面的有机发光显示装置。然而，应当理解，只要包括晶体管，本文中描述的实施方式可以应用于各种有机发光显示装置，诸如照明装置、发光装置等，以及有机发光显示装置100。
32.根据本文描述的实施方式的有机发光显示装置100包括显示图像或输出光的有机发光显示面板pnl、以及用于驱动有机发光显示面板pnl的驱动电路。
33.根据本文描述的实施方式的有机发光显示装置100可以基于其中从有机发光元件朝向上面设置有有机发光元件的基板发射光的底部发光型；然而，本公开的实施方式不限于此。在一些实施方式中，根据本文描述的实施方式的有机发光显示装置100可以基于其中从有机发光元件朝向与上面设置有有机发光元件的基板相对的表面发射光的顶部发光型，或者基于其中从有机发光元件朝向基板和与基板相对的表面两者发射光的双面发光型。
34.有机发光显示面板pnl可以包括多条数据线dl和多条选通线gl、以及由多条数据线dl和多条选通线gl限定并以矩阵图案布置的多个子像素sp。
35.多条数据线dl和多条选通线gl可以被布置为在有机发光显示面板pnl中彼此交叉。例如，多条选通线gl可以按行或列布置，并且多条数据线dl可以布置成列或行。在下文
中，为了便于描述和易于理解，假设多条选通线gl按行布置并且多条数据线dl按列布置。
36.除了多条数据线dl和多条选通线gl之外，在有机发光显示面板pnl中还可以根据子像素结构等布置一种或多种其他类型的信号线。可以进一步设置驱动电压线、参考电压线或公共电压线。
37.设置在有机发光显示面板pnl上的信号线的类型可以依据子像素结构等而变化。此外，本文描述的每种类型的信号线的全部或一些可以包括被施加信号的电极的全部或至少一部分。
38.有机发光显示面板pnl可以包括上面显示图像的显示区域a/a和上面不显示图像的作为外边缘的非显示区域n/a。在此，非显示区域n/a有时被称为边框区域。
39.用于图像显示的多个子像素sp被布置在显示区域a/a中。
40.在非显示区域n/a中可以设置包括一个或更多个导电焊盘的焊盘部分，以与数据驱动器ddr电连接，并且在非显示区域n/a中可以设置多条数据链接线，以在焊盘部分和多条数据线dl之间进行电连接。在此，多条数据链接线可以是多条数据线dl中延伸至非显示区域n/a(例如，从显示区域a/a)的部分，或者可以是电连接至多条数据线dl的单独图案。
41.此外，在非显示区域n/a中可以布置与选通驱动有关的线，以通过电连接至数据驱动器ddr的焊盘部分向选通驱动器gdr传输选通驱动所需的电压(信号)。例如，与选通驱动有关的线可以包括：时钟线，其用于承载时钟信号；选通电压线，其用于传输选通电压(vgh、vgl)；以及选通驱动控制信号线，其用于承载生成扫描信号所需的各种类型的控制信号。与设置在显示区域a/a中的选通线gl不同，这些与选通驱动有关的线可以布置在非显示区域n/a中。
42.驱动电路可以包括：数据驱动器ddr，其驱动多条数据线dl；选通驱动器gdr，其驱动多条选通线gl；以及控制器ctr，其用于控制数据驱动器ddr和选通驱动器gdr。
43.数据驱动器ddr可以通过向多条数据线dl施加数据电压来驱动多条数据线dl。
44.选通驱动器gdr可以通过向多条选通线gl提供扫描信号来驱动多条选通线gl。
45.控制器ct可以通过提供数据驱动器ddr和选通驱动器gdr的驱动操作所需的各种类型的控制信号(dcs、gcs)，来控制数据驱动器ddr和选通驱动器gdr的驱动操作。此外，控制器ctr可以向数据驱动器ddr提供图像数据data。
46.控制器ctr开始根据在每一帧中处理的定时来扫描像素，将从外部(例如，主机系统、其他装置或其他图像提供源)输入的图像数据转换为适于在数据驱动器ddr中使用的数据信号形式，然后输出从转换所得的图像数据data，从而能够根据扫描在预先配置的时间将数据写入像素。
47.为了控制数据驱动器ddr和选通驱动器gdr，控制器ctr可以从外部(例如，主机系统、其他装置或其他图像提供源)接收定时信号(诸如垂直同步信号vsync、水平同步信号hsync、输入数据使能(data enable)信号、时钟信号等)。控制器ctr可以使用接收到的信号来生成各种类型的控制信号，并且将所生成的信号提供给数据驱动器ddr和选通驱动器gdr。
48.例如，为了控制选通驱动器gdr，控制器ctr可以输出包括选通起始脉冲gsp、选通移位时钟gsc、选通输出使能信号goe等多种类型的选通控制信号gcs。
49.此外，为了控制数据驱动器ddr，控制器ctr可以输出包括源起始脉冲ssp、源采样
时钟ssc、源输出使能信号soe等多种类型的数据控制信号dcs。
50.控制器ctr可以是在典型显示技术中使用的定时控制器，或者是除了定时控制器的典型功能之外还能够附加地执行其他控制功能的控制设备/装置。
51.控制器ctr可以被实现为与数据驱动器ddr分离的组件，或者可以被实现为与数据驱动器ddr集成在一起的集成电路。
52.数据驱动器ddr可以在已经从控制器ctr接收到图像数据data之后，通过将数据电压提供给多条数据线dl来驱动多条数据线dl。在此，数据驱动器ddr有时被称为源极驱动电路或源极驱动器。
53.数据驱动器ddr可以通过各种接口向控制器ctr发送各种信号或从控制器ctr接收各种信号。
54.选通驱动器gdr可以通过将扫描信号顺序地提供给多条选通线gl来顺序地驱动多条选通线gl。在此，选通驱动器gdr有时被称为扫描驱动电路或扫描驱动器。
55.根据控制器ctr的控制，选通驱动器gdr可以将表示导通电压或截止电压的扫描信号顺序地提供给多条选通线gl。
56.当通过来自选通驱动器gdr的扫描信号来断定(assert)特定选通线时，数据驱动器ddr可以将从控制器ctr接收的图像数据data转换为模拟数据电压，并将获得的数据电压提供给多条数据线dl。
57.根据驱动方案、显示面板的设计方案等，数据驱动器ddr可以位于但不仅限于显示面板pnl的仅一侧(例如，上侧或下侧)，或者在一些实施方式中，可以位于但不限于显示面板pnl的两侧(例如，上侧和下侧)。
58.根据驱动方案、显示面板的设计方案等，选通驱动器gdr可以位于但不限于显示面板pnl的仅一侧(例如，左侧或右侧)，或者在一些实施方式中，可以位于但不限于显示面板pnl的两侧(例如，左侧和右侧)。
59.数据驱动器ddr可以通过包括一个或更多个源驱动器集成电路sdic来实现。
60.每个源驱动器集成电路sdic可以包括移位寄存器、锁存电路、数模转换器dac、输出缓冲器等。在一些实施方式中，数据驱动器ddr可以进一步包括一个或更多个模数转换器adc。
61.每个源极驱动器集成电路sdic可以以带载自动封装(tab)类型或玻璃上芯片(cog)类型连接至有机发光显示面板pnl的诸如接合焊盘之类的导电焊盘，或者直接设置在显示面板110上。在一些实施方式中，每个源极驱动器集成电路sdic可以集成到有机发光显示面板pnl中。在一些实施方式中，每个源极驱动器集成电路sdic可以以膜上芯片(cof)类型实现。在这种情况下，每个源极驱动器集成电路sdic可以安装在电路膜上，并且通过电路膜电连接到有机发光显示面板pnl中的数据线dl。
62.选通驱动器gdr可以包括多个选通驱动电路gdc。多个选通驱动电路gdc可以分别对应于多条选通线gl。
63.每个选通驱动电路gdc可以包括移位寄存器、电平移位器等。
64.每个选通驱动电路gdc可以以带载自动封装(tab)类型或玻璃上芯片(cog)类型连接至有机发光显示面板pnl的诸如接合焊盘之类的导电焊盘。在一些实施方式中，每个选通驱动电路gdc可以以膜上芯片(cof)类型实现。在这种情况下，每个选通驱动电路gdc可以安
装在电路膜上，并且通过电路膜电连接到有机发光显示面板pnl中的选通线gl。此外，每个选通驱动电路gdc可以以面板内栅极(gip)类型实现，并且可以嵌入在有机发光显示面板pnl中。即，每个选通驱动电路gdc可以直接形成在有机发光显示面板pnl中。
65.图2例示了当在根据本公开方面的显示装置中采用包括有机发光元件(诸如有机发光二极管(oled))的有机发光显示面板pnl时的子像素sp结构。
66.参照图2，包括有机发光元件的有机发光显示面板pnl中的每个子像素sp可以包括：第二晶体管t2，其将数据电压vdata传递到与驱动晶体管t1的栅极节点相对应的第一节点n1；以及存储电容器cst，其用于在一帧时间期间保持与图像信号电压相对应的数据电压vdata或与其相对应的电压。
67.有机发光元件oled可以包括第一电极(阳极或阴极)、包括至少一个发光层的有机层、以及第二电极(阴极或阳极)。
68.在一个实施方式中，诸如低电平电压的基极电压evss可以施加至有机发光元件oled的第二电极。
69.驱动晶体管t1可以通过向有机发光二极管oled提供驱动电流来驱动有机发光二极管oled。
70.驱动晶体管t1可以具有第一节点n1、第二节点n2和第三节点n3。
71.第一节点至第三节点n1、n2和n3的“节点”可以表示具有相等电状态的点、一个或更多个电极、或一条或更多条线。
72.第一节点n1、第二节点n2和第三节点n3中的每个节点可以由一个或更多个电极组成。
73.驱动晶体管t1的第一节点n1可以是与其栅极节点相对应的节点，并且可以电连接到第二晶体管t2的源极节点或漏极节点。
74.驱动晶体管t1的第二节点n2可以电连接至有机发光元件oled的第一电极301，并且可以是源极节点或漏极节点。
75.驱动晶体管t1的第三节点n3可以是作为被施加驱动电压evdd的节点的漏极节点或源极节点，并且可以电连接至用于传送驱动电压evdd的驱动电压线dvl。
76.驱动晶体管t1和第二晶体管t2可以是n型晶体管或p型晶体管。
77.第二晶体管t2可以电连接在数据线dl和驱动晶体管t1的第一节点n1之间，并且可以由通过选通线传送并被施加到第一晶体管t1的栅极节点的扫描信号scan控制。
78.第二晶体管t2可以通过扫描信号scan而导通，并且将通过数据线dl的数据电压vdata施加到驱动晶体管t1的第一节点n1。
79.存储电容器cst可以电连接在驱动晶体管t1的第一节点n1和第二节点n2之间。
80.存储电容器cst是有意设计为位于驱动晶体管t1外部的外部电容器，而不是存在于驱动晶体管t1的第一节点n1与第二节点n2之间的诸如寄生电容器(cgs、cgd)之类的内部电容器。
81.第三晶体管t3可以电连接在驱动晶体管t1的第二节点n2和参考电压线rvl之间。可以由施加到第二晶体管t3的栅极节点的第二扫描信号scan2来控制第三晶体管t3的导通-截止操作(on-off operation)。
82.第三晶体管t3的漏极节点或源极节点可以电连接到参考电压线rvl，并且第三晶
体管t3的源极节点或漏极节点可以电连接到驱动晶体管t1的源极节点。
83.例如，第三晶体管t3可以在执行显示驱动的时段中导通，并且在执行用于感测驱动晶体管t1的特征值或有机发光二极管(oled)的特征值的感测驱动的时段中导通。
84.第三晶体管t3可以通过第二扫描信号scan2导通，并且根据相应的驱动定时(例如，显示驱动定时或者感测驱动时段内的初始定时)，将施加到参考电压线rvl的参考电压vref传送到驱动晶体管t1的第二节点n2。
85.第三晶体管t3可以通过第二扫描信号scan2导通，并且根据相应的驱动定时(例如，感测驱动时段内的采样定时)，将驱动晶体管t1的第二节点n2处的电压传送到参考电压线rvl。
86.换言之，第三晶体管t3可以控制驱动晶体管t1的第二节点n2处的电压状态，或者将驱动晶体管t1的第二节点n2处的电压传送到参考电压线rvl。
87.参考电压线rvl可以电连接到模数转换器，该模数转换器感测参考电压线rvl的电压，将感测到的电压转换为数字值，然后输出包括该数字值的感测数据。
88.模数转换器可以包括在实现数据驱动电路ddr的源极驱动器集成电路sdic中。
89.从模数转换器输出的感测数据可以用于感测驱动晶体管t1的特征值(例如，阈值电压、迁移率等)或有机发光二极管(oled)的特征值(例如，阈值电压等)。
90.驱动晶体管t1、第二晶体管t2和第三晶体管t3中的每一个可以是n型晶体管或p型晶体管。
91.同时，第一扫描信号scan1和第二扫描信号scan2可以是分离的选通信号。在这种情况下，第一扫描信号scan1和第二扫描信号scan2可以分别通过不同的选通线施加到第二晶体管t2的栅极节点和第三晶体管t3的栅极节点。
92.在一些实施方式中，第一扫描信号scan1和第二扫描信号scan2可以是相同的选通信号。在这种情况下，第一扫描信号scan1和第二扫描信号scan2可以通过相同的选通线共同施加到第二晶体管t2的栅极节点和第三晶体管t3的栅极节点。
93.应当理解，为了便于讨论，图3中所示的具有三个晶体管(3t)和一个电容器(1c)的子像素结构仅仅是可能的子像素结构的一个示例，并且本公开的实施方式可以根据需要实现为任何各种结构。例如，子像素可以进一步包括至少一个晶体管和/或至少一个电容器。
94.在一些实施方式中，多个子像素中的每个可以具有相同的结构，或者多个子像素中的一些可以具有不同的结构。
95.图3是例示根据本公开的各方面的有机发光显示装置的显示区域中所设置的子像素的局部区域的平面图。
96.参照图3，根据本公开的各方面的有机发光显示装置100的至少一个子像素可以包括由堤部370限定的发光区域ea和非发光区域。
97.发光区域ea可以是不与堤部370交叠的区域，并且非发光区域ea可以是与堤部370交叠的区域。
98.包括第一电极、有机层和第二电极的有机发光元件oled(诸如，有机发光二极管)可以设置在发光区域ea中。此外，可以在有机发光元件oled上设置滤色器380；但是，本公开的实施方式不限于此。例如，滤色器380可以仅设置在有机发光显示装置100中所包括的多个子像素中的一些子像素中，或者滤色器可以不应用于有机发光显示装置100中所包括的
全部子像素。
99.如图3所示，滤色器380可以设置为与全部发光区域ea以及一部分非发光区域交叠。
100.非发光区域可以包括设置在基板300上或上方的第一导电层310、第一有源层320、第二导电层330以及板340。
101.此外，非发光区域还可以包括：第二有源层325，其与第一有源层320设置在相同层中；以及第三导电层360，其是设置在第二导电层330和板340上或上方的有机发光元件的阳极(或阴极)。
102.具体地，第一导电层310可以设置在基板300上。
103.此外，第一信号线301和第二信号线302可以与第一导电层310设置在相同的层中并且在基板300上或上方沿第一方向延伸。第一信号线301可以是驱动电压线(图2中的dvl)，并且第二信号线302可以是数据线(图1和图2中的dl)；然而，本公开的实施方式不限于此。例如，第一信号线301和第二信号线302中的每一条可以是数据线。
104.为了便于说明，在下文中，以第一信号线301是驱动电压线并且第二信号线302是数据线的结构为重点进行讨论。
105.第一有源层320可以设置在第一导电层310上或上方。
106.在此，第一有源层320的一部分可以与第一导电层310的一部分交叠。
107.此外，与第一有源层320设置于相同的层中并且与第一有源层320间隔开的第二有源层325可以设置在基板300上或上方。
108.第二导电层330、第四导电层335、板340、第三信号线303和第四信号线304可以布置在上面设置有第一有源层320和第二有源层325的基板300上方。
109.第二导电层330、第四导电层335、板340和第三信号线303中的每一个可以设置为彼此间隔开。
110.第二导电层330的一部分可以与第一有源层320的一部分交叠。
111.第四导电层335的一部分可以与第二有源层325的一部分交叠。
112.板340的一部分可以与第一有源层320的一部分和第二有源层325的一部分交叠。
113.第三信号线303的一部分可以与第一有源层320的一部分和第二有源层325的一部分交叠。
114.第四信号线304可以与第一信号线301的一部分交叠。
115.尽管在图3中未示出，但是，可以在第一导电层310和第一有源层320之间设置缓冲层，并且可以在第一有源层320和第二导电层330之间设置第一绝缘膜。
116.缓冲层可以与第一导电层310和第二导电层330交叠，并且在第二导电层330不与第一有源层320交叠的区域中包括第一接触孔ch1。此外，第一绝缘膜可以包括第二接触孔ch2，该第二接触孔ch2与第一接触孔ch1交叠并且与第二导电层330与第一有源层320交叠的区域交叠。
117.即，第一接触孔ch1可以不与第一有源层320交叠。
118.第一导电层310的顶表面的一部分可以通过第一接触孔ch1和第二接触孔ch2暴露出来，并且第一有源层320的顶表面的一部分可以通过第二接触孔ch2暴露出来。
119.第二导电层330可以通过第一接触孔ch1和第二接触孔ch2接触第一导电层310的
顶表面的一部分。另外，第二导电层330可以通过第二接触孔ch2接触第一有源层320的顶表面的一部分。
120.在平面图中，第一接触孔ch1的面积可以小于第二接触孔ch2的面积。
121.尽管图3中未示出，但是，第一有源层320可以电连接到图2所示的参考电压线。
122.换言之，在与图2的驱动晶体管t1的第二节点n2相对应的区域中可以包括第二导电层330与第一导电层310接触的区域和第二导电层330与第一有源层320接触的区域。
123.第四导电层335可以通过彼此接触而经由形成于缓冲层中的接触孔335a而电连接到数据线302，并且可以通过彼此接触而经由形成于第一绝缘膜中的接触孔335b而电连接到第二有源层325。
124.这里，形成于缓冲层中的接触孔335a和形成于第一绝缘膜中的接触孔335b可以交叠，并且在平面图中形成于缓冲层中的接触孔335a的面积可以小于形成于绝缘膜中的接触孔335b的面积。形成于缓冲层中的接触孔335a可以不与第二有源层325交叠。
125.板340的一部分可以与第一有源层320的一部分和第一导电层310的一部分交叠。
126.第一导电层310、第一有源层320和板340中的每一个可以用作存储电容器cst的电极。第一有源层320中与板340和第一导电层320交叠的部分可以是导电区域或其中设置有导电图案的区域。
127.板340的一部分可以通过彼此接触而经由形成于缓冲层中的接触孔337电连接到第二有源层325的一部分。
128.板340经由接触孔337接触第二有源层325的一部分的区域可以包括在与图2的驱动晶体管t1的第一节点n1相对应的区域中。
129.板340可以包括从板340的一侧突出的至少一个第一延伸部345。
130.第一延伸部345的一部分可以与第一有源层320的一部分交叠。第一延伸部345可以用作图2所示的驱动晶体管t1的栅极。第一有源层320可以用作驱动晶体管t1的有源层。
131.第三信号线303可以设置在第一信号线301和第二信号线302上或上方，并且可以在第二方向上延伸，该第二方向是与第一方向交叉的方向，第一方向是第一信号线301和第二信号线302延伸的方向。
132.第三信号线303可以与第一信号线301的一部分交叠并且也可以与第二信号线302的一部分交叠。此外，如上所述，第三信号线303也可以与第一有源层320的一部分以及第二有源层325的一部分交叠。
133.第三信号线303与第一有源层320交叠的区域可以是与图2的第三晶体管t3相对应的区域。第三信号线303与第二有源层325交叠的区域可以是与图2的第二晶体管t2相对应的区域。
134.第四信号线304可以设置为与第一信号线301的一部分交叠。此外，第四信号线304和第一信号线301可以经由形成于缓冲层和绝缘膜中的多个接触孔339和第二信号线301电连接。由此，能够减小信号线的电阻。
135.此外，第四信号线304可以包括从第四信号线304延伸的第二延伸部305。子像素可以通过第二延伸部305接收驱动电压；然而，本公开的实施方式不限于此。例如，当第一信号线301是数据线时，第四信号线304可以不设置在第一信号线301上。
136.第三导电层360可以设置于上方或上面设置有第二导电层330、第四导电层335、板
340、第三信号线303和第四信号线304的基板300上或上方。
137.第三导电层360可以是有机发光元件的阳极或阴极。
138.第三导电层360可以经由形成于设置在第二导电层330和第三导电层360之间的至少一个绝缘膜中的接触孔342接触第二导电层330的顶表面的一部分。因此，层360可以电连接到第二导电层330。
139.如上所述，第三导电层360可以电连接到第二导电层330，并且第二导电层330可以电连接到第一有源层320和第一导电层310。在此，第一导电层310、第一有源层320和第二导电层330接触的区域以及第二导电层330和第三导电层360接触的区域可以是与图2的第二节点n2相对应的区域。
140.用于电连接第一导电层310和第二导电层330的第一接触孔ch1、用于电连接第一有源层320和第二导电层330的第二接触孔ch2、以及用于电连接第二导电层330和第三导电层360电连接的接触孔342可以彼此交叠。
141.具体而言，整个第一接触孔ch1可以与第二接触孔ch2的一部分交叠。第一接触孔ch1在第二方向(第三信号线延伸的方向)上的宽度可以小于第二接触孔ch2在第二方向上的宽度。
142.另外，第一接触孔ch1的一部分和第二接触孔ch1的一部分可以与设置在第二导电层330和第三导电层360之间的至少一个绝缘膜的接触孔342的一部分交叠。
143.当第一接触孔ch1、第二接触孔ch2和接触孔342彼此间隔开时，子像素的非发光区域需要包括第一接触孔ch1所占据的面积、第二接触孔ch2所占据的面积以及由接触孔342占据的面积。
144.相反，在根据本文描述的实施方式的有机发光显示装置100中，由于整个第一接触孔ch1与第二接触孔ch2交叠，并且第一接触孔ch1的一部分和第二接触孔ch2的一部分与设置在第二导电层330和第三导电层360之间的至少一个绝缘膜的接触孔342的一部分交叠，所以可以减小与图2的驱动晶体管t1的第二节点n2相对应的点所占据的面积。
145.以这种方式，由于减小了与驱动晶体管t1的第二节点n2相对应的点的面积，所以即使有机发光显示装置100的发光区域ea的面积不减小，也能够增加存储电容器cst的面积，或者能够减小由非发光区域所占据的面积。由此，可以增加发光区域ea的面积。
146.将参照图4详细讨论以上描述。
147.图4例示了根据本公开的各方面的有机发光显示装置中的存储电容器的面积或子像素中的发光区域的比率的变化。
148.在以下描述中，为了便于描述，可以不重复地描述以上讨论的实施方式或示例的一些构造、效果等。此外，在以下描述中，相似的附图标记将用于与上述实施方式或示例的构造或元件相同的构造或元件。
149.参照图4的子像素y和z，如参照图3所描述的那样，通过具有以下结构，与其中接触孔ch1、ch2和342不交叠的结构相比，能够减小与驱动晶体管t1的第二节点n2相对应的区域的大小，该结构如下：位于与驱动晶体管t1的第二节点n2相对应的区域中的整个第一接触孔ch1与第二接触孔ch2交叠，并且第一接触孔ch1的一部分和第二接触孔ch1的一部分与设置在第二导电层330和第三导电层360之间的至少一个绝缘膜的接触孔342的一部分交叠。
150.此外，随着在非发光区域中由接触孔ch1、ch2和342所占据的面积减小，第二导电
层330与接触孔ch1、ch2和342交叠的面积也能够减小。
151.相反，参照图4的x子像素，当第一接触孔和第二接触孔435不与设置在第二导电层330和第三导电层360之间的至少一个绝缘膜的接触孔442交叠时，能够增加各个接触孔435和442所占据的面积，因此，能够增加第二导电层430中被设置为与接触孔435和442交叠的面积。
152.同时，由于第二导电层330和430与用作存储电容器cst的电极的板340设置于相同的层中，所以第二导电层330和430与板340需要彼此间隔开，以防止第二导电层330和430与板340之间的短路。
153.因此，如图4的子像素x所示，当第二导电层430的面积增加时，难以增加与第二导电层430相邻的板340的面积。
154.相反，如图4的y子像素所示，通过具有以下结构能够减小与接触孔(ch1、ch2和342)交叠的第二导电层330的尺寸：整个第一接触孔ch1与第二接触孔ch2交叠并且第一接触孔ch1的一部分和第二接触孔ch2的一部分与设置在第二导电层330和第三导电层360之间的至少一个绝缘膜的接触孔342的一部分交叠。
155.当第二导电层330的尺寸减小时，第二导电层330与板440之间的距离也可以增加。在这种情况下，即使当如图4所示地增加板440的面积时，因为其可以与第二导电层330分开，所以也可以实现包括高容量存储电容器的有机发光显示装置100。
156.此外，如图4的y子像素中所示，当板340的延伸部(区域k)与作为存储电容器cst的另一电极的第一有源层320和第一导电层310交叠时，能够增加存储电容器cst的容量。
157.具体而言，在有机发光显示装置100具有高分辨率的情况下，需要高容量的存储电容器(cst)，并且为了实现这种高容量存储电容器(cst)，需要增加设置于子像素中的存储电容器(cst)的面积。
158.每个子像素的面积是有限的，并且如果设置于非发光区域中的存储电容器(cst)的一个或更多个电极的面积增加，则包括于子像素中的发光区域的面积可以减少。这能够导致子像素的亮度降低，并且在驱动相关面板时出现余像。
159.相反，如图4的y子像素所示，由于设置在非发光区域中的整个第一接触孔ch1与第二接触孔ch2的一部分交叠，并且第一接触孔ch1的一部分和第二接触孔ch2的一部分与设置在第二导电层330和第三导电层360之间的至少一个绝缘膜的接触孔342的一部分交叠，因此能够减小由接触孔(ch1、ch2和342)占据的相应面积，因此，能够减小第二导电层330的与接触孔(ch1、ch2和342)交叠的面积。
160.因此，相对于驱动晶体管t1的第二节点n2所占据的面积的减小，能够增加存储电容器cst的至少一个电极的面积(例如，作为存储电容器的电极的板的面积)。换言之，因为能够在不减小发光区域的面积的情况下增加存储电容器cst的电极的面积，所以可以实现具有高亮度和高分辨率特性并防止余像的有机发光显示装置100。
161.因此，当比较x子像素和y子像素时，可以看出，随着板的面积增加(即，当使用板440而不是板340时)，存储电容器cst的容量从247ff增加到348ff。此外，可以看出，即使与设置在非发光区域中的板340或440相对应的存储电容器cst的面积增加，在子像素中发光区域ea所占据的面积的比率也没有变化。
162.如上所述，根据本文描述的实施方式，通过增加设置在有机发光显示装置100的非
发光区域中的板340的面积，能够增加存储电容器cst的容量，并且在另一实施方式中，如z子像素所示，代替增加板340的面积，能够相对于驱动晶体管t1的第二节点n2所占据的面积的减小来增加发光区域ea的面积。
163.具体而言，当需要有机发光显示装置100提供高亮度时，需要增加发光区域ea的面积。
164.参照图4的z子像素的结构，随着第二导电层330的尺寸的减小，板340的位置可以布置成远离发光区域，同时保持板340和第二导电层330之间的距离以及存储电容器cst的容量。结果，由于能够减小非发光区域的面积，因此通过将发光区域设计为相对于非发光区域的面积减小而具有增大的面积，可以实现具有高亮度的有机发光显示装置100。
165.因此，当比较x子像素和z子像素时，可以看出，随着板340远离发光区域ea，在不改变存储电容器cst的容量的情况下，子像素中发光区域ea所占据的面积的比率从47％增加到50％。
166.如上所述，根据本文描述的实施方式的能够实现高亮度和高分辨率的有机发光显示装置100的驱动晶体管t1的第二节点n2中所包括的区域的详细结构如下。
167.图5是在根据本公开的各方面的一个实施方式中的沿着图3的线a-b截取的截面图。
168.在以下描述中，为了便于描述，可以不重复地描述以上讨论的实施方式或示例的一些构造、效果等。此外，在以下描述中，相似的附图标记将用于与上述实施方式或示例的构造或元件相同的构造或元件。
169.参照图5，第一导电层310可以设置在基板300上。
170.第一导电层310可以包括能够吸收或反射光的导电材料。例如，第一导电层310可以包括诸如铝(al)、金(au)、银(ag)、铜(cu)、钨(w)、钼(mo)、铬(cr)、钽(ta)、钛(ti)等金属或它们的合金中的任何一种；然而，本公开的实施方式不限于此。
171.第一导电层310可以设置在第一有源层520下方，并且用于保护第一有源层520不受外部因素(例如，光)的影响，或者用作存储电容器cst的电极。
172.在图5中，第一导电层310被表示为单层结构；然而，本公开的实施方式不限于此。例如，第一导电层310可以具有多层结构。
173.缓冲层511可以设置在上面设置有第一导电层310的基板上方。
174.缓冲层511可以包括诸如氧化硅(siox)、氮化硅(sinx)或氧氮化硅(sion)的无机绝缘材料；然而，本公开的实施方式不限于此。
175.在图5中，缓冲层310被表示为单层结构；然而，本公开的实施方式不限于此。例如，缓冲层511可以具有多层结构。
176.缓冲层511可以包括第一接触孔ch1，该第一接触孔ch1暴露出第一导电层310的顶表面的一部分。
177.第一有源层520可以设置在缓冲层511的顶表面的一部分上。
178.如图5所示，根据本文描述的实施方式的有机发光显示装置100的子像素上所设置的第一有源层520可以具有单层。
179.第一有源层520可以是各种类型的半导体层。
180.第一有源层520可以由氧化物半导体形成。包括于第一有源层320中的材料可以是
金属氧化物半导体，并且可以由以下材料形成：
ⅰ
)诸如钼(mo)、锌(zn)、铟(in)、镓(ga)、锡(sn)、钛(ti)等金属的氧化物；或
ⅱ
)诸如钼(mo)、锌(zn)、铟(in)、镓(ga)、锡(sn)、钛(ti)等金属与钼(mo)、锌(zn)、铟(in)、镓(ga)、锡(sn)、钛(ti)等氧化物的组合。
181.例如，第一有源层520可以包括锌氧化物(zno)、锌锡氧化物(zto)、锌铟氧化物(zio)、铟氧化物(ino)、钛氧化物(tio)、铟镓锌氧化物(igzo)和铟锌锡氧化物(izto)中的至少一种；然而，本公开的实施方式不限于此。
182.第一有源层520可以包括导电区域和非导电区域。此外，第一绝缘膜512可以设置在第一有源层520的非导电区域上，并且第一有源层520的导电区域可以是不与第一绝缘膜512交叠的区域。
183.第一绝缘膜512可以设置在第一有源层520上。
184.第一绝缘膜512可以包括诸如氧化硅(siox)、氮化硅(sinx)或氧氮化硅(sion)的无机绝缘材料；然而，本公开的实施方式不限于此。
185.第一绝缘膜512可以包括与设置在缓冲层511中的第一接触孔ch1交叠的第二接触孔ch2。
186.因此，第一绝缘膜512也可以经由第二接触孔ch2暴露出第一导电层310的顶表面的一部分。此外，第一绝缘膜512的第二接触孔ch2可以暴露出第一有源层520的顶表面的一部分。
187.缓冲层511的整个第一接触孔ch1可以与第一绝缘膜512的第二接触孔ch2的一部分交叠。缓冲层511的第一接触孔ch1可以不与第一有源层520交叠。
188.缓冲层511的第一接触孔ch1和第一绝缘膜512的第二接触孔ch2可以通过相同的工艺形成。通过这样，可以减少形成缓冲层511和第一绝缘膜512所需的掩模的数量。
189.具体地，可以在基板300上沉积缓冲层511的材料，并且可以在缓冲层511上沉积第一有源层520的材料。在对第一有源层520的材料进行图案化之后，可以在基板300上方沉积第一绝缘膜512的材料。
190.此后，可以通过干蚀刻工艺执行在第一绝缘膜512和缓冲层511中的每一个中形成接触孔的工艺。在这种情况下，在存在缓冲层511上的第一有源层520的材料的区域中，由于第一有源层520的材料用作掩模，因此，在相应区域中可不形成缓冲层511的接触孔。
191.即，如图5所示，即使当通过相同工艺在第一绝缘膜512和缓冲层511中形成各个接触孔时，但是由于在存在第一有源层520的区域中不形成缓冲层511的第一接触，并且在绝缘膜512上不存在用作掩模的第一有源层520的材料，所以缓冲层511的第一接触孔ch1的宽度w1可以小于第一绝缘膜512的第二接触孔ch2的宽度w1。在此，缓冲层511的第一接触孔ch1的宽度w1和第一绝缘膜512的第二接触孔ch2的宽度w2中的每个宽度可以是在第二方向上的最小长度(图3中，第三信号线延伸的方向)。
192.第一绝缘膜512可以经由第二接触孔ch2暴露出设置在缓冲层511上的第一有源层520的顶表面的一部分。第一有源层520的不与第一绝缘膜512交叠的区域可以是导电区域521a。
193.如上所述，可以通过使用等离子体的干蚀刻工艺，对第一绝缘膜512的材料进行图案化，以形成具有第二接触孔ch2的第一绝缘膜512。此外，设置在与通过干蚀刻去除了第一绝缘膜512的材料的区域相对应的区域中的第一有源层520可以由于等离子体而变得导电。
194.此外，第一有源层520的与第一绝缘膜512交叠的区域可以是非导电区域521b。
195.图5例示了第一有源层520的导电区域521a是不与第一绝缘膜512交叠的区域，并且第一有源层520的非导电区域521b是与第一绝缘膜512交叠的区域的结构；然而，本公开的实施方式不限于此。在此，根据干蚀刻的工艺条件，可以提供第一有源层520的导电区域521a的一部分与第一绝缘膜512交叠的结构。
196.第二导电层330可以设置在上面设置有第一绝缘膜512的基板300上方。
197.第二导电层330可以包括诸如铝(al)、金(au)、银(ag)、铜(cu)、钨(w)、钼(mo)、铬(cr)、钽(ta)、钛(ti)等金属或它们的合金中的任何一种；然而，本公开的实施方式不限于此。
198.第二导电层330可以接触通过缓冲层511的第一接触孔ch1和第一绝缘膜512的第二接触孔ch2暴露出的第一导电层310的顶表面。
199.此外，第二导电层330可以设置在缓冲层511上方，并且接触设置在缓冲层511的第一接触孔ch1周围的第一有源层520的导电区域521a。
200.换言之，第二导电层330可以电连接到第一导电层310，并且也可以电连接到第一有源层520。
201.第二绝缘膜513可以设置在第二导电层330上。
202.第二绝缘膜513可以包括诸如氧化硅(siox)、氮化硅(sinx)或氧氮化硅(sion)的无机绝缘材料；然而，本公开的实施方式不限于此。
203.第二绝缘膜513可以包括第三接触孔ch3，该第三接触孔ch3暴露出第二导电层330的顶表面的一部分。第二绝缘膜513的第三接触孔ch3可以与形成于缓冲层511中的第一接触孔ch1的一部分交叠，并且与形成于第一绝缘膜512中的第二接触孔ch2的一部分交叠。
204.由此，第二导电层330的与第一导电层310接触的一部分以及第二导电层330的设置在缓冲层511和第一绝缘膜512上的至少一部分可以与第二绝缘膜513的第三接触孔ch3交叠。
205.第三绝缘膜514可以设置在第二绝缘膜513上。
206.第三绝缘膜514可以包括有机绝缘材料；然而，本公开的实施方式不限于此。
207.第三绝缘膜514可以包括与第二绝缘膜513的第三接触孔ch3交叠的第四接触孔ch4。第三绝缘膜514可以经由第四接触孔ch4暴露出第二导电层330的顶表面的一部分。
208.第二绝缘膜513的第三接触孔ch3的面积和第三绝缘膜514的第四接触孔ch4的面积可以具有相同尺寸；然而，本公开的实施方式不限于此。例如，第二绝缘膜513的第三接触孔ch3的面积可以小于第三绝缘膜514的第四接触孔ch4的面积。在这种情况下，第二绝缘膜513的整个第三接触孔ch3可以与第三绝缘膜514的第四接触孔ch4的一部分交叠。
209.第三导电层360可以设置在第三绝缘膜514上。
210.第三导电层360可以包括透明导电材料，例如，铟锡氧化物(ito)、铟锌氧化物(izo)或铟镓锌氧化物(igzo)中的至少一种；然而，本公开的实施方式不限于此。
211.第三导电层360可以经由第二绝缘膜513的第三接触孔ch3和第三绝缘膜514的第四接触孔ch4接触第二导电层330。换言之，作为设置在第二导电层330和第三导电层360之间的绝缘膜的第三绝缘膜513和第四绝缘膜514的接触孔342可以与第二导电层330的一部分交叠，并且由于第三导电层360设置在第三绝缘膜513和第四绝缘膜514的接触孔342中，
因此第三导电层360可以接触第二导电层330。
212.因此，第三导电层360可以电连接到第二导电层330，第二导电层330电连接到第一导电层310和第一有源层520。
213.如上所述，在与根据本文描述的实施方式的有机发光显示装置100的驱动晶体管t1的第二节点n2相对应的区域中，缓冲层511的第一接触孔ch1可以与第一绝缘膜512的第二接触孔ch2的一部分交叠。此外，缓冲层511的第一接触孔ch1的一部分和第一绝缘膜512的第二接触孔ch1的一部分可以与第二绝缘膜513的第三接触孔ch3的一部分和第三绝缘膜514的第四接触孔ch4的一部分交叠。
214.此外，第一导电层310、第一有源层520、第二导电层330和第三导电层340经由接触孔(ch1、ch2、ch3和ch4)彼此电连接。
215.同时，图5例示了第一有源层520具有单层结构；然而，本公开的实施方式不限于此。
216.例如，第一有源层520可以具有两层或更多层的多层结构。参照图6详细讨论该多层结构。
217.图6是例示在根据本公开的各方面的另一实施方式中沿着图3的线a-b截取的区域的截面图。
218.在以下描述中，为了便于描述，可以不重复地描述以上讨论的实施方式或示例的一些构造、效果等。此外，在以下描述中，相似的附图标记将用于与上述实施方式或示例的构造或元件相同的构造或元件。
219.如图6所示，根据本文描述的实施方式的有机发光显示装置100包括第一导电层310、包括第一接触孔ch1的缓冲层511、有源层620、包括第二接触孔ch2的第一绝缘膜512、第二导电层330、包括第三接触孔ch3的第二绝缘膜513、包括第四接触孔ch4的第三绝缘膜514、以及第三导电层360。
220.设置在缓冲层511上的第一有源层620可以包括有源图案621和设置在有源图案621上的至少一个导电图案622。
221.有源图案621可以由氧化物半导体形成。包括于第一有源层620中的材料可以是金属氧化物半导体，并且可以由以下材料形成：
ⅰ
)诸如钼(mo)、锌(zn)、铟(in)、镓(ga)、锡(sn)、钛(ti)等金属的氧化物；或
ⅱ
)诸如钼(mo)、锌(zn)、铟(in)、镓(ga)、锡(sn)、钛(ti)等金属与钼(mo)、锌(zn)、铟(in)、镓(ga)、锡(sn)、钛(ti)等氧化物的组合。
222.例如，有源图案621可以包括锌氧化物(zno)、锌锡氧化物(zto)、锌铟氧化物(zio)、铟氧化物(ino)、钛氧化物(tio)、铟镓锌氧化物(igzo)和铟锌锡氧化物(izto)中的至少一种；然而，本公开的实施方式不限于此。
223.导电图案622可以包括诸如铝(al)、金(au)、银(ag)、铜(cu)、钨(w)、钼(mo)、铬(cr)、钽(ta)、钛(ti)等金属或它们的合金中的任何一种；然而，本公开的实施方式不限于此。例如，导电图案622可以包括钼(mo)和钛(ti)的合金；然而，本公开的实施方式不限于此。
224.导电图案622可以设置在有源图案621上，以帮助与其他组件的电连接。此外，导电图案622可以在有源图案621的导电过程中用作掩模，从而用于在没有附加掩模的情况下帮助有源图案621的导电过程。
225.第一绝缘膜512可以设置为暴露出有源图案621的顶表面的一部分和至少一个侧表面。第一绝缘膜512可以设置为暴露出有源图案621的顶表面的一部分和至少一个侧表面。
226.导电图案622可以设置为暴露出有源图案621的顶表面的一部分和至少一个侧表面。
227.有源图案621可以包括导电区域621a和非导电区域621b。
228.有源图案621的导电区域621a可以是或者包括不与第一绝缘膜512和导电图案622交叠的区域。在该实施方式中，有源图案621的非导电区域621b可以是与导电图案622交叠的区域。
229.在另一实施方式中，有源图案621的导电区域621a可以包括不与第一绝缘膜512交叠并且与导电图案622交叠的区域。在该实施方式中，有源图案621的非导电区域621b可以是与第一绝缘膜512交叠并且与导电图案622的一部分交叠。
230.在另一实施方式中，有源图案621的导电区域621a的一部分可以与第一绝缘膜512和导电图案622交叠。在该实施方式中，有源图案621的非导电区域621b可以与第一绝缘膜512的一部分交叠。
231.可以通过对第一绝缘膜512和缓冲层511的干蚀刻工艺来形成有源图案621的导电区域621a。在这种情况下，设置在有源图案621上的导电图案622用作掩模，因此，有源图案621的不与导电图案622交叠的区域可以通过等离子体而导电。
232.此外，依据干蚀刻工艺条件，有源图案621的导电区域621a可以延伸到与导电图案622交叠的区域的一部分。
233.有源图案621的导电区域621a的延伸部可以接触导电图案622。例如，如图6所示，当导电图案622的一端位于有源图案621的导电区域621a与非导电区域621b之间的边界时，导电图案622可以至少接触有源图案621的、在导电图案622的导电区域621a和非导电区域621b之间的边界处的导电区域621a的一部分。
234.此外，当有源图案621的导电区域621a的一部分与导电图案622的一部分交叠时，导电图案622可以接触有源图案621的导电区域621a的顶表面的一部分。
235.第二导电层330可以设置在上面设置有第一绝缘膜512的基板300上方。
236.第二导电层330的一部分可以与第一有源层620的一部分交叠，并且第二导电层330的其余部分可以不与第一有源层620交叠。
237.另外，第二导电层330可以通过设置于第一绝缘膜512中的第二接触孔ch2接触有源图案621的一部分和第一有源层620的导电图案622的一部分。
238.具体地，第二导电层330可以接触不与第一绝缘膜512交叠的导电图案622的顶表面的一部分和至少一个侧表面。此外，第二导电层330可以接触不与导电图案622交叠的有源图案621的顶表面的一部分和至少一个侧表面(即，有源图案621的导电区域621a)。
239.第二导电层330可以经由设置于第一绝缘膜512中的第二接触孔ch2和设置于缓冲层511中的第一接触孔ch1接触第一导电层310的顶表面的一部分。
240.因此，第二导电层330可以经由第一接触孔ch1和第二接触孔ch2电连接到第一导电层310、第一有源层520的有源图案521和导电图案522。
241.根据本文所述的实施方式，导电图案622的电阻可以低于有源图案621的电阻。以
这种方式，由于导电图案622设置在有源图案621上，并且第二导电层330电连接至第一有源层620的导电图案622，因此可以减小接触电阻。
242.具有第三接触孔ch3的第二绝缘膜513和具有第四接触孔ch4的第三绝缘膜514可以设置在第二导电层330上或上方。
243.第三接触孔ch3和第四接触孔ch4中的每一个接触孔的一部分可以与第一接触孔ch1的一部分和第二接触孔ch2的一部分交叠。
244.如图6所示，第二接触孔ch2的一部分与第一有源层620的一部分交叠，但是第一接触孔ch1、第三接触孔ch3和第四接触孔ch4的全部或一个或更多个可以不与第一有源层620交叠。
245.第三导电层360可以设置在上面设置有第一绝缘膜513和第三绝缘膜514的基板上方。第三导电层360可以经由第三接触孔ch3和第四接触孔ch4电连接到第二导电层330。
246.这里，第三导电层360的一部分可以在第三接触孔ch3和第四接触孔ch4与第一接触孔ch1的一部分和第二接触孔ch2的一部分交叠的区域中接触第二导电层330的一部分，并且第三导电层360的其余部分或者另一部分可以在第三接触孔ch3和第四接触孔ch4不与第一接触孔ch1和第二接触孔ch2交叠的区域中接触第二导电层330的一部分。
247.同时，在图5和图6中，例示了其中有源层320和520的一个边缘与缓冲层411的一个边缘交叠的结构，但是根据本文描述的实施方式的有机发光显示装置100的结构不限于此。
248.在下文中，将详细给出对根据本公开实施方式的有机发光显示装置100的进一步结构的讨论。
249.图7是例示在根据本公开的又一实施方式中的沿着图3的线a-b截取的区域的截面图。
250.在以下描述中，为了便于描述，可以不重复地描述以上讨论的实施方式或示例的一些构造、效果等。此外，在以下描述中，相似的附图标记将用于与上述实施方式或示例的构造或元件相同的构造或元件。
251.参照图7，第一有源层720的有源图案721可以设置在缓冲层511的顶表面的一部分上，并且第一有源层720的导电图案722可以设置在有源图案721上。
252.有源图案721可以包括导电区域721a和非导电区域721b。
253.有源图案721和导电图案722可以设置为暴露出缓冲层511的顶表面的一部分。导电图案722可以设置为暴露出有源图案721的顶表面的一部分和至少一个侧表面。
254.缓冲层511可以包括第一接触孔ch1，该第一接触孔ch1暴露出第一导电层310的顶表面的一部分。从缓冲层511的对应于第一接触孔ch1的内部的一个侧表面711延伸的延伸部的顶表面的一部分可以不与第一有源层720的有源图案721和导电图案722交叠，并且也可以不与设置在第一有源层720上的第一绝缘膜512交叠。
255.多个突起770可以设置在不与第一有源层720和第一绝缘膜512交叠并且从缓冲层511的由第一接触孔ch1形成的一个侧表面711延伸的延伸部的顶表面的至少一部分中。
256.多个突起770的形状可以是不规则的；然而，本公开的实施方式不限于此。
257.可以通过用于形成第一绝缘膜512的第二接触孔ch2的干蚀刻工艺来形成多个突起770。
258.具体地，在形成第一绝缘膜512之前，可以在其中未形成第一接触孔ch1的第一缓
冲层511的材料上顺序沉积有源图案721的材料和导电图案722的材料。
259.此外，在使用湿蚀刻对导电图案722进行图案化之后，可以通过使用湿蚀刻对有源图案721的材料进行图案化的工艺来形成包括保持非导电状态的有源图案721的第一有源层720。
260.在这种情况下，由于导电图案722设置在有源图案721上，所以这用于防止在对有源图案721的材料进行图案化的过程中通过蚀刻溶液完全去除有源图案721，并使得形成有源图案721的材料能够被图案化，从而使得能够在导电图案722下方形成有源图案721。也就是说，可以通过导电图案722来提高第一有源层720的工艺稳定性。
261.如上所述，当使用湿蚀刻对有源图案721进行图案化时，由于蚀刻溶液的影响，有源图案721的外边缘可以具有非常薄的厚度。
262.之后，在包括保持非导电状态的有源图案721和导电图案722的第一有源层720上沉积第一绝缘膜512的材料之后，可以通过对第一绝缘膜512的材料和缓冲层511的材料执行干蚀刻来基本上同时形成第一接触孔ch1和第二接触孔ch2。
263.在去除第一绝缘膜512的材料的干蚀刻工艺中，可以通过去除位于与未设置有有源图案721的区域相对应的区域中的缓冲层711的材料，来形成缓冲层511的第一接触孔ch1。
264.另外，可以通过等离子体去除有源图案721的外边缘(具有薄的厚度)以暴露出缓冲层511的顶表面的一部分。因此，可以通过等离子体在缓冲层511的顶表面中的与第一接触孔ch1相邻的一部分上形成多个突起770。
265.换言之，在缓冲层511中形成第一接触孔ch1的过程中，由于厚度薄的有源图案721的材料保留在从缓冲层511的由图7中所示的第一接触孔ch1形成的一个侧表面711延伸的延伸部的顶表面的一部分中，所以通过去除其中没有形成第一接触孔ch1的、厚度薄的有源图案721，可以在缓冲层511的顶表面上形成多个突起770。
266.此外，在形成第一接触孔ch1和第二接触孔ch2的过程中，有源图案721的材料中未被等离子体去除并且暴露出的部分可以变得导电，并用作有源图案721的导电区域。
267.图7例示了有源图案721的导电区域721a是不与第一绝缘膜512交叠的区域，而有源图案721的非导电区域721b是与第一绝缘膜512交叠的区域的结构；然而，本公开的实施方式不限于此。在此，依据干蚀刻的工艺条件，可以提供其中有源图案721的导电区域721a的一部分与第一绝缘膜512交叠的结构。
268.有源图案721的导电区域721a可以通过接触而与导电图案722的一部分电连接。
269.第二导电层330可以设置在缓冲层511、第一有源层720和第一绝缘膜512上或上方。
270.第二导电层330可以经由设置于第一绝缘膜512中的第二接触孔ch2，接触第一有源层720的有源图案722的顶表面的一部分和至少一个侧表面。第二导电层330可以经由设置于第一绝缘膜512中的第二接触孔ch2，接触第一有源层720的有源图案721的导电图案721a的顶表面的一部分和至少一个侧表面。
271.第二导电层330可以与设置在缓冲层511的顶表面的一部分上的多个突起770中的全部或一些突起的表面接触。
272.包括第三接触孔ch3的第二绝缘膜513和包括第四接触孔ch4的第三绝缘膜513可
以设置在第二导电层330上。
273.第三接触孔ch3和第四接触孔ch4中的每一个接触孔的一部分可以与缓冲层511的第一接触孔ch1的一部分和第二接触孔ch2的一部分交叠。第三接触孔ch3和第四接触孔ch4中的每一个接触孔的其余部分可以不与第一接触孔ch1和第二接触孔ch2交叠。
274.第三接触孔ch3和第四接触孔ch4可以不与缓冲层511的多个突起770交叠。缓冲层511的多个突起770可以不与第一接触孔ch1交叠，但是可以与第二接触孔ch2的一部分交叠。
275.第三导电层360可以设置在第三绝缘膜513上。
276.第三导电层360可以经由第三接触孔ch3和第四接触孔ch4电连接到第二导电层330。
277.同时，在与图2的驱动晶体管t1的第二节点n2相对应的区域中，根据本文描述的实施方式的有机发光显示装置100的缓冲层511、第一有源层(320、520、620和720)、第一绝缘膜512和第二导电层330的设置结构不限于图5至图7所示的结构；因此，可以以各种方式形成。
278.在下文中，参照图8和图10，将给出对根据本公开的各方面的有机发光显示装置的其他结构的讨论。
279.图8至图10例示了根据本公开的各方面的有机发光显示装置中的缓冲层、第一有源层、第一绝缘膜和第二导电层的布置的各种实施方式。
280.在以下描述中，为了便于描述，可以不重复地描述以上讨论的实施方式或示例的一些构造、效果等。此外，在以下描述中，相似的附图标记将用于与上述实施方式或示例的构造或元件相同的构造或元件。
281.参照图8，第一有源层820的有源图案821可以设置在缓冲层511的顶表面的一部分上，并且第一有源层820的导电图案822可以设置在有源图案821上。
282.有源图案821可以包括导电区域821a和非导电区域821b。图8例示了以下结构：有源图案821的导电区域821a是不与第一绝缘膜512交叠的区域，而有源图案821的非导电区域821b是与第一绝缘膜512交叠的区域；然而，本公开的实施方式不限于此。在此，依据工艺条件，可以提供其中有源图案821的导电区域821a的一部分与第一绝缘膜512交叠的结构。
283.导电图案822的一部分可以接触有源图案821的导电区域821a的一部分。
284.有源图案821和导电图案822可以设置为暴露出缓冲层511的顶表面的一部分。导电图案822可以设置为暴露出有源图案821的顶表面的一部分和至少一个侧表面。
285.缓冲层511可以包括第一接触孔ch1，该第一接触孔ch1暴露出第一导电层310的顶表面的一部分。从缓冲层511的由第一接触孔ch1形成的一个侧表面711延伸的延伸部的顶表面的一部分可以不与第一有源层820的有源图案821和导电图案822交叠，并且也可以不与设置在第一有源层820上的第一绝缘膜512交叠。
286.第二导电层330可以接触不与第一绝缘层512交叠的第一有源层820和缓冲层511的表面。
287.第二导电层330可以经由第一绝缘膜512的第二接触孔ch2，接触第一有源层820的导电区域821a的一部分和导电图案822的一部分。
288.形成图8中所示的缓冲层511的第一接触孔ch1和第一绝缘膜512的第二接触孔ch2
的过程可以与参照图7描述的过程相同。
289.与图7的结构相比，在图8的结构中，根据形成缓冲层511的第一接触孔ch1和第一绝缘膜512的第二接触孔ch2的工艺条件，在不与第一有源层820和第一绝缘膜512交叠并且从缓冲层511的一个侧表面711延伸出的延伸部的顶表面的一部分中可以不形成突起。
290.包括第三接触孔ch3的第二绝缘膜513和包括第四接触孔ch4的第三绝缘膜513可以设置在第二导电层330上或上方。
291.第三接触孔ch3和第四接触孔ch4可以与缓冲层511的第一接触孔ch1的一部分和第二接触孔ch2的一部分交叠。
292.第三导电层360可以设置在第三绝缘膜513上。
293.第三导电层360可以经由第三接触孔ch3和第四接触孔ch4电连接到第二导电层330。
294.同时，尽管图6至图8例示了以下结构：第一有源层(620、720或820)的有源图案(621、721或821)的顶表面的一部分不与导电图案(622、722或822)交叠；然而，本公开的实施方式不限于此。
295.参照图9，第一有源层920的有源图案921的至少一个外边缘可以与其导电图案922的外边缘交叠。
296.在本实施方式中，在将有源图案921的材料沉积在缓冲层511的材料上之后，可以在有源图案921的材料上沉积导电图案922的材料，然后可以通过使用光致抗蚀剂的湿蚀刻来对导电层922的材料进行图案化。
297.此后，通过使用光致抗蚀剂和导电图案922对有源图案921的材料进行湿蚀刻和图案化，可以形成第一有源层920的有源图案921和导电图案922，如图9所示。具体地，光致抗蚀剂图案的一个外边缘可以与导电图案922的一个外边缘交叠，并且当使用光致抗蚀剂图案和导电图案922作为掩模来湿蚀刻有源图案921的材料时，导电图案922的外边缘和有源图案921的外边缘可以交叠，如图9所示。
298.此外，保持为非导电状态的有源图案921的顶表面可以被导电图案922覆盖，并且有源图案921的侧表面可以不被导电图案922覆盖并且可以以暴露状态存在。
299.此后，在去除设置在导电图案922上的光致抗蚀剂图案之后，可以沉积第一绝缘膜512的材料。
300.可以通过干蚀刻工艺在第一绝缘膜512中形成第二接触孔ch2，并且同时，可以在缓冲层511中形成第一接触孔ch2。在该过程中，有源图案921的未被导电图案922覆盖的侧表面可以通过等离子体变得导电。
301.通过改变诸如干蚀刻处理时间和等离子能量的大小的条件，有源图案921的内部以及形成有源图案921的侧表面的表面可以变得导电。
302.以这种方式，有源图案921可以包括导电区域921a和非导电区域921b。
303.导电图案922可以与对应于有源图案921的至少一侧的有源图案921的导电区域921a交叠。因此，有源图案921的导电区域921a可以电连接到导电图案922的一部分。
304.第一绝缘膜512可以设置在第一有源层920上，并且第二导电层330可以设置在第一绝缘膜512上。
305.第二导电层330可以经由形成于第一绝缘膜512中的第二接触孔ch2，接触第一有
源层920的有源图案922的顶表面的一部分和至少一个侧表面。此外，第二导电层330可以与第一有源层920的有源图案921的导电区域921a接触。
306.包括第三接触孔ch3的第二绝缘膜513和包括第四接触孔ch4的第三绝缘膜513可以设置在第二导电层330上。
307.第三接触孔ch3和第四接触孔ch4可以与缓冲层511的第一接触孔ch1的一部分和第二接触孔ch2的一部分交叠。
308.第三导电层360可以设置在第三绝缘膜513上。
309.第三导电层360可以经由第三接触孔ch3和第四接触孔ch4电连接到第二导电层330。
310.接下来，参照图10，可以设置第一有源层1020的有源图案1021以暴露出导电图案1022的后表面的一部分。
311.可以通过图9中描述的工艺形成具有有源图案1021暴露出导电图案1022的后表面的一部分的结构的第一有源层1020。
312.与图9的结构相比，在图10的结构中，由于在使用光致抗蚀剂图案和导电图案1022的有源图案1021的材料的湿蚀刻工艺中，有源图案1021的材料可以被蚀刻溶液过蚀刻，考虑到这种情况提供以下结构：允许有源图案1021暴露出导电图案1022的后表面的一部分。
313.在沉积第一有源层1020之后，在第一绝缘层512中形成第二接触孔ch2并且在缓冲层511中形成第一接触孔ch1的干蚀刻工艺中，未被导电图案1022覆盖的有源图案1021的侧表面可以通过等离子体而变得导电。具体而言，由于等离子体不仅具有线性，而且即使当有源图案1021的侧表面具有与导电图案1022交叠的结构时，导电图案1022也不会接触有源图案1021的侧表面，所以有源图案1021的侧表面可以通过等离子体而变得导电。
314.在这种情况下，保持为非导电状态的有源图案1021的顶表面可以被导电图案1022覆盖，并且有源图案1021的侧表面可以不被导电图案1022覆盖并且可以以暴露状态存在。
315.有源图案1021可以包括导电区域1021a和非导电区域921b。有源图案1021的导电区域1021a可以是与有源图案1021的至少一个侧表面相对应的区域，而其余区域可以是非导电区域1021b。
316.有源图案1021的一个侧表面和顶表面之间的边界区域也可以变得导电，并且导电图案1022的后表面可以接触有源图案1021的一侧表面和顶表面之间的边界区域。
317.第一绝缘膜512可以设置在第一有源层1020上，并且第二导电层330可以设置在第一绝缘膜512上。
318.第二导电层330可以经由设置于第一绝缘膜512中的第二接触孔ch2，接触第一有源层1020的导电图案1022的顶表面、至少一侧、和/或后表面的一个或更多个部分。
319.第二导电层330可以经由形成于第一绝缘膜512中的第二接触孔ch2，接触作为第一有源层1020的有源图案1021的导电区域1021a的有源图案1021的侧表面。
320.即，即使当通过形成设置于基板300上方的元件以暴露出导电图案1022的后表面的一部分的工艺来过蚀刻有源图案1021时，因为导电图案1011可以接触作为有源图案1021的导电区域1021b的有源图案1021的一个侧表面，并且第二导电层330可以接触第一有源层1020，所以该结构能够使得容易地驱动相关联的子像素。
321.包括第三接触孔ch3的第二绝缘膜513和包括第四接触孔ch4的第三绝缘膜513可
以设置在第二导电层330上。
322.第三接触孔ch3和第四接触孔ch4可以与缓冲层511的第一接触孔ch1的一部分和第二接触孔ch2的一部分交叠。
323.第三导电层360可以设置在第三绝缘膜513上。
324.第三导电层360可以经由第三接触孔ch3和第四接触孔ch4电连接到第二导电层330。
325.接下来，将参照附图描述根据本文描述的实施方式的有机发光显示装置100的子像素中的驱动晶体管t1的第二节点n2中所包括的区域的另一结构。
326.图11是根据本公开的各方面的沿着图3的线c-d截取的截面图。
327.在以下描述中，为了便于描述，可以不重复地描述以上讨论的实施方式或示例的一些构造、效果等。此外，在以下描述中，相似的附图标记将用于与上述实施方式或示例的构造或元件相同的构造或元件。
328.在下面的描述中，将基于应用图6所示的第一有源层620的结构来描述第一有源层。
329.参照图11，第一导电层310可以设置在基板300上。
330.缓冲层511可以设置在第一导电层310上。
331.缓冲层511可以包括第一接触孔ch1，该第一接触孔ch1暴露出第一导电层310的顶表面的一部分。
332.第一绝缘膜512可以设置在缓冲层511上。
333.第一绝缘膜512可以包括与第一接触孔ch1交叠的第二接触孔ch2。
334.第二导电层330可以设置在第一绝缘膜512上。
335.第二导电层330可以经由缓冲层511的第一接触孔ch1和第一绝缘膜512的第二接触孔ch2来接触第一导电层310的顶表面的一部分。
336.第二绝缘膜513可以设置在第二导电层330上。
337.第二绝缘膜513可以包括与第一接触孔ch1和第二接触孔ch2交叠的第三接触孔ch3。
338.第三接触孔ch3可以暴露出第二导电层330的顶表面的一部分。具体地，第三接触孔ch3可以与设置在第一接触孔ch1和第二接触孔ch2中的整个第二导电层330交叠，并且与第二导电层330的一部分交叠，第二导电层330的所述一部分设置在围绕第二接触孔ch2的第一绝缘膜512的顶表面的一部分中。
339.第三绝缘膜514可以设置在第二绝缘膜315上。
340.第三绝缘膜514可以包括与第三接触孔ch3交叠的第四接触孔ch4。
341.第四接触孔ch4可以与第三接触孔ch3交叠，以暴露出第二导电层330的顶表面的一部分。具体地，第四接触孔ch4可以与设置在第一接触孔ch1和第二接触孔ch2中的整个第二导电层330交叠，并且与第二导电层330的一部分交叠，第二导电层330的所述一部分设置在围绕第二接触孔ch2的第一绝缘膜512的顶表面的一部分中。
342.第三导电层360可以设置在第三绝缘膜514上。
343.第三导电层360可以经由第三接触孔ch3和第四接触孔ch4接触第二导电层330的顶表面的一部分。
344.具体地，第三导电层360可以接触设置在第一接触孔ch1和第二接触孔ch2中的第二导电层330，并且也第二导电层330的一部分交叠，第二导电层330的所述一部分可以设置在围绕第二接触孔ch2的第一绝缘膜512的顶表面的一部分上。
345.即，在沿着图3的c-d切割的区域中，第一导电层310、第二导电层330和第三导电层360可以电连接。
346.此外，如图11所示，在图3的沿着c-d切割的区域中，可以不设置第一有源层。即，可以看出，第一接触孔至第四接触孔ch1、ch2、ch3和ch4交叠的区域不与第一有源层交叠。
347.同时，当多个接触孔交叠的区域(诸如，第一接触孔至第四接触孔ch1、ch2、ch3和ch4交叠的结构)与图3所示的结构中描述的第一有源层或第二有源层交叠时，存在在形成多个接触孔的工艺中可能损坏第一有源层或第二有源层的可能性，或者因为第一有源层或第二有源层被过蚀刻，包括第一接触孔至第四接触孔ch1、ch2、ch3和ch4的第一绝缘层或第二有源层的各个部分可能被暴露出来，因此可能损坏这些绝缘膜。
348.具体而言，当通过湿蚀刻工艺对设置在基板300上方的至少一个元件的一部分进行图案化时，由于蚀刻溶液而可能发生相关联的有源层的意外的过蚀刻，因此也可能损坏设置于有源层下方的缓冲层511。例如，可能出现诸如形成尺寸过大的第一接触孔ch1的情况的结构缺陷。
349.然而，在根据本文描述的实施方式的有机发光显示装置100中，不仅第三接触孔ch3和第四接触孔ch4交叠的区域，而且第一接触孔至第四接触孔ch1、ch2、ch3和ch4交叠的区域不与第一有源层交叠，因此，可以防止由于有源层的过蚀刻而损坏缓冲层。
350.此外，如上所述，由于整个第一接触孔ch1与第二接触孔ch2交叠，并且第一接触孔ch1和第二接触孔ch2与第三接触孔ch3和第四接触孔ch4交叠，因此，能够减小由多个接触孔所占据的面积，因此能够增加位于相关联的子像素中的存储电容器的尺寸。
351.根据本文描述的实施方式的有机发光显示装置100的存储电容器可以包括多层电极，从而能够实现具有高容量特性的存储电容器。
352.将参照图12讨论根据本文描述的实施方式的存储电容器的结构。
353.图12是根据本公开的各方面的沿着图3的线e-f截取的截面图。
354.在以下描述中，为了便于描述，可以不重复地描述以上讨论的实施方式或示例的一些构造、效果等。此外，在以下描述中，相似的附图标记将用于与上述实施方式或示例的构造或元件相同的构造或元件。
355.在下面的描述中，将基于应用图6所示的第一有源层620的结构来描述第一有源层。
356.参照图12，第一导电层310、缓冲层511、第一有源层620的有源图案621和第一有源层620的导电图案622、第一绝缘膜512、板340、第二绝缘膜513、第三绝缘膜514和第三导电层360可以顺序地设置在基板300上方。
357.如上所述，板340可以与第二导电层330设置在相同的层中。
358.在包括无机绝缘材料的一个或更多个层设置在第一导电层310、第一有源层620的有源图案621和板340之间的情况下，第一导电层310、第一有源层620的有源图案621和板340中的每一个彼此交叠地设置，从而用作存储电容器的电极。
359.根据本文所述的实施方式，由于第一有源层620包括导电图案622，并且板340、第
一有源层620和第一导电层310交叠的大部分区域被用作存储电容器cst，因此，能够实现具有高分辨率的有机发光显示装置100。
360.虽然图12示出了第一有源层620包括导电图案621的结构；然而，如图5所示，第一有源层520可以具有仅包括有源图案的结构。在这种情况下，有源图案的位于设置了存储电容器的区域中的区域可以是导电区域。
361.由于根据本文描述的实施方式的有机发光显示装置100的存储电容器具有多层结构，因此，能够实现具有高容量特性的存储电容器。
362.根据本公开的各方面，由于设置在驱动晶体管的第二节点所在的区域中的多个接触孔被设置为交叠，并且由此能够减小与多个接触孔交叠的导电层的尺寸，因此，可以通过使得能够在不减小存储电容器的面积的情况下减小非发光区域的面积并且相对于非发光区域的面积减小来增加发光区域的面积，来提供具有高亮度特性的有机发光显示面板和包括该显示面板的有机发光显示装置。
363.此外，根据本公开的方面，由于设置在驱动晶体管的第二节点所在的区域中的多个接触孔交叠，并且由此能够减小与多个接触孔交叠的导电层的尺寸，因此，能够在不减小发光区域的面积的情况下增加存储电容器的尺寸或容量，并且由此可以提供具有高亮度和高分辨率的有机发光显示面板以及包括该显示面板的有机发光显示装置。
364.此外，根据本公开的方面，由于有源层包括有源图案和设置在有源图案上的导电图案，所以可以提供能够容易地驱动子像素的有机发光显示面板以及包括该显示面板的有机发光显示装置。
365.此外，根据本公开的方面，由于有源层不与多个接触孔的形成区域的一部分交叠，因此可以提供具有能够防止有源层或缓冲层在相关工艺中被损坏的结构的有机发光显示面板以及包括该显示面板的有机发光显示装置。
366.已经给出了以上描述以使本领域的任何技术人员能够制造和使用本发明的技术构思，并且已经在特定应用及其要求的上下问中提供了以上描述。对所描述的实施方式的各种修改，添加和替换对于本领域技术人员将是显而易见的，并且在不脱离本发明的精神和范围的情况下，本文中定义的一般原理可以应用于其他实施方式和应用。以上描述和附图仅是出于示例性目的提供了本发明的技术构思的示例。即，所公开的实施方式旨在说明本发明的技术构思的范围。因此，本发明的范围不限于所示的实施方式，而是符合与权利要求一致的最广泛的范围。本发明的保护范围应该基于所附权利要求来解释，并且在其等同范围内的所有技术构思应当被解释为包括在本发明的范围内。
367.相关申请的交叉引用
368.本技术要求于2020年12月18日在韩国知识产权局提交的韩国专利申请no.10-2020-0178383的优先权，其公开内容通过引用合并于此。