一种优化导通电阻的集成肖特基VDMOS器件

一种优化导通电阻的集成肖特基vdmos器件
技术领域
1.本发明属于功率半导体技术领域，特别涉及一种优化导通电阻的集成肖特基vdmos器件。


背景技术：

2.从上世纪50年代以来，功率半导体器件就在店里控制电路和电源开关电路中起着十分重要的作用。其中功率mosfet器件凭借其低导通电阻和高开关速度在功率半导体器件市场上得到的广泛应用。
3.垂直双扩散金属-氧化物-半导体场效应晶体管(vertical double-diffused metal oxide semiconductor,vdmosfet)是功率mosfet中经常使用的一类器件，主要用于汽车电子、变频器、开关电源、电机调速器、高频振荡器领域。
4.在很多大功率开关应用中，功率mosfet都需要一个续流二极管在mosfet关断时提供电流通路，通常为肖特基二极管与功率mosfet反并联。一般存在两种反并联的形式：其一为在功率mosfet外部反并联一个肖特基二极管，但这样会增大电路规模，引入更多的寄生电容电感；其二为直接利用mosfet的轻掺杂外延层与源区金属做成肖特基接触，在器件内部形成肖特基二极管结构。但该方法由于在器件横向上引入肖特基电极，会增大器件元胞面积，影响器件的正向导通性能。


技术实现要素：

5.本发明所要解决的技术问题在于：针对普通源极集成肖特基器件元胞宽度增加导致正向导通性能变弱的问题，提供了一种优化导通电阻的集成肖特基vdmos器件结构。
6.本发明为解决上述技术问题，具体提供的技术方案如下所述：
7.一种优化导通电阻的集成肖特基vdmos器件，包括自下而上依次设置的金属漏电极1，n型半导体衬底2、在n型外延层3；还包括在n型外延层3上方的肖特基接触电极8、肖特基接触电极8后部的源极欧姆接触电极7；
8.从n型半导体衬底2指向在n型外延层3的方向为y轴方向；从源极欧姆接触电极7指向肖特基接触电极8的方向为z轴方向，x轴垂直于y轴和z轴；
9.所述集成肖特基vdmos器件具有条形元胞结构，器件的半元胞包括：在n型外延层3内部上方形成的p型阱区4，p型阱区4内部上表面设有p型体接触区5和n型源区6，p型阱区4的上表面沿z轴方向设置多个不连通的矩形开孔，每个矩形开孔在y轴方向延伸，矩形开孔内部由n型外延层3填充，所述每个矩形开孔在xoz平面上被p型体接触区5包围，z轴方向上相邻的肖特基接触区11之间为p型体接触区5，p型体接触区5和n型源区6接触，n型源区6和p型体接触区5的共同引出端为源极欧姆接触电极7；在p型阱区4和n型外延层3之上具有栅氧化层9，所述栅氧化层9上表面具有多晶硅栅10；所述矩形开孔为肖特基接触区11，肖特基接触区11之上具有肖特基接触电极8，所述肖特基接触电极8与肖特基接触区11相接触，形成肖特基二极管结构；所述肖特基接触电极8与源极欧姆接触电极7连接同一点位；
10.体接触区5、p型阱区4、源极欧姆接触电极7、肖特基接触电极8位于整个元胞的中心线两侧呈对称分布；所述肖特基接触电极8与源极欧姆接触电极7在x方向的宽度一致。
11.作为优选方式，z轴方向上肖特基接触区11等间距设置。
12.作为优选方式，z轴方向上相邻肖特基接触区11的间距为3微米。
13.作为优选方式，所述集成肖特基vdmos器件制作在硅、碳化硅半导体材料中。
14.作为优选方式，所述集成肖特基vdmos器件的源极欧姆接触电极7的材料为镍或镍合金，肖特基接触电极8的材料为镍。
15.z轴方向上肖特基接触区11的纵向长度与间隔距可调节，进而增大器件体二极管导通电流调节的灵活性。
16.与现有技术相比，本发明的有益效果是：
17.通过在器件z轴方向即纵上对p型阱区4进行开孔，引出肖特基接触电极8，从而在vdmos体内形成反并联的肖特基二极管，将传统结构的寄生体二极管续流模式转变为肖特基二极管续流模式，由于肖特基二极管的单极导电性和较低的开启电压，避免了器件内部引入大量过剩载流子而导致的开关损耗增大，开关速度减小等问题。同时与源极集成肖特基二极管的结构相比，本发明提供的集成肖特基二极管的vdmos没有在横向上增大器件的元胞面积，因此在不影响器件耐压的情况下，减小了器件的开关损耗，提高器件的开关速度和反向恢复能力，同时保证没有显著增大器件元胞的导通电阻。
附图说明
18.图1是本发明提供的优化导通电阻的集成肖特基vdmos的三维半元胞结构示意图；
19.图2是本发明去掉源极欧姆接触电极、肖特基接触电极后的用于显示肖特基接触区的结构示意图；
20.图3是本发明提供的优化导通电阻的集成肖特基vdmos结构俯视图；
21.图4为传统的vdmos器件结构示意图；
22.图5为现有技术的源极集成肖特基结构的vdmos器件结构示意图；
23.图6是传统vdmos器件、现有技术的源极集成肖特基结构的vdmos器件和本发明实施例的优化导通电阻的集成肖特基vdmos器件的正向iv特性曲线；
24.图7是传统vdmos器件、现有技术的源极集成肖特基结构的vdmos器件和本发明实施例的优化导通电阻的集成肖特基vdmos器件的体二极管导通特性曲线；
25.图8是传统vdmos器件和本发明实施例的优化导通电阻的集成肖特基vdmos器件的反向击穿特性曲线；
26.图9是mosfet器件反向恢复特性测试电路图；
27.图10是传统vdmos器件、现有技术的源极集成肖特基结构的vdmos器件和本发明实施例的优化导通电阻的集成肖特基vdmos器件的反向恢复特性曲线；
28.附图中，各标号所代表的部件列表如下：
29.1、金属漏电极，2、n型半导体衬底，3、n型外延层，4、p型阱区，5、p型体接触区，6、n型源区，7、源极欧姆接触电极，8、肖特基接触电极，9、栅氧化层，10、多晶硅栅，11为肖特基接触区。
具体实施方式
30.下面结合具体实施例和说明书附图对本发明的原理和特性进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
31.本实施例提供一种优化导通电阻的集成肖特基vdmos器件，包括自下而上依次设置的金属漏电极1，n型半导体衬底2、在n型外延层3；还包括在n型外延层3上方的肖特基接触电极8、肖特基接触电极8后部的源极欧姆接触电极7；
32.从n型半导体衬底2指向在n型外延层3的方向为y轴方向；从源极欧姆接触电极7指向肖特基接触电极8的方向为z轴方向，x轴垂直于y轴和z轴；
33.所述集成肖特基vdmos器件具有条形元胞结构，器件的半元胞包括：在n型外延层3内部上方形成的p型阱区4，p型阱区4内部上表面设有p型体接触区5和n型源区6，p型阱区4的上表面沿z轴方向设置多个不连通的矩形开孔，每个矩形开孔在y轴方向延伸，矩形开孔内部由n型外延层3填充，所述每个矩形开孔在xoz平面上被p型体接触区5包围，z轴方向上相邻的肖特基接触区11之间为p型体接触区5，p型体接触区5和n型源区6接触，n型源区6和p型体接触区5的共同引出端为源极欧姆接触电极7；在p型阱区4和n型外延层3之上具有栅氧化层9，所述栅氧化层9上表面具有多晶硅栅10；所述矩形开孔为肖特基接触区11，肖特基接触区11之上具有肖特基接触电极8，所述肖特基接触电极8与肖特基接触区11相接触，形成肖特基二极管结构；所述肖特基接触电极8与源极欧姆接触电极7连接同一点位；
34.体接触区5、p型阱区4、源极欧姆接触电极7、肖特基接触电极8位于整个元胞的中心线两侧呈对称分布；所述肖特基接触电极8与源极欧姆接触电极7在x方向的宽度一致。
35.z轴方向上肖特基接触区11等间距设置。
36.z轴方向上相邻肖特基接触区11的间距为3微米。
37.所述集成肖特基vdmos器件制作在硅、碳化硅半导体材料中。
38.所述集成肖特基vdmos器件的源极欧姆接触电极7的材料为镍或镍合金，肖特基接触电极8的材料为镍。
39.z轴方向上肖特基接触区11的纵向长度与间隔距可调节，进而增大器件体二极管导通电流调节的灵活性。
40.如图4所示为传统vdmos器件，为了便于将其性能与本发明的优化导通电阻的集成肖特基vdmos做对比，本实施例采用相同掺杂水平相同尺寸制作的sic vdmosfet，以长条形半元胞尺寸为例：具体如下：碳化硅n型半导体衬底2掺杂浓度为1e20cm-3
，碳化硅n型半导体衬底2厚度为2微米；碳化硅n型外延层3的掺杂浓度为1.1e15cm-3
，碳化硅n型外延层3的厚度为62微米；采用金属ni合金作为肖特基接触电极8，采用金属ni作为欧姆接触电极7；p型阱区4表面掺杂浓度为1.7e16cm-3
，结深为0.6微米，宽度为5微米，两个p型阱区4之间栅氧化层下方的间隔为6微米；沟道宽度为1微米；栅氧化层9厚度为50纳米；多晶硅栅10与n型源区6交叠区域长度为0.6微米；多晶硅栅10与源极欧姆接触电极7间隔为0.8微米。
41.如图5所示为现有技术的源极集成肖特基结构的vdmos器件，除以上所述结构参数外，在源极欧姆接触电极7外侧形成肖特基接触电极8，宽度为3微米，肖特基接触电极与下方的p型体接触区交叠区域长度为左右各0.5微米。
42.如图1所示为本实施例提供的优化导通电阻的集成肖特基vdmos器件，除与传统vdmos器件相同结构参数外，在p型阱区远离沟道一侧纵向上不连续多次开孔，开孔之上形
成多个不连续的肖特基接触电极8，与源极欧姆接触电极7间隔分布。每个开孔宽度为3微米，长度为10微米。如图3所示为本实施例提供的优化导通电阻的集成肖特基vdmos器件的俯视图，实线为各个离子注入区，虚线为其上的接触电极。
43.本实施例采用以上参数制作如图1、图4、图5的器件结构，在加栅压为20v的条件下，对三种器件进行正向iv特性测试，得到曲线如图6所示，其中，正方形图例曲线为传统vdmos器件的正向iv特性曲线，圆形图例曲线为现有技术的源极集成肖特基结构的vdmos器件的正向iv特性曲线，三角形图例曲线为本发明实施例的优化导通电阻的集成肖特基vdmos器件的正向iv特性曲线。从图6可以看出，如图4所示的传统vdmos器件在20v栅压条件下的导通电阻为1.016ω，如图5所示现有技术的源极集成肖特基结构的vdmos器件导通电阻为1.131ω，如图1所示本发明实施例的优化导通电阻的集成肖特基vdmos器件导通电阻为1.065ω，相较于传统器件只增大了4.8％，相较于现有技术的源极集成肖特基结构的vdmos器件所增加的电阻减小了58.6％。本发明实施例的优化导通电阻的集成肖特基vdmos器件电流能力介于传统vdmos器件和源极集成肖特基结构的vdmos器件之间。
44.在栅压为0v的条件下，对三种器件进行体二极管导通特性测试，得到曲线如图7所示，其中，正方形图例曲线为传统vdmos器件的体二极管导通特性曲线，圆形图例曲线为现有技术的源极集成肖特基结构的vdmos器件的体二极管导通特性曲线，三角形图例曲线为本发明实施例的优化导通电阻的集成肖特基vdmos器件的体二极管导通特性曲线。从图7可以看出，如图4所示的传统vdmos器件开启电压约为2.05v，如图5所示的现有技术的源极集成肖特基vdmos器件的开启电压约为1.12v，如图1所示本发明实施例的优化导通电阻的集成肖特基vdmos器件的开启电压约为1.12v，体二极管导通曲线与源极集成肖特基vdmos器件基本一致，电流能力和导通电压也几乎相同，这是由于肖特基接触面积基本相同。
45.在栅压为0v的条件下，对本发明实施例的优化导通电阻的集成肖特基vdmos器件进行反向击穿特性测试，并与传统vdmos器件做对比，如图8所示，其中，正方形图例曲线为传统vdmos器件的反向击穿特性曲线，三角形图例曲线为本发明实施例的优化导通电阻的集成肖特基vdmos器件的反向击穿特性曲线。从图8中可以看出，两种器件的反向击穿电压均在7500v左右，可知优化导通电阻的集成肖特基vdmos在提高器件正向导通特性的同时没有对器件的反向耐压产生负面影响。
46.如图9所示为用于测试vdmos体二极管反向恢复特性的一种电路，其中ls为杂散电感，ia为负载电流，上管mos1为被测试器件，其栅极始终与源极短接，下管mos2与mos1完全相同，通过栅极脉冲vg来控制右侧回路，v
dd
为直流电源电压。对传统vdmos器件和本实施例的优化导通电阻的集成肖特基vdmos器件，在v
dd
＝400v，ia＝100a/cm2，rg＝10ω和ls＝3nh的条件下进行测试，得到反向恢复特性曲线如图10所示，其中，正方形图例曲线为传统vdmos器件的反向恢复曲线，圆形图例为本实施例的优化导通电阻的集成肖特基vdmos器件反向恢复曲线。从图10可以看出，传统vdmos器件在反向恢复的过程中有较大的过冲电流，这是由于传统vdmos器件的体二极管在导通时会在漂移区内存储大量的非平衡载流子，在反向抽取时会产生非常大的反向恢复电流。传统vdmos器件的反向恢复电流峰值为124.6a，反向恢复电荷为2.99μc。而本实施例的优化导通电阻的集成肖特基vdmos器件在的反向恢复峰值仅为72.2a，反向恢复电荷为1.59μc，相较于传统vdmos分别下降了42％、47％。从测试结果可知，本实施例的优化导通电阻的集成肖特基vdmos器件的反向恢复特性明显优于
传统vdmos器件。这是由于本实施例集成的肖特基二极管属于单极器件，不存在电导调制效应，因此在反向恢复过程可以快速抽取非平衡载流子，因而反向恢复电荷小于传统vdmos器件，表现出更好的反向恢复特性。
47.上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。