阵列基板和显示面板的制作方法

1.本发明涉及显示技术领域，更具体地，涉及一种阵列基板和显示面板。


背景技术：

2.目前，显示技术渗透到了人们日常生活的各个方面，相应地，越来越多的材料和技术被用于显示屏。显示面板作为显示装置的重要组成部分用于实现显示装置的显示功能。当今，主流的显示屏主要有液晶显示面板以、有机发光显示面板(organic light-emitting diode，oled)、微型发光显示面板(micro led)和迷你发光显示面板(mini led)。
3.液晶显示面板具有轻薄、功耗低和低辐射等优点，被广泛应用于各种领域，液晶显示面板中像素电极与公共电极之间的电场能够使液晶分子发生偏转，液晶分子发生偏转后背光组件产生的光线会透过显示面板，通过调整电场的大小，可以使液晶分子发生偏转的程度不同，而液晶分子发生偏转的程度不同时，显示面板的透光率不同，背光组件透过液晶显示面板的光量不同，由此实现图像的显示；有机发光二极管作为一种电流型发光器件已越来越多地被应用于高性能显示中，oled显示显示面板包括阳极和阴极、以及设置在阳极和阴极之间的空穴传输层、有机发光层和电子传输层，阳极提供空穴注入，阴极提供电子注入，在外界电压的驱动下，由阴极和阳极注入的空穴和电子在有机发光层中复合，形成处于束缚能级的电子空穴对(即激子)，激子辐射退激发发出光子，产生可见光；微型发光显示面板(micro led)和迷你发光显示面板(mini led)具有非常低的能耗，近年来也成为研究热点，micro led技术和mini led技术均属于led微缩化和矩阵化技术，指的是在一个芯片上集成的高密度微小尺寸的led阵列。micro led和mini led的耗电量远小于液晶显示器(liquid crystal display，lcd)，与有机发光二极管(organic light-emitting diode，oled)一样属于自发光，能够将像素之间的距离从毫米等级降至微米等级，色彩饱和度接近oled，所以很多厂商把micro led和mini led视为下一代的显示技术。
4.薄膜晶体管(thin film transistor，tft)是lcd显示面板、oled显示面板、微型发光显示面板(micro led)和迷你发光显示面板(mini led)中的主要驱动元件，包括栅极、源极、漏极和有源层，源极和漏极分别与有源层连接，当对栅极施加电压后，随着栅极电压增加，有源层表面将有耗尽层转变为电子积累层，形成反型层，当达到强反型时(即达到开启电压时)，有源层有载流子移动实现源极和漏极之间的导通。但是现有技术中的薄膜晶体管存在双峰效应，影响薄膜晶体管性能。
5.因此，提供一种性能可靠的阵列基板基和显示面板，是本领域亟待解决的问题。


技术实现要素：

6.有鉴于此，本发明提供了一种阵列基板和显示面板，改善薄膜晶体管的双峰效应，提高性能可靠性。
7.一方面，本发明提供了一种阵列基板包括衬底基板以及位于所述衬底基板一侧的晶体管，其中，所述晶体管包括：
8.有源层，位于所述衬底基板的一侧，所述有源层包括主沟道区和边缘沟道区，所述边缘沟道区位于所述主沟道区的至少一侧；
9.绝缘层，位于所述有源层远离衬底基板的一侧，所述绝缘层覆盖所述有源层；
10.栅极金属层，位于所述绝缘层远离所述衬底基板的一侧，所述栅极金属层沿第一方向延伸，至少部分所述有源层的延伸方向与所述栅极金属层的延伸方向相交，在垂直于所述衬底基板所在平面的方向上，与所述主沟道区相交叠的区域为栅极的第一区，其余的区域为栅极的第二区；
11.所述栅极的第二区包括镂空区，在垂直于所述衬底基板所在平面的方向上，所述镂空区与所述边缘沟道区至少部分交叠。
12.另一方面，本发明还提供了一种阵列基板，其特征在于，包括衬底基板以及位于所述衬底基板一侧的晶体管，其中，所述晶体管包括：
13.有源层，位于所述衬底基板的一侧，所述有源层包括主沟道区和边缘沟道区，所述边缘沟道区位于所述主沟道区的至少一侧；
14.绝缘层，位于所述有源层远离衬底基板的一侧，所述绝缘层覆盖所述有源层；
15.所述栅极金属层，至少部分所述有源层的延伸方向与所述栅极金属层的延伸方向相交，在垂直于所述衬底基板所在平面的方向上，与所述主沟道区相交叠的区域为栅极的第一区，其余的区域为栅极的第二区；所述栅极的第二区位于所述绝缘层远离所述衬底基板的一侧，
16.在垂直于所述衬底基板所在平面的方向上，与所述栅极的第二区相对应的所述绝缘层的厚度大于与所述栅极的第一区相对应的所述绝缘层的厚度。
17.另一方面，本发明还提供了一种显示面板，包括上述任一所述的阵列基板。
18.与现有技术相比，本发明提供的阵列基板和显示面板，至少实现了如下的有益效果：
19.一方面，本发明提供了一种阵列基板，包括衬底基板以及位于衬底基板一侧的晶体管，晶体管包括：有源层，位于衬底基板的一侧，有源层包括主沟道区和边缘沟道区，边缘沟道区位于主沟道区的至少一侧；绝缘层，位于有源层远离衬底基板的一侧，绝缘层覆盖有源层；栅极金属层，位于绝缘层远离衬底基板的一侧，栅极金属层沿第一方向延伸，至少部分有源层的延伸方向与栅极金属层的延伸方向相交，在垂直于衬底基板所在平面的方向上，与主沟道区相交叠的区域为栅极的第一区，其余的区域为栅极的第二区；栅极的第二区包括镂空区，在垂直于衬底基板所在平面的方向上，镂空区与边缘沟道区至少部分交叠在垂直于衬底基板所在平面的方向上，栅极的第二区包括的镂空区与边缘沟道区至少部分交叠，在栅极金属层通入电压时，主沟道区在栅极电压的作用下产生载流子的迁移，栅极的第二区包括的镂空区与边缘沟道区至少部分交叠，所以在边缘沟道区中与镂空区相交叠的位置并不会有载流子迁移，所以镂空区的设置至少在一定程度上阻隔了边缘沟道区中载流子迁移的路径，减少边缘沟道区导通源极和漏极的可能，由此可减缓边缘沟道区先于主沟道区开启，改善双峰效应，提升了晶体管的可靠性，提升了阵列基板的性能可靠性；
20.另一方面，本发明还提供了一种阵列基板，包括衬底基板以及位于衬底基板一侧的晶体管，晶体管包括：有源层，位于衬底基板的一侧，有源层包括主沟道区和边缘沟道区，边缘沟道区位于主沟道区的至少一侧；绝缘层，位于有源层远离衬底基板的一侧，绝缘层覆
盖有源层；栅极金属层，至少部分有源层的延伸方向与栅极金属层的延伸方向相交，在垂直于衬底基板所在平面的方向上，与主沟道区相交叠的区域为栅极的第一区，其余的区域为栅极的第二区，栅极的第二区位于绝缘层远离衬底基板的一侧；在垂直于衬底基板所在平面的方向上，与栅极的第二区相对应的绝缘层的厚度大于与栅极的第一区相对应的绝缘层的厚度，当对栅极金属层施加电压时，栅极金属层的电压控制有源层中主沟道区和边缘沟道区的载流子移动，由于与栅极的第二区相对应的绝缘层的厚度大于与栅极的第一区相对应的绝缘层的厚度，在垂直于衬底基板所在平面的方向上，栅极的第二区与边缘沟道区之间的间距大于栅极的第一区与主沟道区之间的间距，那么栅极的第二区与边缘沟道区之间的电容会小于栅极的第一区与主沟道区之间的电容，栅极的第二区控制边缘沟道区中载流子移动的能力就会减弱，而且是小于栅极的第一区控制主沟道区中载流子的移动能力的，边缘沟道区不会先于主沟道区达到饱和电流提前开启，改善晶体管的双峰效应，提高晶体管的性能可靠性，进而提高阵列基板的性能可靠性。
21.当然，实施本发明的任一产品必不特定需要同时达到以上所述的所有技术效果。
22.通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
23.被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。
24.图1是现有技术中阵列基板的平面示意图；
25.图2是本发明提供的一种阵列基板的平面结构示意图；
26.图3是图2中a-a’向的一种剖面图；
27.图4是本发明提供的又一种阵列基板的平面结构示意图；
28.图5是图4中b-b’向的一种剖面图；
29.图6是本发明提供的又一种阵列基板的平面结构示意图；
30.图7是本发明提供的又一种阵列基板的平面结构示意图；
31.图8是本发明提供的又一种阵列基板的平面结构示意图；
32.图9是本发明提供的又一种阵列基板的平面结构示意图；
33.图10是图9中c-c’向的一种剖面图；
34.图11是本发明提供的又一种阵列基板的平面结构示意图；
35.图12是图11中m区域的局部放大图；
36.图13是本发明提供的又一种阵列基板的平面结构示意图；
37.图14是本发明提供的又一种阵列基板的平面结构示意图；
38.图15是图14中n区域的局部放大图；
39.图16是本发明提供的又一种阵列基板的平面结构示意图；
40.图17是图16中p区域的局部放大图；
41.图18是本发明提供的一种显示面板的平面结构示意图；
42.图19是本发明提供的一种像素电路。
具体实施方式
43.现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
44.以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
45.对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
46.在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。
47.应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
48.鉴于现有技术中的晶体管存在双峰效应，性能可靠性差的问题，发明人对现有技术的晶体管做了以下研究，参照图1，图1是现有技术中阵列基板的平面示意图，图1中的阵列基板包括衬底基板01以及位于衬底基板01一侧的晶体管，晶体管包括有源层09、栅极金属层03、绝缘层07、源极04和漏极05，有源层09包括沟道区02和边缘区023，沟道区02是指与栅极金属层03交叠的区域，主沟道区021和位于主沟道区021两侧的边缘沟道区022，绝缘层07覆盖有源层09，在垂直于衬底基板01所在平面的方向上，与主沟道区021相交叠的区域是栅极的第一区031，其余的区域是栅极的第二区032，边缘沟道区022形成了寄生晶体管，由于晶体管工艺本身的限制，边缘沟道区022的厚度不可避免的会比主沟道区021的薄，这样边缘沟道区022的开启电压会小于主沟道区021的开启电压。当对栅极金属层03施加电压时，栅极金属层03的电压控制有源层09中主沟道区021和边缘沟道区022的载流子移动，实现源极04和漏极05之间的导通，但是边缘沟道区022会先于主沟道区021达到饱和电流提前开启，导致晶体管产生双峰效应，影响晶体管的性能可靠性。
49.有鉴于此，本发明提供了一种阵列基板和显示面板，用于改善双峰效应，提高性能可靠性，对于阵列基板和显示面板的具体实施例下文将详述。
50.参照图2至图6，图2是本发明提供的一种阵列基板的平面结构示意图，图3是图2中a-a’向的一种剖面图，图4是本发明提供的又一种阵列基板的平面结构示意图，图5是图4中b-b’向的一种剖面图，图6是本发明提供的又一种阵列基板的平面结构示意图。
51.本实施例提供了一种阵列基板100，包括衬底基板1以及位于衬底基板1一侧的晶体管t，晶体管t包括：有源层9，位于衬底基板1的一侧，有源层9包括主沟道区21和边缘沟道区22，边缘沟道区22位于主沟道区21的至少一侧；绝缘层7，位于有源层9远离衬底基板1的一侧，绝缘层7覆盖有源层9；栅极金属层3，位于绝缘层7远离衬底基板1的一侧，栅极金属层3沿第一方向x延伸，至少部分有源层9的延伸方向与栅极金属层3的延伸方向相交，在垂直于衬底基板1所在平面的方向上，与主沟道区21相交叠的区域为栅极的第一区31，其余的区域为栅极的第二区32；栅极的第二区32包括镂空区6，在垂直于衬底基板1所在平面的方向上，镂空区6与边缘沟道区22至少部分交叠。
52.可选的，有源层9的制作材料可以为半导体材料，绝缘层7可以采用氮化硅和氧化硅，当然，这里不对有源层9和绝缘层7的材料做具体限定。
53.图2至图6中示出了主沟道区21的两侧均有边缘沟道区22。当然图2至图6中仅示出了一个晶体管t的情况，可选的，多个晶体管t阵列排布在阵列基板100中。
54.具体的，图2和图3中仅示出了在栅极的第二区32的一侧边缘设置镂空区6，而且沿第一方向x上镂空区6仅与部分边缘沟道区22交叠的情况，当然图2和图3中仅示出了有源层9在衬底基板1所在平面的正投影为矩形，本发明不对有源层9在衬底基板1所在平面的正投影形状做具体限定；图4和图5中仅示出了在栅极的第二区32的两边缘之间设置镂空区6，而且沿第一方向x上镂空区6覆盖边缘沟道区22的情况，图4和图5中仅示出了有源层9在衬底基板1所在平面的正投影为矩形的情况；图6中示出了在栅极的第二区32的两侧边缘设置了镂空区6，而且沿第一方向x上镂空区6仅与部分边缘沟道区22交叠的情况，有源层9在衬底基板1所在平面的正投影为u型的情况。
55.需要说明的是，沿第二方向y上镂空区6不能够与边缘沟道区22完全交叠，这样会使栅极金属层3断开，影响栅极金属层3上电压信号的传输，第一方向x和第二方向y相交。
56.可以理解的是，无论宽长比(有源层9沟道的宽度与长度的比值)较大的晶体管t还是宽长比较小的晶体管t，由于制作工艺的问题，有源层9都会不同程度的存在边缘沟道区22，这里不对有源层9在衬底基板1所在平面的正投影形状做具体限定。
57.图2、图4和图6中还示出了晶体管t还包括源极4和漏极5，源极4和漏极5通过过孔8与有源层9电连接。可以理解的是有源层9包括沟道区2和边缘区23，边缘区23是指与栅极金属层3无交叠的部分，沟道区2是指与栅极金属层3交叠的部分，具体的沟道区2分为主沟道区21和边缘沟道区22。
58.如图2至图6所示，在垂直于衬底基板1所在平面的方向上，栅极的第二区32包括的镂空区6与边缘沟道区22至少部分交叠，在栅极金属层3通入电压时，主沟道区21在栅极电压的作用下产生载流子的迁移，栅极的第二区32包括的镂空区6与边缘沟道区22至少部分交叠，所以在边缘沟道区22中与镂空区6相交叠的位置并不会有载流子迁移，所以镂空区6的设置一定程度上阻隔了边缘沟道区22中载流子迁移的路径，减少边缘沟道区22导通源极4和漏极5的可能，由此可减缓边缘沟道区22先于主沟道区21开启，改善双峰效应，提升了晶体管t的可靠性，提升了阵列基板100的性能可靠性。
59.在一些可选的实施例中，继续参照图2至图6，晶体管t还包括源极4和漏极5，源极4和漏极5位于栅极金属层3远离衬底基板1所在平面的一侧，源极4和漏极5与栅极金属层3绝缘，源极4和漏极5与有源层9电连接；由源极4指向漏极5的方向上，镂空区6位于源极4和漏极5之间。
60.栅极的第二区32包括的镂空区6与边缘沟道区22至少部分交叠，在栅极金属层3通入电压时，主沟道区21在栅极电压的作用下产生载流子的迁移，栅极的第二区32包括的镂空区6与边缘沟道区22至少部分交叠，所以在边缘沟道区22中与镂空区6相交叠的位置并不会有载流子迁移，所以镂空区6的设置至少在一定程度上阻隔了边缘沟道区22中载流子迁移的路径，减少边缘沟道区22导通源极4和漏极5的可能，由此可减缓边缘沟道区22先于主沟道区21开启，改善双峰效应，提升了晶体管t的可靠性，提升了阵列基板100的性能可靠性。
61.在一些可选的实施例中，参照图7，图7是本发明提供的又一种阵列基板的平面结构示意图，栅极金属层3包括沿第二方向y相对设置的第一边缘301和第二边缘302，第二方
向y与第一方向x相交；
62.在垂直于衬底基板1所在平面的方向上，镂空区6位于第一边缘301和第二边缘302之间。
63.参照图7中，栅极金属层3包括沿第二方向y上相对设置的第一边缘301和第二边缘302，可选的第一边缘301和第二边缘302之间的间距处处相等，这样方便制作栅极金属层3。图7中仅示出了沿第一方向x上镂空区6仅与部分边缘沟道区22交叠的情况，当然图7中仅示出了有源层9在衬底基板1所在平面的正投影为矩形。在垂直于衬底基板1所在平面的方向上，镂空区6位于第一边缘301和第二边缘302之间，也就是沿第二方向y上镂空区6并没有贯穿第一边缘301和第二边缘302，以此避免栅极金属层3被断开造成栅极电压信号不能传输，影响阵列基板100中的信号传输。
64.在一些可选实施例中，继续参照图2至图7，由主沟道指向边缘沟道区22的方向上，与边缘沟道区22相交叠的镂空区6的宽度小于等于边缘沟道区22的宽度。
65.图2、图3、图6和图7中，由主沟道指向边缘沟道区22的方向上，与边缘沟道区22相交叠的镂空区6的宽度小于边缘沟道区22的宽度，图4和图5中，由主沟道指向边缘沟道区22的方向上，与边缘沟道区22相交叠的镂空区6的宽度等于边缘沟道区22的宽度，当然图4和图5中由主沟道指向边缘沟道区22的方向上镂空区6的宽度是大于边缘沟道区22的宽度，但是与边缘沟道区22相交叠的区域的宽度是等于边缘沟道区22的宽度的，也就是挖掉的栅极的第二区32的部分较大，可以说是由主沟道区21指向边缘沟道区22的方向上，对栅极金属层3挖掉的宽度是大于边缘沟道区22的宽度的，可选的在栅极的第二区32形成镂空区6的方式是通过掩膜版的方式对栅极金属层3进行刻蚀得到，镂空区6的面积越大也就是刻蚀的面积越大，更利于制作。
66.当然，图4和图5中由主沟道指向边缘沟道区22的方向上，与边缘沟道区22相交叠的镂空区6的宽度等于边缘沟道区22的宽度，此时，镂空区6能够切断边缘沟道区22中载流子迁移的路径，边缘沟道区22中不会导通源极4和漏极5，不会出现边缘沟道区22先于主沟道区21开启的情况，也就不会出现双峰效应，提升了晶体管t的可靠性，提升了阵列基板100的性能可靠性。
67.在一些可选的实施例中，继续参照图2、图4、图6、图7和参照图8，图8是本发明提供的又一种阵列基板的平面结构示意图。在垂直于衬底基板1所在平面的方向上，镂空区6的正投影形状包括凹字形、弓形、或矩形、沙漏型。
68.可选的，图2、图4、图6和图7中在垂直于衬底基板1所在平面的方向上，镂空区的正投影为矩形，图8中在垂直于衬底基板1所在平面的方向上镂空区的正投影为凹字形，当然在垂直于衬底基板1所在平面的方向上，镂空区的正投影形状还可以为弓形和沙漏型，其中沙漏型是指靠近源极4和漏极5的两端在衬底基板1所在平面的正投影的宽度大于中部在衬底基板1所在平面的正投影的宽度，这里不对镂空区在衬底基板1上的正投影形状做具体限定，只要栅极的第二区32包括的镂空区6与边缘沟道区22至少部分交叠即可，这样在边缘沟道区22中与镂空区6相交叠的位置并不会有载流子迁移，镂空区6一定程度上阻隔了边缘沟道区22中载流子迁移的路径，减少边缘沟道区22导通源极4和漏极5的可能，由此可减缓边缘沟道区22先于主沟道区21开启，改善双峰效应，提升晶体管t的可靠性，提升阵列基板100的性能可靠性。
69.可以理解的是，在垂直于衬底基板1所在平面的方向上，镂空区6的正投影形状包括凹字形、弓形、或沙漏型时，其在衬底基板1所在平面的正投影边缘具有曲线，能够减少载流子在尖角处的积累，能够防止出现载流子堆积产生静电，当然相比于镂空区6设置为矩形的实施例，由主沟道区21指向边缘沟道区22的方向上，相同宽度下镂空区6的面积更小，保留的栅极金属层3的面积也就越大，可以理解的是，挖掉的镂空区6面积越大，保留的栅极金属层3的负载也就越大，会提高功耗，当采用凹字形、弓形、或沙漏型时，能够尽量保留栅极金属的面积，在改善双峰现象的同时保证功耗不变。
70.基于同一发明构思，本发明还提供了一种阵列基板100，参照图9和图10，图9是本发明提供的又一种阵列基板的平面结构示意图，图10是图9中c-c’向的一种剖面图，图9和图10中的阵列基板100包括衬底基板1以及位于衬底基板1一侧的晶体管t，其中，晶体管t包括：有源层9，位于衬底基板1的一侧，有源层9包括主沟道区21和边缘沟道区22，边缘沟道区22位于主沟道区21的至少一侧；绝缘层7，位于有源层9远离衬底基板1的一侧，绝缘层7覆盖有源层9；栅极金属层3，至少部分有源层9的延伸方向与栅极金属层3的延伸方向相交，在垂直于衬底基板1所在平面的方向上，与主沟道区21相交叠的区域为栅极的第一区31，其余的区域为栅极的第二区32，栅极的第二区32位于绝缘层7远离衬底基板1的一侧；在垂直于衬底基板1所在平面的方向上，与栅极的第二区32相对应的绝缘层7的厚度大于与栅极的第一区31相对应的绝缘层7的厚度。
71.可选的，有源层9的制作材料可以为半导体材料，绝缘层7可以采用氮化硅和氧化硅，当然，这里不对有源层9和绝缘层7的材料做具体限定。有源层9包括沟道区2和边缘区23，边缘区23是指与栅极金属层3无交叠的部分，沟道区2是指与栅极金属层3交叠的部分，具体的沟道区2分为主沟道区21和边缘沟道区22。
72.需要说明的是，本发明中的栅极的第一区31和栅极的第二区32均是栅极金属层3中的结构，不是简单的区域划分。
73.本实施例中，在垂直于衬底基板1所在平面的方向上，与栅极的第二区32相对应的绝缘层7的厚度大于与栅极的第一区31相对应的绝缘层7的厚度，是指栅极的第二区32与边缘沟道区22之间的间距大于栅极的第一区31与主沟道区21之间的间距。
74.可选的，为了实现与栅极的第二区32相对应的绝缘层7的厚度大于与栅极的第一区31相对应的绝缘层7的厚度，可以先制作一层第一绝缘层71，然后在这一层绝缘层7上制作栅极的第一区31，然后再制作一层第二绝缘层72，当然第二绝缘层72覆盖第一绝缘层71以及栅极的第一区31，再在第二绝缘层72上制作栅极的第二区32，通过过孔8的方式使栅极的第二区32和栅极的第一区31电连接，保证信号传输。
75.图9中示出了主沟道区21的两侧均有边缘沟道区22。当然图9中仅示出了一个晶体管t的情况，可选的，多个晶体管t阵列排布在阵列基板100中。可以理解的是，无论宽长比(有源层9沟道的宽度与长度的比值)较大的晶体管还是宽长比较小的晶体管，由于制作工艺的问题，有源层9都会不同程度的存在边缘沟道区22，有源层9在衬底基板1所在平面的正投影形状可以为l型、矩形、也可以为u型，这里不对有源层9在衬底基板1所在平面的正投影形状做具体限定。
76.结合图1可知，由于现有技术中晶体管工艺本身的限制，边缘沟道区022的厚度不可避免的会比主沟道区021的薄，这样边缘沟道区022的开启电压会小于主沟道区021的开
启电压，当对栅极金属层03施加电压时，边缘沟道区022会先于主沟道区021达到饱和电流提前开启，导致晶体管t产生双峰效应。
77.而本实施例中，在垂直于衬底基板1所在平面的方向上，与栅极的第二区32相对应的绝缘层7的厚度大于与栅极的第一区31相对应的绝缘层7的厚度。当对栅极金属层3施加电压时，栅极金属层3的电压控制有源层9中主沟道区21和边缘沟道区22的载流子移动，由于与栅极的第二区32相对应的绝缘层7的厚度大于与栅极的第一区31相对应的绝缘层7的厚度，在垂直于衬底基板1所在平面的方向上，栅极的第二区32与边缘沟道区22之间的间距大于栅极的第一区31与主沟道区21之间的间距，那么栅极的第二区32与边缘沟道区22之间的电容会小于栅极的第一区31与主沟道区21之间的电容，栅极的第二区32控制边缘沟道区22中载流子移动的能力就会减弱，而且是小于栅极的第一区31控制主沟道区21中载流子的移动能力的，边缘沟道区22不会先于主沟道区21达到饱和电流提前开启，改善晶体管t的双峰效应，提高晶体管t的性能可靠性，进而提高阵列基板100的性能可靠性。
78.在一些可选的实施例中，继续参照图10，绝缘层7包括层叠的第一绝缘层71和第二绝缘层72，第二绝缘层72位于第一绝缘层71远离衬底基板1的一侧；
79.在垂直于衬底基板1所在平面的方向上，栅极的第一区31夹设于第一绝缘层71和第二绝缘层72之间；栅极的第二区32位于第二绝缘层72远离第一绝缘层71的一侧。
80.可选的，沿垂直于衬底基板1所在平面的方向上，第一绝缘层71覆盖有源层9的主沟道区21和边缘沟道区22，对应有源层9的主沟道区21，栅极的第一区31位于第一绝缘层71远离衬底基板1的一侧，第二绝缘层72覆盖栅极的第一区31以及第一绝缘层71对应边缘沟道区22的位置，使栅极的第一区31夹设于第一绝缘层71和第二绝缘层72之间，对应边缘沟道区22中栅极的第二区32位于第二绝缘层72远离衬底基板1的一侧，这样能够确保与栅极的第二区32相对应的绝缘层7的厚度大于与栅极的第一区31相对应的绝缘层7的厚度，当对栅极金属层3施加电压时，栅极金属层3的电压控制有源层9中主沟道区21和边缘沟道区22的载流子移动，由于与栅极的第二区32相对应的绝缘层7的厚度大于与栅极的第一区31相对应的绝缘层7的厚度，在垂直于衬底基板1所在平面的方向上，栅极的第二区32与边缘沟道区22之间的间距大于栅极的第一区31与主沟道区21之间的间距，那么栅极的第二区32与边缘沟道区22之间的电容会小于栅极的第一区31与主沟道区21之间的电容，栅极的第二区32控制边缘沟道区22中载流子移动的能力就会减弱，而且是小于栅极的第一区31控制主沟道区21中载流子的移动能力的，边缘沟道区22不会先于主沟道区21达到饱和电流提前开启，改善晶体管t的双峰效应，提高晶体管t的性能可靠性，进而提高阵列基板100的性能可靠性。
81.在一些可选的实施例中，继续参照图10，图10中示出了栅极的第一区31和栅极的第二区32通过过孔15连接。
82.可以理解的是，在垂直于衬底基板1所在平面的方向上，与栅极的第二区32相对应的绝缘层7的厚度大于与栅极的第一区31相对应的绝缘层7的厚度，栅极的第二区32与边缘沟道区22之间的间距大于栅极的第一区31与主沟道区21之间的间距，所以栅极的第一区31和栅极的第二区32位于不同的膜层上，通过过孔15使栅极的第一区31和栅极的第二区32电连接，能够保证信号的传输。
83.在一些可选的实施例中，参照图11、图12和图13，图11是本发明提供的又一种阵列
基板的平面结构示意图，图12是图11中m区域的局部放大图，图13是本发明提供的又一种阵列基板的平面结构示意图。本实施例中阵列基板100包括至少两个晶体管t，晶体管t还包括源极4和漏极5，源极4和漏极5位于栅极金属层3远离衬底基板1所在平面的一侧，源极4和漏极5与栅极3绝缘，源极4和漏极5与有源层9电连接；相邻晶体管t的栅极3、源极4和漏极5均并联。
84.本实施例中的阵列基板100中具有大电流的晶体管td，大电流的晶体管td由至少两个晶体管t并联形成，当然晶体管t并联是指晶体管t的栅极3、源极4和漏极5均并联，本发明中不对并联的晶体管t的数量做具体限定。可选的源极4、漏极5均通过过孔8与有源层9电连接。可以理解的是，大电流的晶体管td可以为驱动micro led的晶体管t，因为驱动micro led需要达到毫安级的电流才能够进行驱动，单个晶体管t适用于驱动lcd或者oled的显示面板，不能够用于驱动micro led，而本实施例将多个晶体管t并联后形成的尺寸较大的晶体管td能符合驱动micro led的要求。
85.参照图11和图12，并结合图3，相邻晶体管t的栅极3、源极4和漏极5均并联形成大尺寸晶体管td，其中单个晶体管t包括有源层9，位于衬底基板1的一侧，有源层9包括主沟道区21和边缘沟道区22，边缘沟道区22位于主沟道区21的至少一侧；绝缘层7位于有源层9远离衬底基板1的一侧，绝缘层7覆盖有源层9；栅极金属层3，位于绝缘层7远离衬底基板1的一侧，栅极金属层3沿第一方向x延伸，在垂直于衬底基板1所在平面的方向上，与主沟道区21相交叠的区域为栅极的第一区31，其余的区域为栅极的第二区32，在垂直于衬底基板1所在平面的方向上，栅极的第二区32包括的镂空区6与边缘沟道区22至少部分交叠，在栅极金属层3通入电压时，主沟道区21在栅极电压的作用下产生载流子的迁移，栅极的第二区32包括的镂空区6与边缘沟道区22至少部分交叠，在边缘沟道区22中与镂空区6相交叠的位置并不会有载流子迁移，所以镂空区6的设置一定程度上阻隔了边缘沟道区22中载流子迁移的路径，减少边缘沟道区22导通源极4和漏极5的可能，由此可减缓边缘沟道区22先于主沟道区21开启，改善双峰效应，提升了晶体管t的可靠性，提升了阵列基板100的性能可靠性。
86.参照图13并结合图10，相邻晶体管t的栅极3、源极4和漏极5均并联形成大尺寸晶体管td，其中单个晶体管t包括有源层9位于衬底基板1的一侧，有源层9包括主沟道区21和边缘沟道区22，边缘沟道区22位于主沟道区21的至少一侧；绝缘层7，位于有源层9远离衬底基板1的一侧，绝缘层7覆盖有源层9；栅极金属层3，在垂直于衬底基板1所在平面的方向上，与主沟道区21相交叠的区域为栅极的第一区31，其余的区域为栅极的第二区32，栅极的第二区32位于绝缘层7远离衬底基板1的一侧；在垂直于衬底基板1所在平面的方向上，与栅极的第二区32相对应的绝缘层7的厚度大于与栅极的第一区31相对应的绝缘层7的厚度，当对栅极金属层3施加电压时，栅极金属层3的电压控制有源层9中主沟道区21和边缘沟道区22的载流子移动，由于与栅极的第二区32相对应的绝缘层7的厚度大于与栅极的第一区31相对应的绝缘层7的厚度，在垂直于衬底基板1所在平面的方向上，栅极的第二区32与边缘沟道区22之间的间距大于栅极的第一区31与主沟道区21之间的间距，那么栅极的第二区32与边缘沟道区22之间的电容会小于栅极的第一区31与主沟道区21之间的电容，栅极的第二区32控制边缘沟道区22中载流子移动的能力就会减弱，而且是小于栅极的第一区31控制主沟道区21中载流子的移动能力的，边缘沟道区22不会先于主沟道区21达到饱和电流提前开启，改善晶体管t的双峰效应，提高晶体管t的性能可靠性，进而提高阵列基板100的性能可
靠性。
87.在一些可选的实施例中，参照图14、图15、图16和图17，图14是本发明提供的又一种阵列基板的平面结构示意图，图15是图14中n区域的局部放大图，图16是本发明提供的又一种阵列基板的平面结构示意图，图17是图16中p区域的局部放大图。本实施例中，栅极的第二区32包括镂空区6，在垂直于衬底基板1所在平面的方向上，镂空区6与边缘沟道区22至少部分交叠；相邻的晶体管t的有源层9之间具有间隔19，在垂直于衬底基板1所在平面的方向上，镂空区6延伸至间隔19。
88.本实施例中，在栅极的第二区32包括镂空区6，在垂直于衬底基板1所在平面的方向上，镂空区6与边缘沟道区22至少部分交叠，所以在边缘沟道区22中与镂空区6相交叠的位置并不会有载流子迁移，所以镂空区6的设置一定程度上阻隔了边缘沟道区22中载流子迁移的路径，减少边缘沟道区22导通源极4和漏极5的可能，由此可减缓边缘沟道区22先于主沟道区21开启，改善双峰效应，提升了晶体管t的可靠性，提升了阵列基板100的性能可靠性。
89.可选的，相邻的晶体管t的有源层9之间具有间隔19，在垂直于衬底基板1所在平面的方向上，镂空区6延伸至间隔19，这样制作镂空区6时可以做的面积较大些，方便制作。
90.图14和图15中，镂空区6在垂直于衬底基板1所在平面的方向上的正投影是矩形，一方面由于镂空区6的面积比较大，所以方便制作，另一方面，镂空区6外围边缘形成的封闭图形内全部镂空，即，不设置与栅极同层、同材料的结构，避免使用过程中静电积累。图16和图17中，镂空区6在垂直于衬底基板1所在平面的方向上的正投影是回字形，即，镂空区6外围边缘形成的封闭图形内并非全部镂空，在镂空区6内设置有栅极同层、同材料的结构，可以称之为虚拟图形。
91.在一些可选的实施例中，继续参照图14至图17，相邻的晶体管t的镂空区6连通。
92.图14和图15中，镂空区6在垂直于衬底基板1所在平面的方向上的正投影是矩形，相邻的晶体管t的镂空区6连通，可以理解的是，随着显示面板中分辨率的提高，相邻两个晶体管的有源层之间的间距会非常小，所以将相邻晶体管t的镂空区6连通后，镂空区6的面积能够在现有工艺精度内实现，从而避免每个晶体管分别设置对应的镂空区时，由于面积较小，容易产生不能形成镂空区的风险，最终不能降低边缘沟道区载流子的的驱动能力；与此同时，将两个晶体管对应的镂空区连通后以形成如图14和图15中图形时，镂空区的面积相对每个晶体管分别设置对应的镂空区的面积相比，除了面积增大一倍，还增加了为了实现镂空区的刻蚀实现而预留在两个镂空区之间的面积，这将会大大降低工艺难度，提供产品良率。。当然，在分辨率不是很高的产品中，也可以采用图14和图15中镂空区6的设计方式，从而进一步提升良率。
93.图16和图17中，镂空区6在垂直于衬底基板1所在平面的方向上的正投影是回字形。具体地，在一些产品中，分辨率要求不高的话，为了提高刻蚀均一性，可以在镂空区6的内部设置虚拟图形，可以参考图16和图17的方式设置，避免为了形成如图14和图15所示方式的大镂空区6而过度延长刻蚀时间，从而可能会导致镂空区6外围也发生过刻，进而刻断栅极。需要说明的是，上述“相邻的晶体管t的镂空区6连通”是指同一个镂空区与相邻两个晶体管t的有源层2交叠。
94.基于同一发明构思，参照图18，图18是本发明提供的一种显示面板的平面结构示
意图，本实施例中的显示面板，包括上述任一实施例的阵列基板100。图18中仅为示意性的示出了阵列基板100。本发明实施例提供的显示面板，具有本发明实施例提供的阵列基板100的有益效果，具体可以参考上述各实施例对于阵列基板100的具体说明，本实施例在此不再赘述。
95.在一些可选的实施例中，继续参照图18，本实施例的显示面板包括显示区aa和至少部分围绕显示区aa的非显示区bb，晶体管t位于显示区aa。
96.当然本实施例中不对显示面板的类型做具体限定。结合图2至图17，可以理解的是，图2至图10中任一实施例的晶体管t设置在显示区aa中，适用于驱动lcd或者oled显示面板；图11至图17中的大尺寸晶体管td适用于驱动micro led显示面板。
97.可以理解的是，本发明的阵列基板100适用于任意形式的显示面板，就能够改善双峰效应，提高性能可靠性。
98.在一些可选的实施例中，继续参照图2至图17、图18，以及参照图19，图19是本发明提供的一种像素电路20，显示区aa包括多个阵列排布的像素电路20，像素电路20可参照图19，像素电路20包括驱动管m3，驱动管m3为大电流晶体管td，像素电路20包括第一晶体管m1、第二晶体管m2、驱动管m3、第四晶体管m4、第五晶体管m5、第六晶体管m6、第七晶体管m7、存储电容cst和发光元件ol，具体的，第一晶体管m1的控制端与发光信号输入端e1电连接，第一晶体管m1的第一端与第一电源信号端pvdd电连接，第一晶体管m1的第二端与驱动管m3的第一端电连接；第二晶体管m2的控制端与第二扫描信号输入端s2电连接，第二晶体管m2的第一端与数据信号输入端vdata电连接，第二晶体管m2的第二端与驱动管m3的第一端电连接；驱动管m3的控制端与第五晶体管m5的第二端电连接，驱动管m3的第一端与第一晶体管m1的第二端和第二晶体管m2的第二端电连接；第四晶体管m4的控制端与第二扫描信号输入端s2电连接，第四晶体管m4的第一端与第五晶体管m5的第二端和存储电容cst的第二端电连接，第四晶体管m4的第二端与驱动管m3的第二端和第六晶体管m6的第一端电连接；第五晶体管m5的控制端与第一扫描信号输入端s1电连接，第五晶体管m5的第一端与参考电压信号输入端vref电连接，第五晶体管m5的第二端与驱动管m3的控制端电连接；第六晶体管m6的控制端与发光信号输入端e1电连接，第六晶体管m6的第一端与驱动管m3的第二端和第四晶体管m4的第二端电连接，第六晶体管m6的第二端与发光元件ol的阳极电连接；第七晶体管m7的控制端与第二扫描信号输入端s2电连接，第七晶体管m7的第一端与参考电压信号输入端vref电连接，第七晶体管m7的第二端与发光元件ol的第一端电连接；发光元件ol的第一端与第六晶体管m6的第二端和第七晶体管m7的第二端电连接，发光元件ol的第二端与第二电源信号端pvee电连接；存储电容cst的第一端与第一电源信号端pvdd电连接，存储电容cst的第二端与驱动管m3的控制端、第四晶体管m4的第一端和第五晶体管m5的第二端电连接。
99.可以理解的是，本实施例中的像素电路20可用于驱动micro led显示面板，该电路中的驱动管m3作为驱动管需要能够承受比较大的电流，所以本实施例中的驱动管m3可以为图11至图17任一实施例对应的晶体管td，图11至图17中的晶体管td是多个晶体管t并联而成，能够承受大电流，这样可以在大电流下驱动晶体管td。本实施例的像素电路20中第一晶体管m1、第二晶体管m2、第四晶体管m4、第五晶体管m5、第六晶体管m6和第七晶体管m7在该电路中仅为开关作用，不能够承受比较大的电流，第一晶体管m1、第二晶体管m2、第四晶体
管m4、第五晶体管m5、第六晶体管m6和第七晶体管m7可以为图2至图10中的晶体管t的实施例。本实施例中的像素电路20中第一晶体管m1、第二晶体管m2、第四晶体管m4、第五晶体管m5、第六晶体管m6和第七晶体管m7采用图2至图10的实施例中的晶体管t，驱动管m3采用图11至图17的实施例中的晶体管td，不但能够改善双峰现象，还能够适应需要大电流驱动的显示面板。
100.通过上述实施例可知，本发明提供的阵列基板和显示面板，至少实现了如下的有益效果：
101.一方面，本发明提供了一种阵列基板，包括衬底基板以及位于衬底基板一侧的晶体管，晶体管包括：有源层，位于衬底基板的一侧，有源层包括主沟道区和边缘沟道区，边缘沟道区位于主沟道区的至少一侧；绝缘层，位于有源层远离衬底基板的一侧，绝缘层覆盖有源层；栅极金属层，位于绝缘层远离衬底基板的一侧，栅极金属层沿第一方向延伸，至少部分有源层的延伸方向与栅极金属层的延伸方向相交，在垂直于衬底基板所在平面的方向上，与主沟道区相交叠的区域为栅极的第一区，其余的区域为栅极的第二区；栅极的第二区包括镂空区，在垂直于衬底基板所在平面的方向上，镂空区与边缘沟道区至少部分交叠在垂直于衬底基板所在平面的方向上，栅极的第二区包括的镂空区与边缘沟道区至少部分交叠，在栅极金属层通入电压时，主沟道区在栅极电压的作用下产生载流子的迁移，栅极的第二区包括的镂空区与边缘沟道区至少部分交叠，所以在边缘沟道区中与镂空区相交叠的位置并不会有载流子迁移，所以镂空区的设置至少在一定程度上切断了边缘沟道区中载流子迁移的路径，减少边缘沟道区导通源极和漏极，由此可减缓边缘沟道区先于主沟道区开启，改善双峰效应，提升了晶体管的可靠性，提升了阵列基板的性能可靠性；
102.另一方面，本发明还提供了一种阵列基板，包括衬底基板以及位于衬底基板一侧的晶体管，晶体管包括：有源层，位于衬底基板的一侧，有源层包括主沟道区和边缘沟道区，边缘沟道区位于主沟道区的至少一侧；绝缘层，位于有源层远离衬底基板的一侧，绝缘层覆盖有源层；栅极金属层，至少部分有源层的延伸方向与栅极金属层的延伸方向相交，在垂直于衬底基板所在平面的方向上，与主沟道区相交叠的区域为栅极的第一区，其余的区域为栅极的第二区，栅极的第二区位于绝缘层远离衬底基板的一侧；在垂直于衬底基板所在平面的方向上，与栅极的第二区相对应的绝缘层的厚度大于与栅极的第一区相对应的绝缘层的厚度，当对栅极金属层施加电压时，栅极金属层的电压控制有源层中主沟道区和边缘沟道区的载流子移动，由于与栅极的第二区相对应的绝缘层的厚度大于与栅极的第一区相对应的绝缘层的厚度，在垂直于衬底基板所在平面的方向上，栅极的第二区与边缘沟道区之间的间距大于栅极的第一区与主沟道区之间的间距，那么栅极的第二区与边缘沟道区之间的电容会小于栅极的第一区与主沟道区之间的电容，栅极的第二区控制边缘沟道区中载流子移动的能力就会减弱，而且是小于栅极的第一区控制主沟道区中载流子的移动能力的，边缘沟道区不会先于主沟道区达到饱和电流提前开启，改善晶体管的双峰效应，提高晶体管的性能可靠性，进而提高阵列基板的性能可靠性。
103.虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。