NMOS结构、制备方法及半导体器件与流程

nmos结构、制备方法及半导体器件
技术领域
1.本发明涉及集成电路制造技术领域，尤其涉及一种nmos结构、制备方法及半导体器件。


背景技术：

2.随着微电子技术向更高性能发展，互补金属氧化物半导体(complementarymetal oxide semiconductor，cmos)集成工艺技术引入诸多新技术，其中在90nm 节点引入应变硅技术，应变硅技术已经成为集成电路领域一项能够确实提高晶体管性能的技术。众所周知，在n型金属-氧化物-半导体(n-metal-oxide-semiconductor，nmos)沟道引入张应变，在n型金属-氧化物-半导体(p-metal-oxide-semiconductor，pmos)沟道引入压应变，可以增加沟道中载流子迁移率，进而提高晶体管性能。常见的引入应变的方式，在pmos 器件的源漏区生长sige，在nmos器件的源漏区生长sic(或sip)，从而在各自沟道区引入应变。
3.随着技术节点向下发展，进入3d鳍式场效应晶体管(fin field-effect transistor，finfet)器件，为了提高finfet器件的性能，要求pmos器件的源漏区的ge和b的掺杂浓度提高，为pmos沟道提供更多压应力以及减少源漏区的电阻；同时要求nmos器件的源漏区的磷掺杂浓度不断提高，为nmos 沟道提供更多张应力的同时有效降低源漏区的本身电阻和接触电阻。目前10nm 以下节点，nmos的源漏区硅磷的最高掺杂浓度为2e21 atom cm-3
，甚至达到 3e21 atom cm-3
及以上。同时理论模拟证明，为提高nmos器件性能，将持续性提高源漏区硅磷的磷浓度。
4.但是在制备高磷浓度的过程中，高磷源分压会带来副反应，即在反应结束后，多余的磷不会被带走而是沉积在硅磷层的上表面，形成富磷的硅磷非晶层，这将增加产品片制造过程中颗粒数目，不利于提高产品片的良率。同时在源漏区的表面存在一层硅磷非晶层会影响器件性能。
5.因此，有必要提供一种新型的nmos结构、制备方法及半导体器件以解决现有技术中存在的上述问题。


技术实现要素：

6.本发明的目的在于提供一种nmos结构、制备方法及半导体器件，提高了 nmos沟道的应力，降低可nmos源漏区的体电阻和接触电阻，并提高了产品良率。
7.为实现上述目的，本发明的所述一种nmos结构的制备方法，包括：
8.提供衬底；
9.在所述衬底上形成若干鳍片结构；
10.在所述鳍片结构表面形成栅氧层，并在所述鳍片结构之间沉积隔离层，在所述隔离层和所述鳍片结构的所述栅氧层上方形成栅极材料层；
11.图形化所述栅极材料层，以形成若干个栅极线条，相邻所述栅极线条之间形成栅极间隔槽，在所得结构表面形成侧墙隔离层；
12.沿着所述栅极间隔槽刻蚀位于所述栅氧层上表面的侧墙隔离层、所述栅氧层和部分所述鳍片结构，以形成开口区；
13.在所述开口区内部从下到上依次形成成核区层和高磷掺杂区层，去除所述高磷掺杂区层表面形成的杂质层，以形成源极或漏极。
14.本发明所述nmos结构的制备方法的有益效果在于：通过在开口区内部形成成核区层和高磷掺杂区层以形成填充在开口区内部的源极或漏极，并去除高磷掺杂区层表面形成的杂质层，从而为nmos沟道提供更高应力，以及降低nmos源漏区的体电阻和接触电阻，而且通过去除高磷掺杂区层表面的杂质层，从而避免杂质层对后续形成的半导体器件的性能的影响，有效提高了产品片的良率。
15.可选的，所述去除所述高磷掺杂区层表面形成的杂质层，包括：
16.向所述开口区内部的所述高磷掺杂区层表面通入刻蚀气体和载气，对所述高磷掺杂区层表面进行原位刻蚀，直至完全去除所述高磷掺杂区层表面的所述杂质层。
17.可选的，采用干法刻蚀或湿法清洗工艺去除所述高磷掺杂区层表面的所述杂质层。
18.可选的，所述成核区层的形成过程包括：
19.向所述开口区中通入第一生长气源和第一掺杂气源，调节所述第一掺杂气源在当前反应气源中的分压占比至第一阈值，控制反应温度和反应压力，以在所述开口区内壁形成所述成核区层；
20.持续通入所述第一生长气源和所述第一掺杂气源，直至所述成核区层的厚度达到2cm之后，停止通入所述第一生长气源和所述第一掺杂气源。
21.可选的，所述高磷掺杂区层的形成过程包括：
22.向形成所述成核区层的所述开口区内部通入第二生长气源和第二掺杂气源，控制所述第二掺杂气源在当前反应气源中的分压占比至第二阈值，所述第二阈值大于第一阈值；
23.以在所述成核区层表面形成高磷掺杂区层，并在所述高磷掺杂区层的中间位置处形成竖直状的狭缝槽；
24.持续通入所述第二生长气源和所述第二掺杂气源，直至所述高磷掺杂区层的上表面的生长速率降低到生长阈值后停止通入所述第二生长气源和所述第二掺杂气源。
25.可选的，所述高磷掺杂区层制备过程中的反应温度为550～700摄氏度，反应压力200～600torr，所述第二掺杂气源为磷烷气体，所述磷烷气体在所述第二生长气源中的浓度为2e21～8e21 atom cm-3
，所述第二生长气源的分压为30～160torr，所述磷烷气体的分压为15～80torr。
26.可选的，在去除所述高磷掺杂区层表面形成的杂质层之后，所述方法还包括对所述高磷掺杂区层表面进行高温处理，以修复所述高磷掺杂区层上的狭缝槽。
27.可选的，所述方法还包括在去除所述杂质层后的所述高磷掺杂区层表面形成一层覆盖区层，所述覆盖区层的形成过程包括：
28.对所述高磷掺杂区层表面进行气体吹扫，向所述高磷掺杂区层表面持续通入第三生长气源和第三掺杂气源，并调节所述第三掺杂气源在当前的反应气源中的分压占比至第三阈值；
29.降低反应压力，以在所述狭缝槽内部和所述高磷掺杂区层表面生长得到漏斗状的覆盖区层；
30.持续通入所述第三生长气源和所述第三掺杂气源，直至生长的所述覆盖区层将所述高磷掺杂区层表面完全覆盖。
31.本发明还提供了一种nmos结构，包括：
32.衬底；
33.鳍片结构，设置在所述衬底上方；
34.栅极，设置在所述鳍片结构上方；
35.源极，设置在所述鳍片结构顶部区域，并位于所述栅极一侧；
36.漏极，设置在所述鳍片结构顶部区域，并位于所述栅极另一侧
37.其中，所述源极和/或漏极包括由下到上依次设置的成核区层和高磷掺杂区层。
38.本发明还提供了一种半导体器件，包括上述的nmos结构。
39.本发明所述nmos结构的制备方法的有益效果在于：通过在开口区内部形成成核区层和高磷掺杂区层以形成填充在开口区内部的源极或漏极，并去除高磷掺杂区层表面形成的杂质层，从而为nmos沟道提供更高应力，以及降低 nmos源漏区的体电阻和接触电阻，而且通过去除高磷掺杂区层表面的杂质层，从而避免杂质层对后续形成的半导体器件的性能的影响，有效提高了产品片的良率。
附图说明
40.图1为本发明实施例所述的nmos结构的制备方法的流程图；
41.图2为本发明实施例所述的nmos结构的制备方法在形成隔离层后的结构示意图；
42.图3为本发明实施例所述的nmos结构的制备方法在完成步骤s103后所得结构示意图；
43.图4为本发明实施例所述的nmos结构的制备方法在完成步骤s104后所得结构沿着竖直方向对鳍片结构的截面结构示意图；
44.图5为本发明实施例所述的nmos结构的制备方法在完成步骤s105后所得结构沿着竖直方向对鳍片结构的截面结构示意图；
45.图6为本发明实施例所述的nmos结构的制备方法在形成成核区层和高磷掺杂区层后所得结构沿着竖直方向对鳍片结构的截面结构示意图；
46.图7为本发明实施例所述的nmos结构的制备方法在图6中的结构在竖直方向对原料开口区的截面结构示意图；
47.图8为本发明实施例所述的nmos结构的制备方法在对图6中的结构去除杂质层后锁的结构沿着竖直方向对鳍片结构的截面结构示意图；
48.图9为本发明实施例所述的nmos结构的制备方法对图8中的结构沿着竖直方向对鳍片结构的截面结构示意图；
49.图10为本发明实施例所述的nmos结构的制备方法在图9所得结构的高磷掺杂区层表面形成覆盖区层后所得结构沿着竖直方向对鳍片结构的截面结构示意图；
50.图11为本发明实施例所述的nmos结构的制备方法图2中b的放大结构示意图。
具体实施方式
51.为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
52.针对现有技术存在的问题，本发明的实施例提供了一种nmos结构的制备方法，参考图1，包括：
53.s101提供衬底。
54.其中，所述衬底可以为硅衬底或者掺杂部分锗元素的硅衬底。在本实施例中，所述衬底采用硅衬底。
55.s102、在所述衬底上形成若干个鳍片结构。
56.具体的，对所述衬底进行刻蚀处理以在所述衬底上形成若干个鳍片结构，通过对衬底进行刻蚀，在所述衬底表面形成若干个均匀排列的鳍片结构，其中刻蚀方法包括多次光刻及多步刻蚀，多次光刻包括自对准双重成像技术(self-aligned double patterning,sadp)、自对准四重图案化工艺(self-alignedquadruple patterning，saqp)、多次曝光和刻蚀工艺(litho-etch-litho-etch， lele)。
57.在一些实施例中，如图11所示，所述鳍片结构的凸起高度h为800nm至 1600nm，位于最顶层的所述鳍片结构的关键尺寸l为3nm至20nm。
58.s103、在所述鳍片结构表面形成栅氧层，并在所述鳍片结构之间沉积隔离层，在所述隔离层和所述鳍片结构的所述栅氧层上方形成栅极材料层。
59.具体的，在所述衬底表面和所述鳍片结构表面形成一层栅氧层，并在相邻的所述鳍片结构之间沉积一层隔离层，所述隔离层覆盖位于所述衬底层上表面的所述栅氧层，并在所述隔离层表面依次覆盖一层栅极材料层和第一介电层，其中，所述栅极材料层覆盖所述鳍片结构表面和所述隔离层上表面。
60.在本实施例中，参考图2，在衬底100表面形成若干个凸起状的鳍片结构 101之后，在所述衬底100上表面和鳍片结构101表面形成一层栅氧层160。
61.具体的，在鳍片结构101表面和衬底100表面沉积一层栅氧材料之后，从而形成一层完全覆盖衬底100上表面和鳍片结构101外部表面的栅氧层160。其中，所述栅氧层160采用的栅氧材料包括sio2、sion、sihfo、hfo2或zro2 中的任意一种或者多种复合材料。
62.在形成栅氧层160之后，参考图2，在相邻的鳍片结构101填充一层硅氧化合物，从而在衬底100上表面的栅氧层160表面形成隔离层102，以将相邻的鳍片结构101之间隔离开来。
63.需要说明的是，在本方案中，所述隔离层102主要用于将鳍片结构101隔离开来，本方案不限于硅氧化合物材料，还可以采用其它材料，此处不再赘述。
64.图3为本发明的nmos结构的制备方法在完成步骤s103之后所得结构示意图，参考图3，在形成隔离层102之后，通过沉积和曝光图案刻蚀的方式在所述隔离层102表面形成一
层栅极材料层103，并在所述栅极材料层103表面形成一层第一介电层140，以使得所述栅极材料层130完全覆盖所述鳍片结构101表面和所述隔离层102上表面，所得结构如图3所示。
65.具体的，所述栅极材料层130为掺杂多晶硅材料或金属栅材料，金属栅材料包括tin、tial、tisin、tialc中的任意一种，栅极区130在鳍片结构101 之上高度为30～80nm。
66.所述第一介电层140采用硬质掩模材料，包括氧化硅或氮化硅材料，或者两种材料的叠层，以及这几种化合物的叠层。
67.s104、图形化所述栅极材料层，以形成若干个栅极线条，相邻所述栅极线条之间形成栅极间隔槽，在所得结构表面形成侧墙隔离层。
68.在一些实施例中，所述第一介电层为多层的叠层，首先对所述第一介电层进行图形化处理，之后将图形化之后的第一介电层作为掩模对所述栅极材料层进行图形化刻蚀，直至露出栅氧层，以形成若干个栅极线条，相邻的所述栅极线条之间形成栅极间隔槽。
69.所述在所得结构上方形成一层侧墙隔离层，包括：
70.在所述栅极线条表面和所述栅极间隔槽内壁形成一层侧墙隔离层，以使得所述侧墙隔离层覆盖所述栅极线条侧面、所述第一介电层顶端和所述栅极间隔槽侧壁和所述鳍片结构顶端表面的栅氧层。
71.参考图4，对图3所得结构中的第一介电层140和栅极材料层130进行多次光刻和刻蚀，直至露出所述栅氧层160，从而形成若干个栅极线条(图中未标示)，其中栅极线条长度方向与鳍片结构的长度方向垂直，栅极线条部分位于鳍片结构上方，部分位于隔离层102上方，相邻的所述栅极线条之间形成栅极间隔槽 170，之后形成一层覆盖所述栅极间隔槽170侧壁、位于所述栅极间隔槽170内部的所述栅氧层160上表面和所述第一介电层140顶端的侧墙隔离层150。
72.在本实施例中，所述第二介电层150包括sicon、sin、sio2中的任意一种。
73.在又一些实施例中，在刻蚀得到若干个栅极间隔槽170之后，相邻的栅极区130之间的间距为10～120nm。
74.s105、沿着所述栅极间隔槽刻蚀位于所述栅氧层上表面的侧墙隔离层、所述栅氧层和部分所述鳍片结构，以形成开口区。
75.参考图5，在图4所得结构的基础上，沿着栅极间隔槽170刻蚀位于栅极间隔槽170内部栅氧层160上方的侧墙隔离层150、栅氧层160和部分鳍片结构 101，从而在鳍片结构101上方形成以开口区110，开口区110包括源开口区和漏开口区，以便于在开口区110内部分别沉积源漏材料以形成源漏区120，以作为源极或漏极。
76.在一些实施例中，在刻蚀所述侧墙隔离层150的过程中，同时刻蚀去除覆盖在所述第一介电层140顶端的侧墙隔离层150，以使得第一介电层140的上表面露出，从而减少形成的结构的尺寸大小。
77.在一些实施例中，所述开口区110的深度为30nm至60nm。
78.开口区110的深度与沟道之上的鳍片结构101的高度相同或者多2～6nm，从而有效提高栅极区130控制范围内沟道的迁移率。
79.开口区110底部的鳍片结构101宽度为3～16nm，开口区101底部的鳍片结构101两旁的第二介电层150的高度为0～15nm。
80.s106、在所述开口区内部从下到上依次形成成核区层和高磷掺杂区层，去除所述
高磷掺杂区层表面形成的杂质层，以形成源极或漏极。
81.需要说明的是，nmos器件结构的源极或漏极也可采用不同工艺制作得到不同浓度或膜层结构。
82.可选的，所述开口区的形成过程既可以采用本方案中的方法制作得到，也可以采用现有技术中的制备方法得到，本方案的开口区既可以是单独一种用于制作源极或漏极的开口区，也可以两种分别用于制作源极和漏极的开口区。
83.当nmos结构的开口区采用成核区层和高磷掺杂区层覆盖以形成源极之后， nmos结构的漏极可以采用现有的工艺制备得到。例如采用两张以上光罩，首先图形化形成nmos的源开口区，通过在开口区内部从下到上依次形成成核区层和高磷掺杂区层制作得到源极；然后图形化形成漏开口区，漏开口区可采用其他工艺制作，或调节工艺步骤和工艺参数，实现与源极具有不同浓度和膜层结构的漏极。当nmos结构的漏开口区采用成核区层和高磷掺杂区层覆盖以形成漏极之后，nmos结构的源极可以采用现有的工艺制备得到，其内容与上述内容基本相同，此处不再赘述。
84.需要说明的是，本方案还可以通过上述nmos结构的制备方法制作开口区之后，以在开口区内部从下到上依次形成成核区层和高磷掺杂区层形成nmos 结构的源极或者漏极中的一个之后，采用现有技术的其它工艺方法制作nmos 结构的另外一种开口区，并通过现有工艺在开口区内部制作漏极或源极，此处不再赘述。
85.可选的，本方案还可以同时对nmos结构的源开口区和漏开口区同时采用成核区层和高磷掺杂区层覆盖以形成源极和漏极后得到nmos结构，此处不再赘述。
86.在一些实施例中，所述成核区层的形成过程采用外延工艺生长得到，所述成核区层为掺杂少量杂质元素的单晶硅基材料，包括si:p、si:c、si:as、si:as(p)、 si:c(p)中的任意一种，所述成核区层的厚度为2至10nm，所述成核区层的形成过程包括：
87.向所述开口区中通入第一生长气源和第一掺杂气源，调节所述第一掺杂气源在当前反应气源中的分压占比至第一阈值；其中，第一生长气源作为硅源，包括dcs、sih4、si2h6、tcs，或多种上述气体组成的混合气源中的任意一种，第一掺杂气源包括ph3、c2h6、ash3，或多种上述气体组成的混合杂质气源中的任意一种。
88.其中，所述第一掺杂气源在所述反应气体中的分压占比为在形成成核区层的反应过程中所述第一掺杂气源的气体体积占所有反应气体的气体体积的体积比，所述反应气体包括载气、第一生长气源、第一掺杂气源以及其他气体。本实施例中，所述第一阈值为0.1％～4％，从而使得后续制得得到的成核区层121 中掺杂的杂质材料在成核区层121中的浓度达到1e18～5e20 atom cm-3
。
89.控制反应温度为500～800摄氏度，反应压力为100～600torr，选择h2或 n2，或两者混合气源作为载气；根据选择的反应温度、反应压力和第一生长气源的种类，控制第一生长气源和第一掺杂气源的流量为20～100sccm，以在所述开口区内壁表面形成所述成核区层。
90.持续通入所述第一生长气源和所述第一掺杂气源，直至所述成核区层的厚度达到2cm之后，停止通入所述第一生长气源和所述第一掺杂气源。在本实施例中，还包括当成核区层覆盖所述开口区内壁表面的面积达到70％以上时，停止通入所述第一生长气源和第一掺杂气源，完成所述成核区层的制备过程。
91.参照图6，所述成核区层121为掺杂少量杂质元素的硅基材料的低浓度缓冲区，包
括si:c、si:p、si:c(p)、si:as(p)中的至少一种，其掺杂元素的掺杂浓度为1e18～5e20 atom cm-3
；厚度为2～10nm，通过制备形成的成核区层121为后续生长高浓度的高磷掺杂区层122提供缓冲，同时减少或阻挡高磷掺杂区层122 的杂质向器件的沟道区域的扩散，起到了保护作用。
92.在一些实施例中，在向所述开口区中通入生长气源和掺杂气体的过程中，通入刻蚀气体以提高反应选择性。在本实施例中，所述刻蚀气体为hcl。
93.在一些实施例中，参考图6，在制备得到成核区层121之后，选择磷烷气体作为第二掺杂气源，继续向开口区110内部通入第二生长气源和磷烷气体，第二生长气源作为硅源，包括dcs、sih4、si2h6、tcs，或多种上述气体组成的混合气源中的任意一种。
94.在本实施例中，第二阈值为3％～12％，调节所述磷烷气体在所述第二生长气源中的分压占比为3％～12％，从而使得后续制得得到的高磷掺杂区层122中掺杂的杂质材料在单晶硅基材料中的浓度达到2e21～8e21 atom cm-3
，控制反应温度至550～700摄氏度，反应压力至200～600torr，其中，第二生长气源的分压为30～160torr，磷烷气体的分压为15～80torr。
95.随着鳍片结构101的宽度约来越小，甚至达到3nm，即提供给外延的生长单晶基底越来越小，同时源漏区的深度随鳍片结构101高度的增加而增加，甚至高达50nm，而开口区110的开口宽度为15～100nm。在如此小的外延生长基底上，在开口区110中，从开口区110底部向上生长的部分最终会与从开口区 110的两边侧壁生长出来的硅掺杂材料相融合，并且由于从两旁鳍片结构101侧壁生长的外延单晶材料的晶面不同，导致不能完全融合在一起，中间会形成狭缝槽180。其中，所述狭缝槽180的宽度为0.5～2nm。
96.而在开口区外延向上生长的同时，也会向平行于栅极方向的两边生长，如图7所示。为了防止相邻的开口区外延融合从而导致器件失效，而控制源漏区 120沿栅极长度方向的生长宽度，反过来也会影响源漏区120在高度方向生长，当鳍片结构101的顶部关键尺寸宽度小于10nm，鳍片结构101高度大于40nm 时，源漏区120的高磷掺杂区层122不能完全填平源漏区120，从而在高浓度掺杂区的顶部形成三角形沟槽。
97.并且由于sip、sic的外延生长特性，随着源漏区120的掺杂浓度的不断提高，外延在不同晶面的材料的生长速度差异变大，表现为生长速率：晶面[100]》 晶面[110]》晶面[111]，当源漏区的最外表面大多变为晶面[111]时，源漏区的生长速度降低到生长阈值，最终形成的高磷掺杂区层122的上表面停留在此晶面，从而本实施例中高磷掺杂区层122的上表面与衬底100的上表面形成的一个夹角α，如图6所示，其中所述夹角α的角度为40～70度。
[0098]
需要说明的是，所述高磷掺杂区层122的厚度为20至60nm，其晶格系数为5.3～5.43a，小于硅的晶格系数，通过高磷掺杂区层122为沟道区域提供张应力，同时降低源漏区120的电阻。
[0099]
在形成高磷掺杂区层122的过程中，由于采用的硅磷外延反应是相互竞争的平衡临界反应，也是边生长边刻蚀的平衡反应，反应过程中磷源的分压提高有助于更多磷掺杂进硅磷中，在外延反应过程中，中间产物会分解参与生成单晶磷硅，但在反应结束的吹扫和降温环节，并不能随载气抽离，而最终在高掺杂区上表面形成非晶的富磷硅磷层，非晶硅磷层的厚度与磷烷的分压有关，分压越高，非晶硅层厚度约厚，厚度为1～4nm。
[0100]
因此本方案通过去除所述高磷掺杂区层122表面形成的杂质层124，以形成将所述
开口区110内部填充的源漏区120，从而避免杂质层124对最终形成的半导体器件的性能产生影响，提高产品良率。
[0101]
在本实施例中，采用原位刻蚀、干法刻蚀、湿法清洗任意一种方式去除位于高磷掺杂区层122表面的杂质层。
[0102]
在一些实施例中，所述去除所述高磷掺杂区层表面形成的杂质层，包括：
[0103]
向所述开口区内部的所述高磷掺杂区层表面持续通入刻蚀气体和载气，对所述高磷掺杂区层表面进行原位刻蚀，直至完全去除所述高磷掺杂区层表面的所述杂质层。
[0104]
在一些实施例中，参考图8，在形成高磷掺杂区层122的外延反应结束之后，采用原位刻蚀方法将高磷掺杂区层122表面的非晶富磷硅磷的杂质层124刻蚀掉。所述原位刻蚀的反应温度为550～750摄氏度，反应压力为5～50torr，所述刻蚀气体的分压为0.05～0.2torr，载气为h2或n2，刻蚀气体hcl的反应分压为 0.05～0.2torr，由于非晶硅磷层厚度较薄，通过降低刻蚀气体hcl流量和分压，有效避免造成过刻的情况。
[0105]
在另外一些实施例中，采用干法刻蚀工艺去除所述高磷掺杂区层122表面的所述杂质层124，在干法刻蚀的过程中，由于含溴或氯的卤素气体对单晶硅和非晶硅的刻蚀速率不一样，通过控制干法刻蚀气体比例，或者采用刻蚀/抽气/刻蚀的循环方法，例如原子层刻蚀方法，更精确控制刻蚀量，将单晶硅磷上表面的非晶硅磷刻蚀掉，从而停留在单晶硅磷上。
[0106]
在其它一些实施例中，还可以采用湿法清洗方法将高磷掺杂区层122表面的非晶富磷硅磷的杂质层124清洗掉，从而得到掺杂高磷浓度的高磷掺杂区层 12。湿法清洗过程中采用的湿法药液选择低浓度氨水/双氧水/水的混合溶液，氨水和双氧水的比例为1:1～1:3，氨水双氧水混合液与水的比例为1:500～1:1000。通过控制清洗时间去除高磷掺杂区层122表面的非晶富磷硅磷的杂质层124。
[0107]
在一些实施例中，在去除所述高磷掺杂区层122表面形成的杂质层124之后，所述方法还包括对所述高磷掺杂区层122表面进行高温退火，参考图9，一方面修复上述原位刻蚀、干法刻蚀和湿法清洗带来的晶面损伤，一方面修补所述高磷掺杂区层122表面的狭缝槽180。
[0108]
在本实施例中，所述高温退火的反应温度为650～750摄氏度，反应压力为 5～50torr，退火时间为5～30s。
[0109]
在一些实施例中，所述方法还包括在去除所述杂质层后的所述高磷掺杂区层表面形成一层覆盖区层，所述覆盖区层的形成过程包括：
[0110]
参考图10，对所述高磷掺杂区层表面进行气体吹扫，向所述高磷掺杂区层表面持续通入第三生长气源和第三掺杂气源，第三生长气源作为硅源，包括dcs、 sih4、si2h6、tcs，或多种上述气体组成的混合气源中的任意一种，第三生长气源由dcs和sih4的混合组成，其中sih4占第三生长气源的比例为5％～30％，由于sih4的分子尺寸更小，更利于渗透进入狭缝槽180内部进行核生长，同时为提高外延反应在硅/氧化硅或氮化硅上的反应选择性，添加刻蚀气体hcl的同时仍以含氯组分的dcs为第三生长气源以提供硅源。
[0111]
调节所述第三掺杂气源在当前的反应气源中的分压占比至第三阈值，从而使得后续制得得到的覆盖区层123中的掺杂元素在所述覆盖区层123的浓度达到1e18～5e20 atom cm-3
，所述第三阈值为0.2％～0.6％。在本实施例中，所述第三阈值为0.4％。
[0112]
在上述反应条件下，使得覆盖区层123以由下到上的生长模式进行生长形成，从而使得覆盖区层123从高磷掺杂区层122的最底部，也就是从高磷掺杂区层122表面开始生长，从而在所述狭缝槽内部和所述高磷掺杂区层表面生长得到漏斗状的覆盖区层。
[0113]
在本实施例中，反应压力为10～150torr。由于低压状态下，分子间的碰撞减少，分子的平均自由程增加，反应分子更容易进入源漏区底部进行生长，从而使得覆盖区层123更加容易沿着高磷掺杂区层122表面生长。同时增大sih4 在第三生长气源中的浓度以减少掺杂材料在不同晶面的生长速度差异，从而保证覆盖区层123能够从下到上生长并形成漏斗状的覆盖区层123。由于覆盖区层 123的磷掺杂浓度低，所以为了减少磷浓度降低对应力和电阻的影响，控制覆盖区层123的生长厚度为2～20nm。
[0114]
持续通入所述第三生长气源和所述第三掺杂气源，直至生长的所述覆盖区层将所述高磷掺杂区层表面完全覆盖。
[0115]
而在得到高磷掺杂区层122之后，继续在所述高磷掺杂区层122表面继续形成覆盖区层123，以得到最终完整的源漏区120。
[0116]
在依次制备得到成核区层121、高磷掺杂区层122和覆盖区层123之后，通过成核区层121、高磷掺杂区层122和覆盖区层123将所述开口区110填充并形成源漏区120，从而通过将位于栅极区130两侧的源漏区120分别作为源极和漏极，以形成nmos结构。
[0117]
在上述制备方法的过程中，通过在开口区内部形成成核区层和高磷掺杂区层以形成填充在开口区内部的源漏区，并去除高磷掺杂区层表面形成的杂质层，从而为nmos沟道提供更高应力，以及降低nmos源漏区的体电阻和接触电阻，而且通过去除高磷掺杂区层表面的杂质层，从而避免杂质层对后续形成的半导体器件的性能的影响，有效提高了产品片的良率。
[0118]
本发明还提供了一种nmos结构，包括：
[0119]
衬底100；
[0120]
鳍片结构101，设置在所述衬底100上方；
[0121]
栅极130，设置在所述鳍片结构101上方；
[0122]
源极111，设置在所述鳍片结构101顶部区域，并位于所述栅极130一侧；
[0123]
漏极112，设置在所述鳍片结构101顶部区域，并位于所述栅极130另一侧；
[0124]
其中，其中，所述源极111和/或漏极112包括由下到上依次设置的成成核区层121和高磷掺杂区层122。
[0125]
在一些实施例中，所述高磷掺杂区层122表面还设置有覆盖区层123。
[0126]
在另外一些实施例中，所述高磷掺杂区层122的上表面所在斜边与水平面之间所成的夹角为40
°
至70
°
。
[0127]
由于上述的nmos结构是根据前述的nmos结构的制备方法所得到的，此处不再赘述。
[0128]
本发明还公开了一种半导体器件，包括上述的nmos结构。
[0129]
采用上述的nmos结构的半导体器件，使得nmos沟道提供更高应力，以及降低nmos源漏区的体电阻和接触电阻，提高了半导体器件的性能。
[0130]
虽然在上文中详细说明了本发明的实施方式，但是对于本领域的技术人员来说显而易见的是，能够对这些实施方式进行各种修改和变化。但是，应理解，这种修改和变化都
属于权利要求书中所述的本发明的范围和精神之内。而且，在此说明的本发明可有其它的实施方式，并且可通过多种方式实施或实现。