芯片封装结构、电子器件、三维存储器与存储系统的制作方法

1.本技术涉及半导体封装领域，具体而言，涉及一种芯片封装结构、电子器件、三维存储器与存储系统。


背景技术：

2.如图1所示，在芯片的封装过程中，需要从芯片引线10键合到基板上，但引线10多，引线10排列复杂，键合的工艺难度较大。
3.因此，亟需一种简单的芯片封装工艺。
4.在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。


技术实现要素：

5.本技术的主要目的在于提供一种芯片封装结构、电子器件、三维存储器与存储系统，以解决现有技术中缺乏一种简单的芯片封装工艺的问题。
6.根据本发明实施例的一个方面，提供了一种芯片封装结构，包括：芯片，所述芯片包括第一本体结构和位于所述第一本体结构的预定表面的多个第一引脚；基板，位于所述预定表面上，所述基板包括第二本体结构和位于所述第二本体结构中的多个间隔设置的第二引脚，所述第二引脚与所述第一引脚一一对应地连接。
7.可选地，所述第二本体结构内具有多个间隔的安装空间，所述第二引脚的至少部分位于所述安装空间中，所述第二引脚和所述安装空间一一对应，所述第二本体结构的表面具有多个第一开口，所述第一开口与所述安装空间一一对应，所述第一开口使得所述第二引脚的表面的预定部分裸露，所述第一引脚通过所述第一开口与所述预定部分连接。
8.可选地，所述第二引脚包括第一导电部和第二导电部，所述第一导电部的第一部分位于所述安装空间内，所述第一导电部的第二部分突出于所述基板的侧壁且与所述第二导电部连接，所述第二导电部位于所述基板的侧壁上。
9.可选地，所述第二本体结构的表面具有多个第二开口，所述第二开口与所述安装空间一一对应，且与所述第一开口连通，所述第二开口在第一预定方向上的宽度小于所述第一开口在第一预定方向上的宽度，所述第二开口使得所述第一导电部的表面部分裸露，所述第一预定方向与所述第二本体结构的表面平行且与所述第二本体结构的侧壁平行。
10.可选地，所述第一开口与所述第一引脚适配。
11.可选地，所述芯片有多个，所述基板有多个，所述芯片和所述基板沿第二预定方向交替设置，所述第二预定方向为所述芯片的厚度方向。
12.可选地，所述封装结构包括至少一个封装部，一个所述封装部包括多个所述芯片和一个所述基板，所述基板分别位于多个所述芯片的所述预定表面上，在所述封装部有多个的情况下，多个所述封装部叠置。
13.可选地，多个所述第二引脚由第一组引脚和第二组引脚构成，所述第一组引脚中的各所述第二引脚包括第三导电部和第四导电部，所述第二组引脚中的各所述第二引脚包括所述第三导电部，所述第三导电部位于所述安装空间内，所述第三导电部与所述第四导电部连接，所述第四导电部位于所述基板的侧壁上，所述第一组引脚中的所述第二引脚和所述第二组引脚中的所述第二引脚交替设置，所述第二本体结构还包括键合引线，所述键合引线连接一个所述芯片的所述第一组引脚的所述第二引脚和另一个所述芯片的所述第二组引脚的所述第二引脚。
14.可选地，所述芯片为三维存储器芯片。
15.根据本发明实施例的另一方面，还提供了一种电子器件，包括芯片封装结构，所述芯片封装结构为任一种所述的芯片封装结构。
16.根据本发明实施例的又一方面，还提供了一种三维存储器，包括芯片封装结构，所述芯片封装结构为任一种所述的芯片封装结构。
17.根据本发明实施例的再一方面，还提供了一种存储系统，包括存储控制器和所述的三维存储器，所述三维存储器被配置为存储数据，所述存储控制器耦合到所述三维存储器并被配置为控制所述三维存储器。
18.在本发明实施例中，芯片封装结构包括芯片和基板，其中，芯片包括第一本体结构和位于第一本体结构的预定表面的多个第一引脚，基板位于预定表面上，基板包括第二本体结构和位于第二本体结构中的多个间隔设置的第二引脚，第二引脚与第一引脚一一对应地连接。该芯片封装结构，基板位于芯片的预定表面上，基板的第二引脚与芯片的第一引脚一一对应地连接，第一引脚不需要通过引线键合到第二引脚上，相比现有技术中需要大量的引线从芯片键合到基板上，该方案不需要从芯片引线键合到基板上，从而减小了芯片封装的工艺难度，进而解决了现有技术中缺乏一种简单的芯片封装工艺的问题。
附图说明
19.构成本技术的一部分的说明书附图用来提供对本技术的可选理解，本技术的示意性实施例及其说明用于解释本技术，并不构成对本技术的不当限定。在附图中：
20.图1示出了现有技术中的芯片封装结构的示意图；
21.图2示出了根据本技术的实施例的芯片的俯视图；
22.图3示出了根据本技术的实施例的芯片的左视图；
23.图4示出了根据本技术的实施例的基板的俯视图；
24.图5示出了根据本技术的实施例的基板的左视图；
25.图6示出了根据本技术的实施例的一种芯片封装结构的剖面图；
26.图7示出了根据本技术的实施例的另一种基板的俯视图；
27.图8示出了根据本技术的实施例的另一种基板的左视图；
28.图9示出了根据本技术的实施例的另一种芯片封装结构的左视图；
29.图10示出了根据本技术的实施例的又一种基板的俯视图；
30.图11示出了根据本技术的实施例的又一种芯片封装结构的左视图。
31.其中，上述附图包括以下附图标记：
32.10、引线；11、第一本体结构；12、第一引脚；13、第二本体结构；14、第二引脚；15、第
一导电部；16、第二导电部；17、芯片；18、基板；19、第一组引脚；20、第二组引脚；21、第三导电部；22、第四导电部；23、键合引线。
具体实施方式
33.应该指出，以下详细说明都是例示性的，旨在对本技术提供可选的说明。除非另有指明，本文使用的所有技术和科学术语具有与本技术所属技术领域的普通技术人员通常理解的相同含义。
34.需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本技术的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
35.应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。
36.正如背景技术所介绍的，现有技术中缺乏一种简单的芯片封装工艺，为了解决如上问题，本技术的一种典型的实施方式中，提供了一种芯片封装结构、电子器件、三维存储器与存储系统。
37.根据本技术的实施例，提供了一种芯片封装结构该半导体结构包括芯片和基板，其中，图2和图3分别示出了本技术的实施例的芯片的俯视图和左视图，如图2和图3所示，上述芯片包括第一本体结构11和位于上述第一本体结构的预定表面的多个第一引脚12；图4和图5分别示出了本技术的实施例的基板的俯视图和左视图，如图4和图5所示，上述基板位于上述预定表面上，上述基板包括第二本体结构13和位于上述第二本体结构中的多个间隔设置的第二引脚14，如图6所示，上述第二引脚14与上述第一引脚12一一对应地连接。
38.上述的芯片封装结构，包括芯片和基板，其中，芯片包括第一本体结构和位于第一本体结构的预定表面的多个第一引脚，基板位于预定表面上，基板包括第二本体结构和位于第二本体结构中的多个间隔设置的第二引脚，第二引脚与第一引脚一一对应地连接。该芯片封装结构，基板位于芯片的预定表面上，基板的第二引脚与芯片的第一引脚一一对应地连接，第一引脚不需要通过引线键合到第二引脚上，相比现有技术中需要大量的引线从芯片键合到基板上，该方案不需要从芯片引线键合到基板上，从而减小了芯片封装的工艺难度，进而解决了现有技术中缺乏一种简单的芯片封装工艺的问题。
39.上述预定表面可以为除芯片的侧壁以外的上表面或者下表面，上述第一引脚的位置可以根据实际需要来设置。
40.上述第一引脚和上述第二引脚的材料可以相同，也可以不同，上述第一引脚和上述第二引脚的材料可以为铜，但是并不限于铜，还可以为其他材料，本领域技术人员可以根据实际情况来选择。
41.本技术的实施例中，如图4所示，上述第二本体结构13内具有多个间隔的安装空间，上述第二引脚14的至少部分位于上述安装空间中，上述第二引脚14和上述安装空间一一对应，上述第二本体结构13的表面具有多个第一开口，上述第一开口与上述安装空间一
一对应，上述第一开口使得上述第二引脚14的表面的预定部分裸露，上述第一引脚通过上述第一开口与上述预定部分连接。本实施例中，上述第二本体结构内具有多个安装空间，上述安装空间用于放置上述第二引脚，上述第二引脚位于上述第二本体结构的内部，可以进一步减小第二引脚之间的干扰，上述第二本体结构的表面还有多个第一开口，多个第一开口使得上述第二引脚的表面的预定部分裸露，上述第一引脚与上述预定部分连接，连接后的第一引脚位于上述第二本体结构中，这样第一引脚和第二引脚均位于上述第二本体结构中，没有暴露在外部环境中，所以无需再对第一引脚和第二引脚的连接处填充绝缘材料，从而进一步简化了芯片的封装工艺。
42.本技术的再一种实施例中，图7和图8分别示出了本技术的实施例的另一种基板的俯视图和左视图，如图7和图8所示，上述第二引脚包括第一导电部15和第二导电部16，上述第一导电部15的第一部分位于上述安装空间内，上述第一导电部15的第二部分突出于上述基板的侧壁且与上述第二导电部16连接，上述第二导电部16位于上述基板的侧壁上。本实施例中，第二引脚包括第一导电部和第二导电部，上述第一导电部的第一部分位于上述安装空间内，上述第二导电部位于上述基板的侧壁，使得上述第二引脚为“l”型结构，这样使得该芯片封装结构在电路中与其他电子元件连接更容易，便于用户使用。
43.本技术的又一种实施例中，如图7和图8所示，上述第二本体结构的表面具有多个第二开口，上述第二开口与上述安装空间一一对应，且与上述第一开口连通，上述第二开口在第一预定方向上的宽度小于上述第一开口在第一预定方向上的宽度，上述第二开口使得上述第一导电部15的表面部分裸露，上述第一预定方向与上述第二本体结构的表面平行且与上述第二本体结构的侧壁平行。本实施例中，上述第二本体结构的表面还具有多个第二开口，第二开口与上述第一开口连通，便于将芯片和基板卡接在一起，从而使得芯片和基板的连接更加紧密。
44.为了进一步简化工艺，本技术的另一种实施例中，上述第一开口与上述第一引脚适配。上述第一开口与上述第一引脚适配，表示上述第一开口与上述第一引脚的尺寸相同，第一引脚可以卡接在第一开口不会掉出，不需要对第一引脚和第二引脚焊接，后续只需要对芯片和基板进行热处理，就可以将芯片和基板固定在一起，从而进一步简化工艺。
45.当然，实际的应用中，上述第一开口的尺寸也可以不与上述第一引脚的尺寸相同，这样只需要对第一引脚和第二引脚焊接，也可以将芯片和基板连接在一起。
46.本技术的再一种实施例中，如图9所示，上述芯片17有多个，上述基板18有多个，上述芯片17和上述基板18沿第二预定方向交替设置，上述第二预定方向为上述芯片17的厚度方向。本实施例中，当上述芯片和上述基板均有多个时，可以采用堆栈式封装，将上述芯片和上述基板交替叠置，从而减小芯片的面积，进一步提升芯片的电学性能。
47.为了进一步提升芯片的电学性能，本技术的又一种实施例中，上述封装结构包括至少一个封装部，一个上述封装部包括多个上述芯片和一个上述基板，上述基板分别位于多个上述芯片的上述预定表面上，在上述封装部有多个的情况下，多个上述封装部叠置。
48.本技术的另一种实施例中，如图10和图11所示，多个上述第二引脚由第一组引脚19和第二组引脚20构成，上述第一组引脚19中的各上述第二引脚包括第三导电部21和第四导电部22，上述第二组引脚20中的各上述第二引脚包括上述第三导电部21，上述第三导电部21位于上述安装空间内，上述第三导电部21与上述第四导电部22连接，上述第四导电部
22位于上述基板的侧壁上，上述第一组引脚19中的上述第二引脚和上述第二组引脚20中的上述第二引脚交替设置，上述第二本体结构还包括键合引线23，上述键合引线23连接一个上述芯片的上述第一组引脚19的上述第二引脚和另一个上述芯片的上述第二组引脚20的上述第二引脚。本实施例中，上述第一组引脚包括第三导电部和第四导电部，上述第二组引脚包括第三导电部，上述第三导电部位于上述安装空间内，第四导电部位于基板的侧壁上，上述第二本体结构还包括键合引线，上述键合引线连接一个上述芯片的上述第一组引脚的上述第二引脚和另一个上述芯片的上述第二组引脚的上述第二引脚，因为键合引线将相同功能的引脚连接起来，所以减少了基板侧壁上的第四导电部的数量，使得引脚之间的干扰进一步减少，从而进一步提升了芯片的电学性能。
49.本技术的再一种实施例中，上述芯片为三维存储器芯片。
50.当然，实际的应用中，上述芯片并不限于三维存储器芯片，还可以为其他芯片，其他芯片也可以适用本技术的封装结构。
51.根据本技术的实施例，还提供了一种电子器件，包括芯片封装结构，上述芯片封装结构为任一种上述的芯片封装结构。
52.上述的电子器件，包括芯片封装结构，上述芯片封装结构为任一种上述的芯片封装结构。上述的芯片封装结构包括芯片和基板，其中，芯片包括第一本体结构和位于第一本体结构的预定表面的多个第一引脚，基板位于预定表面上，基板包括第二本体结构和位于第二本体结构中的多个间隔设置的第二引脚，第二引脚与第一引脚一一对应地连接。该芯片封装结构，基板位于芯片的预定表面上，基板的第二引脚与芯片的第一引脚一一对应地连接，第一引脚不需要通过引线键合到第二引脚上，相比现有技术中需要大量的引线从芯片键合到基板上，该方案不需要从芯片引线键合到基板上，从而减小了芯片封装的工艺难度，进而解决了现有技术中缺乏一种简单的芯片封装工艺的问题。
53.根据本技术的实施例，还提供了一种三维存储器，包括芯片封装结构，上述芯片封装结构为任一种上述的芯片封装结构。
54.上述的三维存储器，包括芯片封装结构，上述芯片封装结构为任一种上述的芯片封装结构。上述的芯片封装结构包括芯片和基板，其中，芯片包括第一本体结构和位于第一本体结构的预定表面的多个第一引脚，基板位于预定表面上，基板包括第二本体结构和位于第二本体结构中的多个间隔设置的第二引脚，第二引脚与第一引脚一一对应地连接。该芯片封装结构，基板位于芯片的预定表面上，基板的第二引脚与芯片的第一引脚一一对应地连接，第一引脚不需要通过引线键合到第二引脚上，相比现有技术中需要大量的引线从芯片键合到基板上，该方案不需要从芯片引线键合到基板上，从而减小了芯片封装的工艺难度，进而解决了现有技术中缺乏一种简单的芯片封装工艺的问题。
55.根据本技术的实施例，还提供了一种存储系统，包括存储控制器和上述的三维存储器，上述三维存储器被配置为存储数据，上述存储控制器耦合到上述三维存储器并被配置为控制上述三维存储器。
56.上述的存储系统，包括存储控制器和上述的三维存储器，上述三维存储器被配置为存储数据，上述存储控制器耦合到上述三维存储器并被配置为控制上述三维存储器。上述的三维存储器，包括芯片封装结构，上述芯片封装结构为任一种上述的芯片封装结构，上述的芯片封装结构包括芯片和基板，其中，芯片包括第一本体结构和位于第一本体结构的
预定表面的多个第一引脚，基板位于预定表面上，基板包括第二本体结构和位于第二本体结构中的多个间隔设置的第二引脚，第二引脚与第一引脚一一对应地连接。该芯片封装结构，基板位于芯片的预定表面上，基板的第二引脚与芯片的第一引脚一一对应地连接，第一引脚不需要通过引线键合到第二引脚上，相比现有技术中需要大量的引线从芯片键合到基板上，该方案不需要从芯片引线键合到基板上，从而减小了芯片封装的工艺难度，进而解决了现有技术中缺乏一种简单的芯片封装工艺的问题。
57.当然，实际的应用中，上述电子设备并不限于上述的几种，还可以为其他电子设备。
58.从以上的描述中，可以看出，本技术上述的实施例实现了如下技术效果：
59.1)、本技术的芯片封装结构，包括芯片和基板，其中，芯片包括第一本体结构和位于第一本体结构的预定表面的多个第一引脚，基板位于预定表面上，基板包括第二本体结构和位于第二本体结构中的多个间隔设置的第二引脚，第二引脚与第一引脚一一对应地连接。该芯片封装结构，基板位于芯片的预定表面上，基板的第二引脚与芯片的第一引脚一一对应地连接，第一引脚不需要通过引线键合到第二引脚上，相比现有技术中需要大量的引线从芯片键合到基板上，该方案不需要从芯片引线键合到基板上，从而减小了芯片封装的工艺难度，进而解决了现有技术中缺乏一种简单的芯片封装工艺的问题。
60.2)、本技术的电子器件，包括芯片封装结构，上述芯片封装结构为任一种上述的芯片封装结构。上述的芯片封装结构包括芯片和基板，其中，芯片包括第一本体结构和位于第一本体结构的预定表面的多个第一引脚，基板位于预定表面上，基板包括第二本体结构和位于第二本体结构中的多个间隔设置的第二引脚，第二引脚与第一引脚一一对应地连接。该芯片封装结构，基板位于芯片的预定表面上，基板的第二引脚与芯片的第一引脚一一对应地连接，第一引脚不需要通过引线键合到第二引脚上，相比现有技术中需要大量的引线从芯片键合到基板上，该方案不需要从芯片引线键合到基板上，从而减小了芯片封装的工艺难度，进而解决了现有技术中缺乏一种简单的芯片封装工艺的问题。
61.3)、本技术的三维存储器，包括芯片封装结构，上述芯片封装结构为任一种上述的芯片封装结构。上述的芯片封装结构包括芯片和基板，其中，芯片包括第一本体结构和位于第一本体结构的预定表面的多个第一引脚，基板位于预定表面上，基板包括第二本体结构和位于第二本体结构中的多个间隔设置的第二引脚，第二引脚与第一引脚一一对应地连接。该芯片封装结构，基板位于芯片的预定表面上，基板的第二引脚与芯片的第一引脚一一对应地连接，第一引脚不需要通过引线键合到第二引脚上，相比现有技术中需要大量的引线从芯片键合到基板上，该方案不需要从芯片引线键合到基板上，从而减小了芯片封装的工艺难度，进而解决了现有技术中缺乏一种简单的芯片封装工艺的问题。
62.4)、本技术的存储系统，包括存储控制器和上述的三维存储器，上述三维存储器被配置为存储数据，上述存储控制器耦合到上述三维存储器并被配置为控制上述三维存储器。上述的三维存储器，包括芯片封装结构，上述芯片封装结构为任一种上述的芯片封装结构，上述的芯片封装结构包括芯片和基板，其中，芯片包括第一本体结构和位于第一本体结构的预定表面的多个第一引脚，基板位于预定表面上，基板包括第二本体结构和位于第二本体结构中的多个间隔设置的第二引脚，第二引脚与第一引脚一一对应地连接。该芯片封装结构，基板位于芯片的预定表面上，基板的第二引脚与芯片的第一引脚一一对应地连接，
第一引脚不需要通过引线键合到第二引脚上，相比现有技术中需要大量的引线从芯片键合到基板上，该方案不需要从芯片引线键合到基板上，从而减小了芯片封装的工艺难度，进而解决了现有技术中缺乏一种简单的芯片封装工艺的问题。
63.以上上述仅为本技术的优选实施例而已，并不用于限制本技术，对于本领域的技术人员来说，本技术可以有各种更改和变化。凡在本技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本技术的保护范围之内。