三维存储器及其制备方法、存储系统、电子设备与流程

1.本技术涉及半导体技术领域，更具体地，涉及三维存储器及其制备方法、存储系统、电子设备。


背景技术：

2.随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是近年来，平面型闪存的发展遇到了各种挑战，如物理极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难，向纵向方向发展的三维存储器应运而生。然而，受限于实际制备工艺，对三维存储器中诸如不同径向尺寸的沟道结构的形成带来了巨大的挑战。


技术实现要素：

3.本技术提供了一种三维存储器的制备方法，该三维存储器的制备方法包括：交替叠置阻隔层和停止层以形成复合结构，其中所述停止层包括第一停止层；在所述复合结构上交替叠置绝缘层和牺牲层以形成叠层结构；形成沿所述叠层结构的层叠方向延伸的第一沟道孔以及贯穿所述叠层结构并延伸至所述第一停止层的第二沟道孔；以及刻蚀所述第一沟道孔以使所述第一沟道孔延伸至所述第一停止层。
4.在一个实施方式中，所述第一沟道孔的孔径在95～120埃的范围内；以及所述第二沟道孔的孔径在150～200埃的范围内。
5.在一个实施方式中，刻蚀所述第一沟道孔以使所述第一沟道孔延伸至所述第一停止层包括：覆盖所述第二沟道孔，并刻蚀所述第一沟道孔以使所述第一沟道孔延伸至所述第一停止层。
6.在一个实施方式中，所述第一停止层为最远离所述叠层结构的所述停止层。
7.在一个实施方式中，所述阻隔层的材质包括氧化物；以及所述停止层的材质包括多晶硅。
8.在一个实施方式中，所述绝缘层的材质包括氧化物；以及所述牺牲层的材质包括氮化物。
9.在一个实施方式中，所述方法还包括：填充所述第一沟道孔和所述第二沟道孔以分别形成第一沟道结构和第二沟道结构。
10.在一个实施方式中，所述方法还包括：形成栅线间隙，通过所述栅线间隙将所述牺牲层置换为栅极层。
11.在一个实施方式中，所述栅极层的材质包括金属钨。
12.本技术另一方面提供了一种三维存储器，包括：复合结构，包括交替叠置的阻隔层和停止层，其中所述停止层包括第一停止层；叠层结构，位于所述复合结构上，且包括交替堆叠的绝缘层和栅极层；第一沟道结构，贯穿所述叠层结构并延伸至所述第一停止层；以及第二沟道结构，贯穿所述叠层结构并延伸至所述第一停止层，其中所述第二沟道结构的径向尺寸大于所述第一沟道结构的径向尺寸。
13.在一个实施方式中，所述第一沟道结构的径向尺寸在95～120埃的范围内；以及所述第二沟道结构的径向尺寸在150～200埃的范围内。
14.在一个实施方式中，所述第一停止层为最远离所述叠层结构的所述停止层。
15.本技术另一方面提供了一种存储系统。所述存储系统包括控制器及上述三维存储器，所述控制器耦合至所述三维存储器，且用于控制所述三维存储器存储数据。
16.本技术另一方面提供了一种电子设备，包括上述存储系统。
17.在一个实施方式中，所述电子设备包括如下至少一种：手机、台式计算机、平板电脑、笔记本电脑、服务器、车载设备、可穿戴设备、移动电源。
18.根据本技术的一个或多个实施方式提供的三维存储器及其制备方法可至少具有以下其中之一的优点：
19.1)设置交替叠置阻隔层和停止层形成的复合结构，有利于使后续形成的第一沟道孔和第二沟道孔停止至停止层；以及
20.2)逐次形成贯穿叠层结构并延伸至第一停止层的第二沟道孔和贯穿叠层结构并延伸至第一停止层的第一沟道孔，有利于实现不同孔径的沟道孔可具有大致相同的沟道深度。
附图说明
21.通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本技术的其它特征、目的和优点将会变得更明显。其中：
22.图1是根据本技术的示例性实施方式的三维存储器的制备方法的流程图；以及
23.图2至图6是根据本技术的示例性实施方式的三维存储器的制备方法的工艺步骤图；
24.图7是根据本技术的一个实施方式的存储系统的结构示意图；以及
25.图8是根据本技术的一个实施方式的电子设备的结构示意图。
具体实施方式
26.为了更好地理解本技术，将参考附图对本技术的各个方面做出更详细的说明。应理解，这些详细说明只是对本技术的示例性实施方式的描述，而非以任何方式限制本技术的范围。
27.应注意，在本说明书中，第一、第二、第三等的表述仅用于将一个特征与另一个特征区分开来，而不表示对特征的任何限制，尤其不表示任何的先后顺序。因此，在不背离本技术的教导的情况下，本技术中讨论的第一沟道孔也可被称作第二沟道孔，反之亦然。
28.在附图中，为了便于说明，已稍微调整了部件的厚度、尺寸和形状。附图仅为示例而并非严格按比例绘制。如在本文中使用的，用语“大致”、“大约”以及类似的用语用作表近似的用语，而不用作表程度的用语，并且旨在说明将由本领域普通技术人员认识到的、测量值或计算值中的固有偏差。
29.本文使用的术语是为了描述特定示例性实施方式的目的，并且不意在进行限制。当在本说明书中使用时，术语“包含”、“包含有”、“包括”和/或“包括有”表示存在所述特征、整体、元件、部件和/或它们的组合，但是并不排除一个或多个其它特征、整体、元件、部件
和/或它们的组合的存在性。
30.本文参考示例性实施方式的示意图来进行描述。本文公开的示例性实施方式不应被解释为限于示出的具体形状和尺寸，而是包括能够实现相同功能的各种等效结构以及由例如制造时产生的形状和尺寸偏差。附图中所示的位置本质上是示意性的，而非旨在对各部件的位置进行限制。
31.除非另有限定，否则本文使用的所有术语(包括技术术语和科学术语)具有与本公开所属技术领域的普通技术人员的通常理解相同的含义。诸如常用词典中定义的术语应被解释为具有与其在相关领域的语境下的含义一致的含义，并且将不以理想化或过于形式化的意义来解释，除非本文明确地如此定义。
32.如在本文中所使用的，术语“层”指代包括具有高度的区域的材料部分。层具有顶侧和底侧，其中，层的底侧相对靠近衬底并且顶侧相对远离衬底。层能够在整个下层结构或上层结构上延伸，或者能够具有小于下层结构或上层结构的范围。此外，层能够是均匀或不均匀连续结构的区域，其高度小于连续结构的高度。例如，层能够位于连续结构的顶表面和底表面处或者其之间的任何一组水平平面之间。层能够水平、垂直和/或沿着锥形表面延伸。衬底能够是层，能够在其中包括一个或多个层，和/或能够在其上、其之上和/或在其之下具有一个或多个层。层能够包含多个层。
33.图1是根据本技术的示例性实施方式的三维存储器的制备方法1000的流程图。
34.如图1所示，本技术提供的三维存储器的制备方法1000可包括：s1，交替叠置阻隔层和停止层以形成复合结构，其中停止层包括第一停止层；s2，在复合结构上交替叠置绝缘层和牺牲层以形成叠层结构；s3，形成沿叠层结构的层叠方向延伸的第一沟道孔以及贯穿叠层结构并延伸至第一停止层的第二沟道孔；以及s4，刻蚀第一沟道孔以使第一沟道孔延伸至第一停止层。下面将详细描述步骤s1～s4。
35.如图2所示，可交替叠置阻隔层110和停止层120以形成复合结构100。示例性地，阻隔层110可包括第一阻隔层111和第二阻隔层112。停止层120可包括第一停止层121和第二停止层122。示例性地，可在衬底200的一侧交替叠置第一阻隔层111、第一停止层121、第二阻隔层112以及第二停止层122以形成复合结构100。示例性地，阻隔层110和停止层120可以是两个具有不同材质的电介质层。阻隔层110和停止层120的材质可具有不同的刻蚀选择比，以便于后续工艺中依次去除阻隔层110和停止层120。示例性地，阻隔层110的材质可包括氧化物(如氧化硅)，停止层120的材质可包括多晶硅。换言之，第一阻隔层111和第二阻隔层112的材质可包括氧化硅，第一停止层121和第二停止层122的材质可包括多晶硅。
36.在本技术的示例性实施方式中，衬底200可例如是硅衬底。示例性地，可通过在硅衬底200上氧化生长第一阻隔层111。第一阻隔层111可以有效地减小后续工艺中形成的第一停止层121对衬底200的应力。示例性地，可通过诸如化学气相沉积(cvd)、物理气相沉积(pvd)、原子层沉积(ald)或其任何组合的薄膜沉积工艺在第一阻隔层111上形成第一停止层121。第一停止层121与第一阻隔层111具有较高的刻蚀选择比，可以作为第一阻隔层111的刻蚀停止层。
37.应理解，阻隔层110和停止层120的数量和厚度不限于图2中所示的数量和厚度，在不背离本技术的构思的情况下，本领域技术人员可以根据需要设置任意数量和厚度的阻隔层110和停止层120。
38.如图2所示，可在复合结构100上交替叠置绝缘层310和牺牲层320以形成叠层结构300。示例性地，在复合结构100上形成叠层结构300可以通过一个或多个沉积工艺来实现。形成叠层结构300的沉积工艺包括但不限于原子层沉积(ald)、物理气相沉积(pvd)、化学气相沉积(cvd)或其任何组合。应理解，绝缘层310和牺牲层320的数量和厚度不限于图2中所示的数量和厚度，在不背离本技术的构思的情况下，本领域技术人员可以根据需要设置任意数量和厚度的绝缘层310和牺牲层320。另外，绝缘层310和牺牲层320的材料可选择本领域中已知的合适材料。示例性地，绝缘层310和牺牲层320可以是两个具有不同材质的电介质层。绝缘层310和牺牲层320的材质可具有不同的刻蚀选择比，以便于后续工艺中去除牺牲层320。示例性地，牺牲层320的材质可包括氮化物，绝缘层310的材质可包括氧化物。例如，绝缘层310可以是诸如氧化硅，牺牲层320可以是诸如氮化硅。
39.如图3所示，可形成沿叠层结构300的层叠方向z延伸的第一沟道孔400以及贯穿叠层结构300并延伸至第一停止层121的第二沟道孔500。示例性地，第一沟道孔400的孔径可在95～120埃的范围内，第二沟道孔500的孔径可在150～200埃的范围内。如图3所示，第一停止层121可以是最远离叠层结构300的停止层120。
40.在本技术的示例性实施方式中，可通过如刻蚀工艺形成第一沟道孔400和第二沟道孔500。示例性地，可以图案化的刻蚀掩膜层(未示出)为掩蔽刻蚀叠层结构300。由于第一沟道孔400和第二沟道孔500的孔径不同，如第一沟道孔400的孔径小于第二沟道孔500的孔径。则在实际刻蚀工艺中，孔径较小的第一沟道孔400的刻蚀深度可小于孔径较大的第二沟道孔500的刻蚀深度，即第一沟道孔400可延伸至叠层结构300中，第二沟道孔500可贯穿叠层结构300并延伸至第一停止层121。应理解，在实际刻蚀过程中，沟道孔孔径越大，其下的堆叠层的刻蚀速率越大，使得孔径越大的沟道孔的刻蚀深度越大。换言之，在实际刻蚀过程中，沟道孔的刻蚀深度随孔径的增大而增大。多个第一沟道孔400可因孔径尺寸的不同具有不同的刻蚀深度。
41.在本技术的示例性实施方式中，可刻蚀第一沟道孔400以使第一沟道孔400延伸至第一停止层121。示例性地，如图5所示，可再次通过如刻蚀工艺刻蚀第一沟道孔400以使第一沟道孔400延伸至第一停止层121。具体地，首先，可通过掩膜600覆盖第二沟道孔500(图4)；然后，可刻蚀第一沟道孔400以使第一沟道孔400延伸至第一停止层121(图5)。示例性地，掩膜600可以包括光刻胶或基于碳的聚合物材料，以及可以是使用诸如光刻的图案化工艺形成的。
42.示例性地，在形成贯穿叠层结构300并延伸至第一停止层121的第一沟道孔400后，可以通过使用诸如利用o2或cf4等离子的干法蚀刻或者利用抗蚀剂/聚合物光阻去除剂(例如，基于溶剂的化学制剂)的湿法蚀刻的技术去除掩膜600。
43.在本技术的示例性实施方式中，可填充第一沟道孔400和第二沟道孔500以分别形成第一沟道结构410和第二沟道结构510(图6)。第一沟道结构410的径向尺寸在95～120埃的范围内，第二沟道结构510的径向尺寸在150～200埃的范围内。示例性地，第一沟道结构410可作为存储单元使用。第二沟道结构510可具有与第一沟道结构410相同的结构，第二沟道结构510可用于平衡三维存储器的整体应力，减小应力集中现象。此外，第二沟道结构510还可具有支撑作用，防止三维存储器部分区域塌陷。
44.具体地，可在第一沟道孔400和第二沟道孔500中依次形成包括功能层(未示出)和
沟道层(未示出)的第一沟道结构410和第二沟道结构510，其中功能层包括依次设置在沟道孔中的阻挡层(未示出)、电荷捕获层(未示出)及隧穿层(未示出)。示例性地，可在第一沟道孔400和第二沟道孔500的内壁上依次形成阻挡层、电荷捕获层及隧穿层，以及在隧穿层的表面形成沟道层。可通过诸如化学气相沉积(cvd)、物理气相沉积(pvd)、原子层沉积(ald)或其任何组合的薄膜沉积工艺，在第一沟道孔400和第二沟道孔500中形成功能层和沟道层。
45.具体地，功能层可包括阻挡电荷流出的阻挡层、形成在阻挡层的表面上、以在三维存储器的操作期间存储电荷的电荷捕获层、以及形成在电荷捕获层的表面上的隧穿层。阻挡层可包括一个或多个层，该一个或多个层可包括一种或多种材料。用于阻挡层的材料可包括氧化硅、氮化硅、氮氧化硅、诸如氧化铝或氧化铪的高k电介质材料、另一种宽带隙材料等。电荷捕获层可包括一个或多个层，该一个或多个层可以包括一种或多种材料。用于电荷捕获层的材料可包括多晶硅、氮化硅、氮氧化硅、纳米晶体硅、另一种宽带隙材料等。隧穿层可包括一个或多个层，该一个或多个层可以包括一种或多种材料。用于隧穿层的材料可包括氧化硅、氮化硅、氮氧化硅、诸如氧化铝或氧化铪的高k电介质材料、另一种宽带隙材料等。在一些实施方式中，功能层可包括氧化物-氮化物-氧化物(ono)结构。然而，在一些其他实施方式中，功能层可具有不同于ono配置的结构。例如，功能层可包括氧化硅层、氮化硅层和另一氧化硅层。
46.沟道层能够用于输运所需的电荷(电子或空穴)。根据本技术的一个示例性实施方式，可通过诸如化学气相沉积(cvd)、物理气相沉积(pvd)、原子层沉积(ald)或其任何组合的薄膜沉积工艺，在隧穿层的表面形成沟道层。在一些实施方式中，沟道层可包括硅，例如非晶硅、多晶硅或单晶硅。沟道层的材质包括但不限于p型掺杂的多晶硅。
47.在本技术的示例性实施方式中，如图6所示，可形成贯穿叠层结构300并延伸至第一停止层121的栅线间隙700。示例性地，可通过光刻和蚀刻工艺形成贯穿叠层结构300并延伸至第一停止层121的栅线间隙700。示例性地，通过栅线间隙700将牺牲层320置换为栅极层330。具体地，首先，可经由栅线间隙700去除牺牲层320；然后，可在所去除的空间内填充导电材料以形成栅极层330。例如，可在所去除的空间内填充金属钨以形成栅极层330。示例性地，在将牺牲层320置换为栅极层330过程中，栅线间隙700可作为提供刻蚀剂和化学前体的通路，采用例如湿法腐蚀等工艺去除叠层结构300中的全部的牺牲层320。
48.本技术另一方面提供了一种三维存储器。图6示出的根据本技术的示例性实施方式的三维存储器的结构示意图。
49.如图6所示，三维存储器可包括复合结构100、叠层结构(包括交替堆叠的绝缘层310和栅极层330)、第一沟道结构410以及第二沟道结构510。
50.在本技术的示例性实施方式中，复合结构100可包括交替叠置的阻隔层110和停止层120。示例性地，阻隔层110可包括第一阻隔层111和第二阻隔层112。停止层120可包括第一停止层121和第二停止层122。示例性地，三维存储器还可包括衬底200。第一阻隔层111、第一停止层121、第二阻隔层112以及第二停止层122可依次位于衬底200的一侧。示例性地，衬底200可例如是硅衬底，阻隔层110和停止层120可以是两个具有不同材质的电介质层。阻隔层110和停止层120的材质可具有不同的刻蚀选择比，以便于后续工艺中依次去除阻隔层110和停止层120。示例性地，阻隔层110的材质可包括氧化物(如氧化硅)，停止层120的材质
可包括多晶硅。换言之，第一阻隔层111和第二阻隔层112的材质可包括氧化硅，第一停止层121和第二停止层122的材质可包括多晶硅。
51.在本技术的示例性实施方式中，第一停止层121可以是最远离叠层结构300的停止层120。第一阻隔层111可以有效地减小后续工艺中形成的第一停止层121对衬底200的应力。示例性地，可通过诸如化学气相沉积(cvd)、物理气相沉积(pvd)、原子层沉积(ald)或其任何组合的薄膜沉积工艺在第一阻隔层111上形成第一停止层121。第一停止层121与第一阻隔层111具有较高的刻蚀选择比，可以作为第一阻隔层111的刻蚀停止层。应理解，阻隔层110和停止层120的数量和厚度不限于图2中所示的数量和厚度，在不背离本技术的构思的情况下，本领域技术人员可以根据需要设置任意数量和厚度的阻隔层110和停止层120。
52.在本技术的示例性实施方式中，叠层结构可位于复合结构100上。绝缘层310和栅极层330的数量和厚度不限于图6中所示的数量和厚度，在不背离本技术的构思的情况下，本领域技术人员可以根据需要设置任意数量和厚度的绝缘层310和栅极层330。另外，绝缘层310和栅极层330的材料可选择本领域中已知的合适材料。示例性地，栅极层330的材质可包括导电材料，绝缘层310的材质可包括氧化物。例如，绝缘层310可以是诸如氧化硅，栅极层330可以是诸如金属钨。
53.在本技术的示例性实施方式中，第一沟道结构410可贯穿叠层结构并延伸至第一停止层121。第二沟道结构510可贯穿叠层结构并延伸至第一停止层121。示例性地，第二沟道结构510的径向尺寸可大于第一沟道结构410的径向尺寸。示例性地，第一沟道结构410的径向尺寸在95～120埃的范围内，第二沟道结构510的径向尺寸在150～200埃的范围内。示例性地，第一沟道结构410可作为存储单元使用。第二沟道结构510可具有与第一沟道结构410相同的结构，第二沟道结构510可用于平衡三维存储器的整体应力，减小应力集中现象。此外，第二沟道结构510还可具有支撑作用，防止三维存储器部分区域塌陷。
54.由于在上文中描述制备方法1000时涉及的内容和结构可完全或部分地适用于在这里描述的三维存储器，因此与其相关或相似的内容在此不再赘述。
55.尽管在此描述了三维存储器的示例性制备方法和结构，但可以理解，一个或多个特征可以从该三维存储器的结构中被省略、替代或者增加。另外，所举例的各层及其材料仅仅是示例性的。
56.图7是根据本技术一个实施方式的存储系统2000的结构示意图。
57.如图7所示，本技术至少一个实施方式还提供了一种存储系统2000。存储系统2000可包括存储器2100和控制器2200。存储器2100可与上文中任意实施方式的所描述的存储器相同，本技术对此不再赘述。存储系统2000可以是二维存储系统或者三维存储系统，下面以三维存储系统为例进行说明。
58.三维存储系统2000可包括三维存储器2100、控制器2200和主机2300。三维存储器2100可与上文中任意实施方式的所描述的三维存储器相同，本技术对此不再赘述。控制器2200可通过通道ch控制三维存储器2100，并且三维存储器2100可响应于来自主机2300的请求基于控制器2200的控制而执行操作。三维存储器2100可通过通道ch从控制器2300接收命令cmd和地址addr并且访问响应于该地址而从存储单元阵列中选择的区域。换言之，三维存储器2100可对由地址选择的区域执行与命令相对应的内部操作。
59.在一些实施方式中，三维存储系统可被实施为诸如通用闪存存储(ufs)装置，固态
硬盘(ssd)，mmc、emmc、rs-mmc和微型mmc形式的多媒体卡，sd、迷你sd和微型sd形式的安全数字卡，个人计算机存储卡国际协会(pcmcia)卡类型的存储装置，外围组件互连(pci)类型的存储装置，高速pci(pci-e)类型的存储装置，紧凑型闪存(cf)卡，智能媒体卡或者记忆棒等。
60.图8是本技术实施方式提供的电子设备3000的结构示意图。
61.如图8所示，本技术至少一个实施方式还提供了一种电子设备3000。电子设备3000包括存储器3100。存储器3100可与上文中任意实施方式的所描述的存储器相同，本技术对此不再赘述。电子设备3000可以是手机、台式计算机、平板电脑、笔记本电脑、服务器、车载设备、可穿戴设备、移动电源等带有存储功能的设备。因而，可根据电子设备3000的具体设备类型确定电子设备3000的其他模块，例如控制器。其他模块可通过诸如通道等控制三维存储器3100，并且三维存储器3100可通过诸如通道等从其他模块接收命令cmd和地址addr，并且访问响应于该地址而从存储单元阵列中选择的区域。本技术对此不做限定。
62.本技术提供外围电路、存储器、存储系统和电子设备，由于设置了本技术提供的金属互连结构，因而具有与所述金属互连结构相同的有益效果，在此不做赘述。
63.以上描述仅为本技术的较佳实施方式以及对所运用技术原理的说明。本领域技术人员应当理解，本技术中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本技术中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。