半导体器件的制作方法

1.本技术涉及半导体器件技术领域，具体涉及一种半导体器件。


背景技术：

2.由于半导体元件朝向高密度化发展，单元面积内的元件尺寸不断减小。诸如动态随机存取存储器(dram)的半导体器件在每个单元中可能需要一定的电容水平。因此，为了避免电容元件的电容降低，电容元件需要更大的有效表面积，例如圆柱形。然而，当电容元件被制作成具有高深宽比的下电极时，可能会造成电容元件的不稳定。例如倒塌并接触相邻的其他电容元件，从而导致损坏和漏电流的发生。
3.现有技术中，为了不使得下电极倒塌，通常在下电极周围形成支撑层以支撑下电极，但是支撑层的设置又会对下电极表面上的电容介质层和上电极的制备工艺产生影响。


技术实现要素：

4.针对上述问题，本技术提供了一种半导体器件，解决了现有的支撑层的设置又会对下电极表面上的电容介质层和上电极的制备工艺产生影响的技术问题。
5.第一方面，本技术提供一种半导体器件，包括：
6.间隔设置的多个下电极；其中，所述下电极具有外侧部；
7.设置于每个下电极周围并与每个下电极外侧部直接接触的支撑层；其中，所述支撑层包括间隔设置的多个开口部；
8.其中，每个所述开口部与若干所述下电极接触，每个所述下电极的外侧部至少部分与所述支撑层接触，且至少一个所述下电极的横切面与所述开口部的横切面的重叠部分的总面积大于单个所述下电极的横切面面积的70％。
9.在一些实施例中，上述半导体器件中，至少一个所述下电极同时与两个相邻的所述开口部接触。
10.在一些实施例中，上述半导体器件中，所述两个相邻的所述开口部的横切面与所述下电极的横切面的重叠部分不连续。
11.在一些实施例中，上述半导体器件中，所述两个相邻的所述开口部的横切面与所述下电极的横切面的重叠部分连续。
12.在一些实施例中，上述半导体器件中，所述多个下电极包括多个第一下电极和多个第二下电极，所述多个第一下电极排列成行，所述多个第二下电极排列成行，所述第一下电极和所述第二下电极沿着列方向交替设置，且所述第一下电极和所述第二下电极交错设置。
13.在一些实施例中，上述半导体器件中，每个所述开口部与两个所述第一下电极和两个所述第二下电极接触。
14.在一些实施例中，上述半导体器件中，所述下电极的形状为圆筒状或圆柱状。
15.在一些实施例中，上述半导体器件中，还包括：
16.至少覆盖所述下电极外侧部表面和所述支撑层表面的介电层；
17.覆盖所述介电层表面的上电极；其中，所述上电极填充于相邻两个所述下电极之间。
18.第二方面，本技术提供一种半导体器件，包括：
19.间隔设置的多个下电极；其中，所述下电极具有外侧部；
20.设置于每个下电极周围并与每个下电极外侧部直接接触的支撑层；
21.其中，每个所述下电极的外侧部至少部分与所述支撑层接触，至少一个下电极外侧部与所述支撑层的接触长度与该下电极的外侧部周长的比值小于30％。
22.第三方面，本技术提供一种半导体器件，包括：
23.间隔设置的多个下电极；其中，所述下电极具有外侧部；所述多个下电极包括多个第一下电极和多个第二下电极，所述多个第一下电极排列成行，所述多个第二下电极排列成行，所述第一下电极和所述第二下电极沿着列方向交替设置，且所述第一下电极和所述第二下电极交错设置；
24.设置于每个下电极周围并与每个下电极的外侧部直接接触的支撑层；其中，所述支撑层包括间隔设置的多个开口；
25.其中，每个开口包括通过一个所述下电极分隔开且同时与该下电极接触的第一开口部和第二开口部，所述第一开口部与两个所述第一下电极和两个所述第二下电极接触，所述第二开口部与两个所述第一下电极和两个所述第二下电极接触。
26.在一些实施例中，上述半导体器件中，位于所述第一开口部和所述第二开口部之间的所述下电极的外侧部至少部分被所述支撑层接触。
27.在一些实施例中，上述半导体器件中，位于所述第一开口部和所述第二开口部之间的所述下电极的外侧部与所述支撑层的接触长度与该下电极的外侧部周长的比值小于30％。
28.在一些实施例中，上述半导体器件中，每个开口中，所述第一开口部和所述第二开口部沿着列方向或行方向对齐设置。
29.在一些实施例中，上述半导体器件中，所述多个开口排列成行。
30.在一些实施例中，上述半导体器件中，相邻两行所述开口之间对齐设置。
31.在一些实施例中，上述半导体器件中，相邻两行所述开口之间交错设置。
32.在一些实施例中，上述半导体器件中，相邻两行所述开口之间的距离大于所述第一下电极的行间距或所述第二下电极的行间距。
33.在一些实施例中，上述半导体器件中，相邻两行所述开口之间的距离小于或等于所述第一下电极的行间距或所述第二下电极的行间距。
34.在一些实施例中，上述半导体器件中，每行所述开口中，相邻两个所述开口之间通过至少一个所述下电极间隔。
35.与现有技术相比，上述方案中的一个或多个实施例可以具有如下优点或有益效果：
36.本技术提供了一种半导体器件，所述半导体器件包括间隔设置的多个下电极；其中，所述下电极具有外侧部；设置于每个下电极周围并与每个下电极外侧部直接接触的支撑层；其中，所述支撑层包括间隔设置的多个开口部；每个所述开口部与若干所述下电极接
触，每个所述下电极的侧壁外侧部至少部分与所述支撑层接触，且至少一个所述下电极的横切面与所述开口部的横切面的重叠部分的总面积大于单个所述下电极的横切面面积的70％。本技术中，即使一个下电极的横切面与所述开口部的横切面的重叠部分的总面积大于单个所述下电极的横切面面积的70％，即该下电极与支撑层接触的部分面积很小，该下电极也不会倒塌，开口部得以暴露出该下电极的大部分表面，在维持下电极不会倒塌的基础上，大大降低了电容介质层和上电极的工艺难度。
附图说明
37.附图是用来提供对本技术的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本技术，但并不构成对本技术的限制。在附图中：
38.图1是本技术一示例性实施例示出的一种半导体器件的正面俯视示意图；
39.图2是图1沿切线a
‑
a’的剖面示意图；
40.图3是本技术一示例性实施例示出的另一种半导体器件的正面俯视示意图；
41.图4是本技术一示例性实施例示出的另一种半导体器件的正面俯视示意图；
42.图5是图4沿切线b
‑
b’的剖面示意图；
43.图6是本技术一示例性实施例示出的另一种半导体器件的正面俯视示意图；
44.图7是本技术一示例性实施例示出的另一种半导体器件的正面俯视示意图；
45.图8是本技术一示例性实施例示出的另一种半导体器件的正面俯视示意图；
46.图9是本技术一示例性实施例示出的另一种半导体器件的正面俯视示意图；
47.图10是本技术一示例性实施例示出的另一种半导体器件的正面俯视示意图；
48.图11是本技术一示例性实施例示出的另一种半导体器件的正面俯视示意图；
49.图12是本技术一示例性实施例示出的另一种半导体器件的正面俯视示意图；
50.图13是本技术一示例性实施例示出的另一种半导体器件的正面俯视示意图；
51.图14是本技术一示例性实施例示出的另一种半导体器件的正面俯视示意图；
52.图15是本技术一示例性实施例示出的另一种半导体器件的正面俯视示意图；
53.图16是本技术一示例性实施例示出的另一种半导体器件的正面俯视示意图；
54.图17是本技术一示例性实施例示出的另一种半导体器件的正面俯视示意图；
55.图18是本技术一示例性实施例示出的另一种半导体器件的正面俯视示意图；
56.图19是本技术一示例性实施例示出的另一种半导体器件的正面俯视示意图；
57.图20是本技术一示例性实施例示出的一种半导体器件的制备方法流程示意图；
58.图21是本技术一示例性实施例示出的一种半导体器件的制备方法的相关步骤形成的第一中间结构的剖面结构示意图；
59.图22是本技术一示例性实施例示出的一种半导体器件的制备方法的相关步骤形成的第二中间结构的剖面结构示意图；
60.图23是本技术一示例性实施例示出的一种半导体器件的制备方法的相关步骤形成的第三中间结构的剖面结构示意图；
61.图24是本技术一示例性实施例示出的一种半导体器件的制备方法的相关步骤形成的第四中间结构的剖面结构示意图；
62.图25是本技术一示例性实施例示出的一种半导体器件的制备方法的相关步骤形
成的第五中间结构的剖面结构示意图；
63.图26是本技术一示例性实施例示出的一种半导体器件的制备方法的相关步骤形成的第六中间结构的剖面结构示意图；
64.在附图中，相同的部件使用相同的附图标记，附图并未按照实际的比例绘制；
65.11
‑
衬底；12
‑
下电极；121
‑
第一下电极；1211
‑
第一下电极与支撑层的接触部分；122
‑
第二下电极；1221
‑
第二下电极与支撑层的接触部分；13
‑
支撑层；14
‑
开口部；15
‑
介电层；16
‑
上电极；17
‑
牺牲层；18
‑
下电极开口；21
‑
衬底；22
‑
下电极；221
‑
第一下电极；222
‑
第二下电极；23
‑
支撑层；24
‑
开口部；25
‑
介电层；26
‑
上电极；32
‑
下电极；321
‑
第一下电极；322
‑
第二下电极；33
‑
支撑层；34
‑
开口；341
‑
第一开口部；342
‑
第二开口部。
具体实施方式
66.以下将结合附图及实施例来详细说明本技术的实施方式，借此对本技术如何应用技术手段来解决技术问题，并达到相应技术效果的实现过程能充分理解并据以实施。本技术实施例以及实施例中的各个特征，在不相冲突前提下可以相互结合，所形成的技术方案均在本技术的保护范围之内。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
67.应理解，尽管可使用术语“第一”、“第二”、“第三”等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
68.应理解，空间关系术语例如“在...上方”、位于...上方”、“在...下方”、“位于...下方”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下方”的元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下方”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
69.在此使用的术语的目的仅在于描述具体实施例并且不作为本技术的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
70.这里参考作为本技术的理想实施例(和中间结构)的示意图的横截面图来描述本技术的实施例。这样，可以预期由于例如制备技术和/或容差导致的从所示形状的变化。因此，本技术的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制备导致的形状偏差。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本技术的范围。
71.为了彻底理解本技术，将在下列的描述中提出详细的结构以及步骤，以便阐释本
申请提出的技术方案。本技术的较佳实施例详细描述如下，然而除了这些详细描述外，本技术还可以具有其他实施方式。
72.实施例一
73.如图1和图2所示，本技术实施例提供一种半导体器件，包括：衬底11、多个下电极12、支撑层13、多个开口部14、介电层15和上电极16。
74.需要说明的是，为了在图1中清楚显示下电极12、支撑层13以及开口部14的形状和位置，所以图1中并未示出衬底11、介电层15和上电极16。但是结合图2是可以理解到衬底11、介电层15和上电极16的形状和位置。
75.衬底11为半导体衬底，衬底11上设置有源区和外围区(图中未标注)上，外围区设置于有源区外围。在衬底11中还形成有多个节点接触(图中未示出)，节点接触与下电极12电连接。当然，衬底11中还可以形成有源图案(图中未示出)、隔离结构(图中未示出)等其他的器件结构，本技术对此不做限定。
76.多个下电极12间隔设置在衬底11上方，下电极12呈阵列排布。下电极12具有高的纵横比，在下电极12在z方向的尺寸远远大于x方向和y方向的尺寸。
77.每个下电极12的形状为开口向上的筒状结构。下电极12的材料可以为氮化钛(tin)。下电极12具有外侧部。
78.支撑层13设置于每个下电极12周围并与每个下电极12外侧部直接接触，以支撑每个下电极12，也可以理解为，下电极12贯穿了支撑层13。
79.支撑层13设置于筒状下电极12的外侧部并与下电极12的外侧部接触，支撑层13的延伸方向平行于下电极12底部，即横向(x方向和y方向)，横向的支撑层13可以增强下电极12的稳定性，使得下电极12不会倒塌。
80.支撑层13的上表面与下电极12的顶部相平齐。
81.支撑层13的材料包括绝缘材料，可以包括氧氮化硅(sion)、氮化硅(sin)、碳氮化硅(sicn)、氧碳氮化硅(siocn)和氮化硅硼(sibn)中的至少一种。
82.支撑层13包括间隔设置的多个开口部14，其中，开口部14贯穿支撑层13，每个开口部14与若干下电极12接触，每个下电极12的外侧部至少部分与支撑层13接触，且至少一个下电极12的横切面与开口部14的横切面的重叠部分的总面积大于单个下电极12的横切面面积的70％。当该下电极12与1个开口部14接触时，该下电极12的横切面与该开口部14的横切面的重叠部分面积大于单个下电极12的横切面面积的70％；当该下电极12与2个或2个以上的开口部14接触时，该下电极12的横切面与该下电极12接触的所有开口部14的横切面的重叠部分的总面积大于单个下电极12的横切面面积的70％。
83.也就是说，本技术中，即使的横切面与开口部14的横切面的重叠部分的总面积大于单个下电极12的横切面面积的70％，即该下电极12与支撑层13接触的部分面积很小，该下电极12也不会倒塌，开口部14得以暴露出该下电极12的大部分表面，得以通过开口部14制备介电层15和上电极16，在维持下电极12不会倒塌的基础上，大大降低了电容介质层(介电层15)和上电极16的工艺难度，使得工艺均匀地进行，有效提高膜层的形成效率，从而提高电容器和半导体器件的性能。
84.在一些情况下，开口部14可以进一步增大，即下电极12与支撑层13接触面积可以进一步减小，下电极12的横切面与开口部14的横切面的重叠部分可以进一步增大。在二维
方向(x、y所在平面)上，单个下电极12甚至可以做到周围80％都是孔，只有20％与支撑层13接触，下电极12也不会倒塌。
85.至少一个下电极12可以同时与两个相邻的开口部14接触。且两个相邻的开口部14的横切面与下电极12的横切面的重叠部分可以不连续，即两个相邻的开口部14通过该下电极12间隔开。
86.除此之外，两个相邻的开口部14的横切面与下电极12的横切面的重叠部分可以连续，如图3所示，即两个相邻的开口部14的横切面与下电极12的横切面的重叠部分的总面积可以进一步增大。在维持下电极12不会倒塌的基础上，进一步增大开口部14的尺寸，进一步降低了电容介质层和上电极16的工艺难度，使得工艺均匀地进行，有效提高膜层的形成效率，从而提高电容器和半导体器件的性能。
87.多个下电极12可以包括多个第一下电极121和多个第二下电极122，多个第一下电极121排列成行，多个第二下电极122排列成行，第一下电极121和第二下电极122沿着列方向(y方向)交替设置，且第一下电极121和第二下电极122交错设置。
88.本实施例中，不对开口部14的形状进行限制，在一些情况下，开口部14可以与两个第一下电极121和两个第二下电极122接触，即每个开口部14可以同时与四个下电极12接触。
89.介电层15覆盖下电极12表面和支撑层13表面，介电层15为电容器的绝缘层，可以为高介电常数的介质层，材料为氧化硅和氮化硅中的至少一种。第一介电层15覆盖下电极12表面和支撑层13表面，即介电层15沿下电极12的轮廓以及支撑层13的轮廓延伸。
90.上电极16覆盖介电层15表面，并填充于下电极12内以及相邻两个下电极12之间。上电极16实现了半导体器件的平坦化。
91.上电极16的材料包括掺杂有杂质的硅、金属材料、金属氮化物和金属硅化物中的至少一种。
92.下电极12、介电层15和上电极16构成电容器。
93.本实施例提供了一种半导体器件，半导体器件包括间隔设置在衬底11上方的多个下电极12；其中，下电极12具有外侧部；设置于每个下电极12周围并与每个下电极12外侧部直接接触的支撑层13；其中，支撑层13包括间隔设置的多个开口部14；每个开口部14与若干下电极12接触，且至少一个下电极12的横切面与开口部14的横切面的重叠部分的总面积大于单个下电极12的横切面面积的70％。本技术中，即使一个下电极12的横切面与开口部14的横切面的重叠部分的总面积大于单个下电极12的横切面面积的70％，即该下电极12与支撑层13接触的部分面积很小，该下电极12也不会倒塌，开口部14得以暴露出该下电极12的大部分表面，在维持下电极12不会倒塌的基础上，大大降低了电容介质层和上电极16的工艺难度。
94.实施例二
95.如图4和图5所示，本技术实施例提供一种半导体器件，包括：衬底21、多个下电极22、支撑层23、多个开口部24、介电层25和上电极26。
96.需要说明的是，为了在图4中清楚显示下电极22、支撑层23以及开口部24的形状和位置，所以图4中并未示出衬底21、介电层25和上电极26。但是结合图5是可以理解到衬底21、介电层25和上电极26的形状和位置。
97.衬底21为半导体衬底，衬底21上设置有源区和外围区(图中未标注)上，外围区设置于有源区外围。在衬底21中还形成有多个节点接触(图中未示出)，节点接触与下电极22电连接。当然，衬底21中还可以形成有源图案(图中未示出)、隔离结构(图中未示出)等其他的器件结构，本技术对此不做限定。
98.多个下电极22间隔设置在衬底21上方，下电极22呈阵列排布。下电极22具有高的纵横比，在下电极22在z方向的尺寸远远大于x方向和y方向的尺寸。
99.每个下电极22的形状为柱状结构。下电极22的材料可以为氮化钛(tin)。下电极22具有外侧部。
100.支撑层23设置于每个下电极22周围并与每个下电极22接触，以支撑每个下电极22，也可以理解为，下电极22贯穿了支撑层23。
101.支撑层23设置于柱状下电极22的外侧部并与下电极22的外侧部直接接触，支撑层23的延伸方向平行于下电极22底部，即横向，横向的支撑层23可以增强下电极22的稳定性，使得下电极22不会倒塌。
102.支撑层23的上表面与下电极22的顶部相平齐。
103.支撑层23的材料包括绝缘材料，可以包括氧氮化硅(sion)、氮化硅(sin)、碳氮化硅(sicn)、氧碳氮化硅(siocn)和氮化硅硼(sibn)中的至少一种。
104.支撑层23包括间隔设置的多个开口部24，其中，开口部24贯穿支撑层23，每个开口部24与若干下电极22接触，每个下电极22的外侧部至少部分与支撑层23接触，且至少一个下电极22的横切面与开口部24的横切面的重叠部分的总面积大于单个下电极22的横切面面积的70％。当该下电极22与1个开口部24接触时，该下电极22的横切面与该开口部24的横切面的重叠部分面积大于单个下电极22的横切面面积的70％；当该下电极22与2个或2个以上的开口部24接触时，该下电极22的横切面与该下电极22接触的所有开口部24的横切面的重叠部分的总面积大于单个下电极22的横切面面积的70％。
105.也就是说，本技术中，即使下电极22的横切面与开口部24的横切面的重叠部分的总面积大于单个下电极22的横切面面积的70％，即该下电极22与支撑层23接触的部分面积很小，该下电极22也不会倒塌，开口部24得以暴露出该下电极22的大部分表面，得以通过开口部24制备介电层25和上电极26，在维持下电极22不会倒塌的基础上，大大降低了电容介质层(介电层25)和上电极26的工艺难度，使得工艺均匀地进行，有效提高膜层的形成效率，从而提高电容器和半导体器件的性能。
106.在一些情况下，开口部24可以进一步增大，即下电极22与支撑层23接触面积可以进一步减小，下电极22的横切面与开口部24的横切面的重叠部分可以进一步增大。在二维方向(x、y所在平面)上，单个下电极22甚至可以做到周围80％都是孔，只有20％与支撑层23接触，下电极22也不会倒塌。
107.至少一个下电极22可以同时与两个相邻的开口部24接触。且两个相邻的开口部24的横切面与下电极22的横切面的重叠部分可以不连续，即两个相邻的开口部24通过该下电极22间隔开。
108.除此之外，两个相邻的开口部24的横切面与下电极22的横切面的重叠部分可以连续，如图3所示，即两个相邻的开口部24的横切面与下电极22的横切面的重叠部分的总面积可以进一步增大。在维持下电极22不会倒塌的基础上，进一步增大开口部24的尺寸，进一步
降低了电容介质层和上电极26的工艺难度，使得工艺均匀地进行，有效提高膜层的形成效率，从而提高电容器和半导体器件的性能。
109.多个下电极22包括多个第一下电极221和多个第二下电极222，多个第一下电极221排列成行，多个第二下电极222排列成行，第一下电极221和第二下电极222沿着列方向(y方向)交替设置，且第一下电极221和第二下电极222交错设置。
110.本实施例中，不对开口部24的形状进行限制，在一些情况下，开口部24可以与两个第一下电极221和两个第二下电极222接触，即每个开口部24可以同时与四个下电极22接触。
111.介电层25覆盖下电极22表面和支撑层23表面，介电层25为电容器的绝缘层，可以为高介电常数的介质层，材料为氧化硅和氮化硅中的至少一种。第一介电层25覆盖下电极22表面和支撑层23表面，即介电层25沿下电极22的轮廓以及支撑层23的轮廓延伸。
112.上电极26覆盖介电层25表面，并填充于相邻两个下电极22之间。上电极26实现了半导体器件的平坦化。
113.上电极26的材料包括掺杂有杂质的硅、金属材料、金属氮化物和金属硅化物中的至少一种。
114.下电极22、介电层25和上电极26构成电容器。
115.本实施例提供了一种半导体器件，半导体器件包括间隔设置在衬底21上方的多个下电极22；其中，下电极22具有外侧部；设置于每个下电极22周围并与每个下电极22外侧部直接接触的支撑层23；其中，支撑层23包括间隔设置的多个开口部24；其中，每个开口部24与若干下电极22接触，且至少一个下电极12的横切面与开口部24的横切面的重叠部分的总面积大于单个下电极22的横切面面积的70％。本技术中，即使一个下电极22的横切面与开口部24的横切面的重叠部分的总面积大于单个下电极22的横切面面积的70％，即该下电极22与支撑层23接触的部分面积很小，该下电极22也不会倒塌，开口部24得以暴露出该下电极22的大部分表面，在维持下电极22不会倒塌的基础上，大大降低了电容介质层和上电极26的工艺难度。
116.实施例三
117.如图6所示，本技术实施例提供另一种半导体器件，包括：多个下电极12、支撑层13和多个开口部14。
118.多个下电极12呈阵列排布。每个下电极12的形状可以为筒状结构或柱状结构。下电极12的材料可以为氮化钛(tin)。其中，下电极12具有外侧部。
119.支撑层13设置于每个下电极12周围并与每个下电极12外侧部直接接触，以支撑每个下电极12。
120.支撑层13设置于筒状或柱状下电极12的外侧部并与下电极12的外侧部接触。支撑层13的材料包括绝缘材料，可以包括氧氮化硅(sion)、氮化硅(sin)、碳氮化硅(sicn)、氧碳氮化硅(siocn)和氮化硅硼(sibn)中的至少一种。
121.每个下电极12的外侧部至少部分与支撑层13接触，且每个下电极12外侧部与支撑层13的接触长度(接触部1211或1221的长度)与该下电极12的外侧部周长的比值小于30％。
122.下电极12的外侧部未与支撑层13接触的部分，可以是因为支撑层13上设置了开口部14暴露所致。
123.当该下电极12与1个开口部14接触时，该下电极12与支撑层13的接触长度与单个下电极12的外侧部周长的比值小于30％(即1个开口部14暴露70％以上)；当该下电极12与2个或2个以上的开口部14接触时，该下电极12与支撑层13的接触长度与单个下电极12的外侧部周长的比值小于30％(即2个或2个以上的开口部14共暴露70％以上)。
124.也就是说，本技术中，即使下电极12对应的接触长度与单个下电极12的外侧部周长的比值小于30％，即该下电极12与支撑层13接触部分长度很短，该下电极12也不会倒塌，开口部14得以暴露出该下电极12的大部分表面，得以通过开口部14制备介电层和上电极，在维持下电极12不会倒塌的基础上，大大降低了电容介质层和上电极的工艺难度，使得工艺均匀地进行，有效提高膜层的形成效率，从而提高电容器和半导体器件的性能。
125.在一些情况下，开口部14可以进一步增大，即下电极12与支撑层13接触长度可以进一步减小。单个下电极12甚至可以做到周围80％都是孔，只有20％与支撑层13接触，下电极12也不会倒塌。
126.多个下电极12可以包括多个第一下电极121和多个第二下电极122，多个第一下电极121排列成行，多个第二下电极122排列成行，第一下电极121和第二下电极122沿着列方向(y方向)交替设置，且第一下电极121和第二下电极122交错设置。
127.本实施例中，不对开口部14的形状进行限制，在一些情况下，开口部14可以与两个第一下电极121和两个第二下电极122接触，即每个开口部14可以同时与四个下电极12接触。
128.需要说明的是，本实施例中，上述特征，均是基于二维平面(x、y所在平面)上来描述的。
129.本实施例提供了一种半导体器件，半导体器件包括间隔设置的多个下电极12；设置于每个下电极12周围并与每个下电极12外侧部直接接触的支撑层13；其中，每个下电极12的外侧部至少部分与支撑层13接触，至少一个下电极12与支撑层13的接触长度与该下电极12的外侧部周长的比值小于30％。本技术中，即使一个下电极12与支撑层13的接触长度与该下电极12的外侧部周长的比值小于30％，即该下电极12与支撑层13接触的接触部分很小，该下电极12也不会倒塌。
130.实施例四
131.如图7所示，本技术实施例提供一种半导体器件，包括：多个下电极32、支撑层33和多个开口34。
132.多个下电极32呈阵列排布。
133.每个下电极32的形状为筒状结构或柱状结构。下电极32的材料可以为氮化钛(tin)。下电极32具有外侧部。
134.其中，多个下电极32包括多个第一下电极321和多个第二下电极322，多个第一下电极321排列成行，多个第二下电极322排列成行，第一下电极321和第二下电极322沿着列方向(y方向)交替设置，且第一下电极321和第二下电极322交错设置。
135.支撑层33设置于每个下电极32周围并与每个下电极32外侧部直接接触，以支撑每个下电极32。
136.支撑层33设置于筒状或柱状的下电极32的外侧部，并与下电极32的外侧部接触。
137.支撑层33的材料包括绝缘材料，可以包括氧氮化硅(sion)、氮化硅(sin)、碳氮化
硅(sicn)、氧碳氮化硅(siocn)和氮化硅硼(sibn)中的至少一种。
138.支撑层33包括间隔设置的多个开口34贯穿，每个开口34包括通过一个下电极32分隔开且同时与该下电极32接触的第一开口部341和第二开口部342，第一开口部341与两个第一下电极321和两个第二下电极322接触，第二开口部342与两个第一下电极321和两个第二下电极322接触。
139.也就是说，第一开口部341和第二开口部342均与四个下电极32接触，除了同时与两者中间的下电极32接触外，均分别还以另外三个下电极32接触。
140.位于第一开口部341和第二开口部342之间的下电极32的外侧部至少部分与支撑层33接触。也就是说，为了不让位于第一开口部341和第二开口部342之间的下电极32倒塌，该下电极32需至少部分与支撑层33接触。
141.在一些情况下，位于第一开口部341和第二开口部342之间的下电极32的外侧部与支撑层33的接触长度与该下电极22的外侧部周长的比值小于30％。
142.也就是说，本技术中，即使下电极32对应的接触长度与单个下电极32的外侧部周长的比值小于30％，即该下电极32与支撑层33接触部分长度很短，该下电极32也不会倒塌，开口34得以暴露出该下电极32的大部分表面，得以通过开口34制备介电层(图中未示出)和上电极(图中未示出)，在维持下电极32不会倒塌的基础上，大大降低了电容介质层和上电极的工艺难度，使得工艺均匀地进行，有效提高膜层的形成效率，从而提高电容器和半导体器件的性能。
143.在一些情况下，开口34可以进一步增大，即下电极32与支撑层33接触长度可以进一步减小，即单个下电极32甚至可以做到周围80％都是孔，只有20％与支撑层33接触，下电极32也不会倒塌。
144.本实施例中，每个开口34中，第一开口部341和第二开口部342沿着列方向(y方向)对齐设置且多个开口34排列成行。
145.相邻两行开口34之间对齐设置，相邻两行开口34之间的距离可以大于第一下电极321的行间距或第二下电极322的行间距(如图7、图8、图9和图10所示)，也可以小于或等于第一下电极321的行间距或第二下电极322的行间距(如图11所示)。
146.每行开口34中，相邻两个开口34之间通过至少一个下电极32间隔，例如，如图7和图8中所示，每行开口34中，相邻两个开口34之间通过两个下电极32间隔开；如图9、图10和图11所示，每行开口34中，相邻两个开口34之间通过一个下电极32间隔开。
147.需要说明的是，本实施例中，上述特征，均是基于二维平面上来描述的。
148.本实施例提供了一种半导体器件，半导体器件包括间隔设置多个下电极32；其中，多个下电极32包括多个第一下电极321和多个第二下电极322，多个第一下电极321排列成行，多个第二下电极322排列成行，第一下电极321和第二下电极322沿着列方向交替设置，且第一下电极321和第二下电极322交错设置；设置于每个下电极32周围并与每个下电极32外侧部直接接触的支撑层33；其中，支撑层33包括间隔设置的多个开口34；其中，每个开口34包括通过一个下电极32分隔开且同时与该下电极32接触的第一开口部341和第二开口部342，第一开口部341与两个第一下电极321和两个第二下电极322接触，第二开口部342与两个第一下电极321和两个第二下电极322接触。本技术中，每个开口34中，第一开口部341和第二开口部342之间通过一个下电极32间隔开，该下电极32与支撑层33接触面积很小，该下
电极32也不会倒塌，开口34得以暴露出该下电极32的大部分表面，在维持下电极32不会倒塌的基础上，大大降低了电容介质层和上电极的工艺难度。
149.实施例五
150.在实施例四的基础上，本技术实施例提供另一种半导体器件，同样包括多个下电极32、支撑层33和多个开口34。
151.本实施例中，各部件的形状均与实施例四相同，每个开口34中，第一开口部341和第二开口部342沿着列方向(y方向)对齐设置且多个开口34排列成行。
152.本实施例与实施例四的区别点仅在于：相邻两行开口34之间是交错设置的。
153.这种情况下，相邻两行开口34之间的距离同样可以大于第一下电极321的行间距或第二下电极322的行间距(如图12所示)，也可以小于或等于第一下电极321的行间距或第二下电极322的行间距(如图13和图14所示)。
154.每行开口34中，相邻两个开口34之间通过至少一个下电极32间隔，例如，如图13中所示，每行开口34中，相邻两个开口34之间通过两个下电极32间隔开；如图12和图14所示，每行开口34中，相邻两个开口34之间通过一个下电极32间隔开。
155.其它部件的形状和位置，与实施例四中相同，此处不再赘述
156.本实施例提供了一种半导体器件，半导体器件包括间隔设置多个下电极32；其中，多个下电极32包括多个第一下电极321和多个第二下电极322，多个第一下电极321排列成行，多个第二下电极322排列成行，第一下电极321和第二下电极322沿着列方向交替设置，且第一下电极321和第二下电极322交错设置；设置于每个下电极32周围并与每个下电极32外侧部直接接触的支撑层33；其中，支撑层33包括间隔设置的多个开口34；其中，每个开口34包括通过一个下电极32分隔开且同时与该下电极32接触的第一开口部341和第二开口部342，第一开口部341与两个第一下电极321和两个第二下电极322接触，第二开口部342与两个第一下电极321和两个第二下电极322接触。本技术中，每个开口34中，第一开口部341和第二开口部342之间通过一个下电极32间隔开，该下电极32与支撑层33接触面积很小，该下电极32也不会倒塌，开口34得以暴露出该下电极32的大部分表面，在维持下电极32不会倒塌的基础上，大大降低了电容介质层和上电极36的工艺难度。
157.实施例六
158.本技术实施例提供一种半导体器件，包括：多个下电极32、支撑层33和多个开口34。
159.多个下电极32呈阵列排布。
160.每个下电极32的形状为筒状结构或柱状结构。下电极32的材料可以为氮化钛(tin)。下电极32具有外侧部。
161.其中，多个下电极32包括多个第一下电极321和多个第二下电极322，多个第一下电极321排列成行，多个第二下电极322排列成行，第一下电极321和第二下电极322沿着列方向(y方向)交替设置，且第一下电极321和第二下电极322交错设置。
162.支撑层33设置于每个下电极32周围并与每个下电极32外侧部直接接触，以支撑每个下电极32。
163.支撑层33设置于筒状或柱状的下电极32的外侧部并与下电极32的外侧部接触。
164.支撑层33的材料包括绝缘材料，可以包括氧氮化硅(sion)、氮化硅(sin)、碳氮化
硅(sicn)、氧碳氮化硅(siocn)和氮化硅硼(sibn)中的至少一种。
165.支撑层33包括间隔设置的多个开口34，每个开口34包括通过一个下电极32分隔开且同时与该下电极32接触的第一开口部341和第二开口部342，第一开口部341与两个第一下电极321和两个第二下电极322接触，第二开口部342与两个第一下电极321和两个第二下电极322接触。
166.也就是说，第一开口部341和第二开口部342均与四个下电极32接触，除了同时与两者中间的下电极32接触外，均分别还以另外三个下电极32接触。
167.位于第一开口部341和第二开口部342之间的下电极32的外侧部至少部分与支撑层33接触。也就是说，为了不让位于第一开口部341和第二开口部342之间的下电极32倒塌，该下电极32需至少部分与支撑层33接触。
168.在一些情况下，位于第一开口部341和第二开口部342之间的下电极32的外侧部与支撑层33的接触长度与该下电极22的外侧部周长的比值小于30％。
169.也就是说，本技术中，本技术中，即使下电极32对应的接触长度与单个下电极32的外侧部周长的比值小于30％，即该下电极32与支撑层33接触部分长度很短，该下电极32也不会倒塌，开口34得以暴露出该下电极32的大部分表面，得以通过开口34制备介电层(图中未示出)和上电极(图中未示出)，在维持下电极32不会倒塌的基础上，大大降低了电容介质层和上电极的工艺难度，使得工艺均匀地进行，有效提高膜层的形成效率，从而提高电容器和半导体器件的性能。
170.在一些情况下，开口34可以进一步增大，即下电极32与支撑层33接触长度可以进一步减小，单个下电极32甚至可以做到周围80％都是孔，只有20％与支撑层33接触，下电极32也不会倒塌。
171.本实施例中，每个开口34中，第一开口部341和第二开口部342沿着行方向(x方向)对齐设置且多个开口34排列成行。
172.相邻两行开口34之间对齐设置，相邻两行开口34之间的距离可以大于第一下电极321的行间距或第二下电极322的行间距(如图15所示)，也可以小于或等于第一下电极321的行间距或第二下电极322的行间距(如图16所示)。
173.每行开口34中，相邻两个开口34之间通过至少一个下电极32间隔，例如，如图15中所示，每行开口34中，相邻两个开口34之间通过两个下电极32间隔开；如图16所示，每行开口34中，相邻两个开口34之间通过一个下电极32间隔开。
174.需要说明的是，本实施例中，上述特征，均是基于二维平面上来描述的。
175.本实施例提供了一种半导体器件，半导体器件包括间隔设置多个下电极32；其中，多个下电极32包括多个第一下电极321和多个第二下电极322，多个第一下电极321排列成行，多个第二下电极322排列成行，第一下电极321和第二下电极322沿着列方向交替设置，且第一下电极321和第二下电极322交错设置；设置于每个下电极32周围并与每个下电极32外侧部直接接触的支撑层33；其中，支撑层33包括间隔设置的多个开口34；其中，每个开口34包括通过一个下电极32分隔开且同时与该下电极32接触的第一开口部341和第二开口部342，第一开口部341与两个第一下电极321和两个第二下电极322接触，第二开口部342与两个第一下电极321和两个第二下电极322接触。本技术中，每个开口34中，第一开口部341和第二开口部342之间通过一个下电极32间隔开，该下电极32与支撑层33接触面积很小，该下
电极32也不会倒塌，开口34得以暴露出该下电极32的大部分表面，在维持下电极32不会倒塌的基础上，大大降低了电容介质层和上电极的工艺难度。
176.实施例七
177.在实施例六的基础上，本技术实施例提供另一种半导体器件，同样包括：多个下电极32、支撑层33和多个开口34。
178.本实施例中，各部件的形状均与实施例六相同，每个开口34中，第一开口部341和第二开口部342沿着列方向(y方向)对齐设置且多个开口34排列成行。
179.本实施例与实施例六的区别点仅在于：相邻两行开口34之间是交错设置的。
180.这种情况下，相邻两行开口34之间的距离同样可以大于第一下电极321的行间距或第二下电极322的行间距(如图17所示)，也可以小于或等于第一下电极321的行间距或第二下电极322的行间距(如图18和图19所示)。
181.每行开口34中，相邻两个开口34之间通过至少一个下电极32间隔，例如，如图17和图18中所示，每行开口34中，相邻两个开口34之间通过两个下电极32间隔开；如图19所示，每行开口34中，相邻两个开口34之间通过三个下电极32间隔开。
182.其它部件的形状和位置，与实施例六中相同，此处不再赘述
183.本实施例提供了一种半导体器件，半导体器件包括间隔设置多个下电极32；其中，多个下电极32包括多个第一下电极321和多个第二下电极322，多个第一下电极321排列成行，多个第二下电极322排列成行，第一下电极321和第二下电极322沿着列方向交替设置，且第一下电极321和第二下电极322交错设置；设置于每个下电极32周围并与每个下电极32外侧部直接接触的支撑层33；其中，支撑层33包括间隔设置的多个开口34；其中，每个开口34包括通过一个下电极32分隔开且同时与该下电极32接触的第一开口部341和第二开口部342，第一开口部341与两个第一下电极321和两个第二下电极322接触，第二开口部342与两个第一下电极321和两个第二下电极322接触。本技术中，每个开口34中，第一开口部341和第二开口部342之间通过一个下电极32间隔开，该下电极32与支撑层33接触面积很小，该下电极32也不会倒塌，开口34得以暴露出该下电极32的大部分表面，在维持下电极32不会倒塌的基础上，大大降低了电容介质层和上电极36的工艺难度。
184.实施例八
185.在实施例一或二的基础上，如图20所示，本技术实施例提供一种半导体器件的制备方法，包括：
186.步骤s110：提供衬底11。
187.衬底11为半导体衬底11，衬底11上设置有源区和外围区(图中未标注)上，外围区设置于有源区外围。在衬底11中还形成有多个节点接触(图中未示出)，节点接触与下电极12电连接。当然，衬底11中还可以形成有源图案(图中未示出)、隔离结构(图中未示出)等其他的器件结构，本技术对此不做限定。
188.步骤s120：在衬底11上方形成牺牲层17。
189.其中，牺牲层17用于构成后续支撑层13和下电极12的形成基底。
190.步骤s130：如图21所示，在牺牲层17上方形成支撑层13。
191.其中，支撑层13的材料包括绝缘材料，可以包括氧氮化硅(sion)、氮化硅(sin)、碳氮化硅(sicn)、氧碳氮化硅(siocn)和氮化硅硼(sibn)中的至少一种。
192.支撑层13的延伸方向平行与衬底11的延伸方向。
193.步骤s140：如图22所示，形成贯穿支撑层13和牺牲层17且间隔设置的多个下电极开口18。
194.具体的，可采用掩膜版刻蚀的方式，形成贯穿支撑层13和牺牲层17且间隔设置的多个下电极开口18。
195.其中，下电极开口18用于后续形成具有高纵横比的下电极12。
196.多个下电极开口18呈阵列排布，每个下电极开口18的横截面形状为圆形。
197.多个下电极开口18可以包括多个第一下电极开口(图中未标注)和多个第二下电极开口(图中未标注)，多个第一下电极开口排列成行，多个第二下电极122开口排列成行，第一下电极开口和第二下电极开口沿着列方向(y方向)交替设置，且第一下电极开口和第二下电极开口交错设置。
198.步骤s150：如图23所示，在多个下电极开口18内形成多个下电极12。
199.下电极12的形状为开口向上的筒状或柱状结构。下电极12的材料可以为氮化钛(tin)。
200.与下电极开口18对应的，多个下电极12呈阵列排布。
201.多个下电极12可以包括多个第一下电极121(设置于第一下电极开口内)和多个第二下电极122(设置于第二下电极开口内)，多个第一下电极121排列成行，多个第二下电极122排列成行，第一下电极121和第二下电极122沿着列方向(y方向)交替设置，且第一下电极121和第二下电极122交错设置。
202.步骤s160：如图24所示，形成贯穿支撑层13且间隔设置的多个开口部14；其中，每个开口部14与若干下电极12接触，每个下电极12的外侧部至少部分与支撑层13接触，且至少一个下电极12的横切面与开口部14的横切面的重叠部分的总面积大于单个下电极12的横切面面积的70％。
203.为了去除牺牲层17，并在下电极12表面形成介电层15和上电极16，所以需要在支撑层13上形成开口部14，以暴露出牺牲层17，为后续去除牺牲层17提供刻蚀机的流通通道。
204.间隔设置的多个开口部14贯穿支撑层13，其中，每个开口部14与若干下电极12接触，且至少一个下电极12的横切面与开口部14的横切面的重叠部分的总面积大于单个下电极12的横切面面积的70％。也就是说，本技术中，即使且至少一个下电极12的横切面与开口部14的横切面的重叠部分的总面积大于单个下电极12的横切面面积的70％，即该下电极12与支撑层13接触的部分面积很小，该下电极12也不会倒塌，开口部14得以暴露出大面积的牺牲层17，有利于牺牲层17的去除均匀性。
205.在一些情况下，开口部14可以进一步增大，即下电极12与支撑层13接触面积可以进一步减小，下电极12的横切面与开口部14的横切面的重叠部分可以进一步增大。单个下电极12甚至可以做到周围80％都是孔，只有20％与支撑层13接触，下电极12也不会倒塌。
206.至少一个下电极12可以同时与两个相邻的开口部14接触。且两个相邻的开口部14的横切面与下电极12的横切面的重叠部分可以不连续，即两个相邻的开口部14通过该下电极12间隔开。
207.除此之外，两个相邻的开口部14的横切面与下电极12的横切面的重叠部分可以连续，如图3所示，即两个相邻的开口部14的横切面与下电极12的横切面的重叠部分的总面积
可以进一步增大。在维持下电极12不会倒塌的基础上，进一步增大开口部14的尺寸，进一步降低了电容介质层和上电极16的工艺难度，使得工艺均匀地进行，有效提高膜层的形成效率，从而提高电容器和半导体器件的性能。
208.本实施例中，不对开口部14的形状进行限制，在一些情况下，开口部14可以与两个第一下电极121和两个第二下电极122接触，即每个开口部14可以同时与四个下电极12接触。
209.步骤s170：如图25所示，去除牺牲层17。
210.具体的，通过上述开口部14，通过刻蚀的方法，去除牺牲层17，由于开口部14得以暴露出大面积的牺牲层17，有利于刻蚀剂的进入以提高牺牲层17的刻蚀效率，有利于牺牲层17的去除均匀性。
211.步骤s180：如图26所示，形成覆盖下电极12表面和支撑层13表面的介电层15。
212.步骤s190：形成覆盖介电层15表面的上电极16；其中，上电极16填充于相邻两个下电极12之间。
213.牺牲层17的去除，使得开口部14可用于为后续形成电容介质层和上电极16时提供成膜气体的流通通道。因此，使下电极12的筒状结构的筒内部和筒外部，或柱状结构的外部，均与开口部14相互连通，从而使成膜气体能够通过开口部14进入到支撑层13下方，从而能够在下电极12的筒状结构的内表面和外表面，或柱状结构的外部上，均形成相应的电容介质层和上电极16。
214.介电层15覆盖下电极12表面和支撑层13表面，介电层15为电容器的绝缘层，可以为高介电常数的介质层，材料为氧化硅和氮化硅中的至少一种。第一介电层15覆盖下电极12表面和支撑层33，即介电层15沿下电极12的轮廓以及支撑层13的轮廓延伸。
215.上电极16覆盖介电层15表面，并填充于相邻两个下电极12之间，在下电极12为筒状结构时，上电极16还填充于下电极12内。上电极16实现了半导体器件的平坦化。
216.上电极16的材料包括掺杂有杂质的硅、金属材料、金属氮化物和金属硅化物中的至少一种。
217.下电极12、介电层15和上电极16构成电容器。
218.本实施例中，即使一个下电极12的横切面与开口部14的横切面的重叠部分的总面积大于单个下电极12的横切面面积的70％，即该下电极12与支撑层13接触的部分面积很小，该下电极12也不会倒塌。
219.在维持下电极12不会倒塌的基础上，大大提升了牺牲层17的去除效率，降低了电容介质层和上电极16的工艺难度，使得工艺均匀地进行，有效提高膜层的形成效率，从而提高电容器和半导体器件的性能。
220.本实施例提供了一种半导体器件的制备方法，包括：提供衬底11；在衬底11上方形成牺牲层17；在牺牲层17上方形成支撑层13；形成贯穿支撑层13和牺牲层17且间隔设置的多个下电极开口18；在多个下电极开口18内形成多个下电极12；形成贯穿支撑层13且间隔设置的多个开口部14；其中，每个开口部14与若干下电极12接触，至少一个下电极12的横切面与开口部14的横切面的重叠部分的总面积大于单个下电极12的横切面面积的70％；去除牺牲层17。即使一个下电极12的横切面与开口部14的横切面的重叠部分的总面积大于单个下电极12的横切面面积的70％，即该下电极12与支撑层13接触的部分面积很小，该下电极
12也不会倒塌，开口部14得以暴露出该下电极12的大部分表面，在维持下电极12不会倒塌的基础上，大大降低了电容介质层和上电极16的工艺难度。
221.虽然本技术所公开的实施方式如上，但所述的内容只是为了便于理解本技术而采用的实施方式，并非用以限定本技术。任何本技术所属技术领域内的技术人员，在不脱离本技术所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本技术的保护范围，仍须以所附的权利要求书所界定的范围为准。