晶圆的制作方法

1.本公开涉及半导体器件制造领域，更具体地，涉及晶圆。


背景技术：

2.在晶圆的加工制程完成后，通常需要沿划片道(或称为切割道、划片线)对晶圆进行切割，获得单颗芯片(die，或称为管芯)，以方便后续对芯片进行封装。此切割步骤通常被称为划片。现有的芯片一般呈矩形，在划片过程中，芯片的顶角处往往会存在应力集中的现象，导致芯片顶角崩缺或芯片边缘存在隐形裂纹。对于顶角崩缺的芯片，虽然一般可通过测试剔除，但是会导致产品良率降低，造成浪费。而对于存在隐形裂纹的芯片，可能不会造成早期参数异常而被当成合格芯片出厂或者继续封装，但是上述隐形裂纹极有可能会继续延伸，导致芯片在后续加工或者使用的过程中失效，存在潜在风险。
3.为了解决上述问题，在现有技术中一般是倾向于增大划片道的宽度，但是此方法必然会增加芯片的总面积，降低晶圆的芯片产出率；或者在芯片与划片道之间增设过渡区，甚至在某些情况下还需在过渡区中设置保护环，以达到保护芯片功能区、防止划片过程中发生崩缺或出现裂纹的目的，但实际上，过渡区、保护环的增设挤占了芯片和划片道的有效使用区，即芯片功能区的面积和划片道内用于设置对准标记、测试结构的面积。
4.因此，有必要对现有的晶圆结构进行改进，在不损失晶圆有效利用率的前提下，减少因切割晶圆造成的芯片失效问题，从而提高产品的良率。


技术实现要素：

5.有鉴于此，本公开提供了一种改进的晶圆，通过在划片道内设置与芯片顶角相邻且半包围顶角的第一保护结构，从而兼顾了晶圆利用率与芯片质量。
6.本公开实施例提供的晶圆包括多个芯片和划片道，划片道分隔多个芯片中相邻的芯片，其中，至少部分芯片的部分或全部顶角外设置有第一保护结构，第一保护结构位于划片道内，沿平行于晶圆表面的截面，第一保护结构呈弯曲或弯折的条形图案，半包围相应的顶角。
7.可选地，条形图案为l形或者c形。
8.可选地，第一保护结构与对应的芯片的顶角分隔。
9.可选地，包括衬底以及位于衬底上的绝缘层，其中，至少部分芯片包括位于衬底中的半导体器件功能区以及穿过绝缘层的金属互联层，与该部分芯片对应的第一保护结构包括与金属互联层对应的金属条和导电插塞。
10.可选地，包括衬底以及位于衬底上的器件结构层，其中，至少部分芯片包括位于衬底与器件结构层中的半导体器件功能区、位于器件结构层中的绝缘层以及穿过绝缘层的多层金属互联层，与该部分芯片对应的第一保护结构包括与多层金属互联层对应的金属条和导电插塞。
11.可选地，第一保护结构还包括位于衬底中的沟槽隔离结构。
12.可选地，划片道内还设置有多组保护单元，分别位于第一保护结构远离对应芯片的一侧，并与第一保护结构分隔。
13.可选地，保护单元包括一个或多个分隔的第二保护结构，其中，一个保护单元中的多个第二保护结构沿对应芯片的中心朝向边缘的方向依次排列。
14.可选地，在平行于晶圆的表面的截面上，第二保护结构呈弯曲或弯折的条形图案，半包围相应的第一保护结构。
15.可选地，第二保护结构与第一保护结构的结构相同。
16.本公开实施例的晶圆通过在划片道内设置与芯片的顶角相邻且半包围顶角的第一保护结构，既能在划片时缓解芯片顶角处的应力集中问题，又因第一保护结构设置在划片道内而不占用芯片的面积。与此同时，由于第一保护结构仅针对芯片的顶角设置，所占用的划片道面积较小，为划片道内的其他结构预留出了足够的空间，所以不必增加划片道的宽度，增加了对划片道的利用效率。
17.并且，由于本公开实施例中的第一保护结构替代了传统保护环的部分作用，因此在具体实施过程中，可以适当减少保护环的数量，从而可以减小过渡区(即用于设置保护环的区域)的面积，也就增加了半导体器件功能区的可利用面积，增大了晶圆的利用率，降低了芯片成本。
18.进一步的，在划片道内设置多组与第一结构对应的保护单元，保护单元中包括一个或多个半包围第一保护结构的第二保护结构，在划片时进一步阻挡应力向芯片的顶角传递。
19.因此，本公开的晶圆能够同在不损失晶圆有效利用率的前提下，减少因切割晶圆造成的芯片失效，提高了产品的良率。
附图说明
20.为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单介绍，显而易见地，下面的描述中的附图仅涉及本公开的一些实施例，而非对本公开的限制。
21.图1示出了本公开第一实施例的晶圆的俯视图。
22.图2示出了图1中部分芯片与划片道区域的第一种立体结构示意图。
23.图3示出了图1中部分芯片与划片道区域的第二种立体结构示意图。
24.图4示出了本公开第二实施例的晶圆的俯视图。
25.图5示出了沿图4中aa线所截的第一种截面图。
26.图6示出了沿图4中aa线所截的第二种截面图。
具体实施方式
27.以下将参照附图更详细地描述本公开。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。
28.应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一
层、另一个区域“下面”或“下方”。
29.本公开可以以各种形式呈现，以下将描述其中一些示例。
30.图1示出了本公开第一实施例的晶圆的俯视图，图2示出了图1中部分芯片与划片道区域的第一种立体结构示意图，图3示出了图1中部分芯片与划片道区域的第二种立体结构示意图。其中，为了清楚起见，在图2与图3中未示出绝缘层与芯片100的具体结构。
31.如图1所示，晶圆10包括多个芯片100与划片道11，多个芯片100按行和列的形式呈阵列式排布，相邻芯片100之间的区域为划片道11。其中，每个芯片100大体呈矩形，具有4个顶角，划片道11内具有多个分隔的第一保护结构110。
32.在本实施例中，每个芯片100的4个顶角外均设置有第一保护结构110，每个第一保护结构110位于划片道10内，且各个第一保护结构110与对应的芯片100顶角分隔。在一些具体的实施例中，第一保护结构110与芯片100之间的距离为1～2微米。当然，本公开实施例并不限于此，本领域技术人员可以根据需要对第一保护结构110与芯片100之间的距离进行其它设置，还可以根据需要仅针对部分芯片100设置第一保护结构110，或者仅针对某些芯片100的特定顶角设置第一保护结构110。
33.在平行于晶圆10的表面的截面上，第一保护结构110呈弯曲或弯折的条形图案，半包围相应芯片100的顶角。在本实施例中，第一保护结构110呈l形，当然，第一保护结构110的弯折角度不限于90
°
，本领域技术人员可以根据需要对第一保护结构110弯折角度进行其他设置。在一些其他实施例中，第一保护结构110的弯折角呈倒角，比如呈c形。本领域技术人员还可以根据需要对第一保护结构110的形状进行其他设置。
34.第一保护结构110的具体结构可以根据实际的芯片100结构确定。在芯片100的结构较为简单的情况下，如图2所示，沿晶圆10的厚度方向，晶圆10包括衬底101、位于衬底101上的绝缘层(未示出)以及位于绝缘层中的金属互连层(未示出)。芯片100例如包括位于衬底101中的半导体器件功能区和穿过绝缘层并与半导体器件功能区连接的金属互联层，其中，半导体器件功能区用于形成半导体器件，比如为二极管、三极管等简单的分立器件。此类结构简单的芯片100一般仅具有一层金属互连层，即金属互联层包括位于绝缘层中的导电插塞以及位于绝缘层表面的金属层以实现电极引出；相应的，第一保护结构110也可以仅具有一层金属条112和一层导电插塞111，换言之，第一保护结构110可以包括穿设于绝缘层102的导电插塞111和位于绝缘层102表面的金属条112，且金属条112与导电插塞111相连。
35.在一些其他实施例中，晶圆10包括衬底101与位于衬底101上的器件结构层，在芯片100的结构较为复杂的情况下，比如芯片100为cmos器件或者更为复杂的半导体器件甚至集成电路，芯片100例如包括位于衬底101与器件结构层中的半导体器件功能区，其中，器件结构层例如包括衬底101上的栅介质层、栅极导体、覆盖栅介质层和栅极导体的绝缘层，以及穿过绝缘层的金属互连层；此外衬底101中还形成有多个掺杂区(作为阱区、源漏区等)，上述掺杂区、栅介质层、栅极导体、绝缘层、金属互连层均形成于半导体器件功能区。此类结构较为复杂的芯片100的金属互连层一般为多层，相应的，第一保护结构110也可以具有多层金属条和多层导电插塞，且金属条与导电插塞一般为交替设置。如图3所示，第一保护结构110依次包括导电插塞111、金属条112、导电插塞113、金属条114、导电插塞115、金属条116、导电插塞117以及金属条118。在一些其他实施例中，第一保护结构110还包括位于衬底101中的沟槽隔离结构119。
36.图4示出了本公开第二实施例的晶圆的俯视图，图5示出了沿图4中aa线所截的第一种截面图，图6示出了沿图4中aa线所截的第二种截面图。
37.如图4所示，晶圆10具有多个芯片100与划片道11，多个芯片100按行和列的形式呈阵列式排布，相邻芯片100之间的区域为划片道11。其中，每个芯片100大体呈矩形，具有4个顶角，划片道11内具有多个分隔的第一保护结构110。
38.本实施例中的第一保护结构110与第一实施例大体一致，相同之处不再赘述。与第一实施例的不同之处在于，本实施例的划片道11内还具有多组保护单元12，与第一保护结构110一一对应，且位于第一保护结构110远离对应芯片100的一侧，并与第一保护结构110分隔。即与对应的第一保护结构110相比，保护单元12相对更靠近划片道11的中间区域。其中，每组保护单元12包括两个分隔的第二保护结构120a、120b，第二保护结构120a、120b沿对应芯片100的中心朝向边缘的方向依次排列。在一些具体的实施例中，第一保护结构110与第二保护结构120a之间的距离、相邻的第二保护结构120a、120b之间的距离为1～3微米。当然，本公开实施例并不限于此，本领域技术人员可以根据需要仅针对一部分第一保护结构110设置保护单元12；还可以根据需要对相邻保护结构之间的距离进行其他设置；还可以根据需要对各组保护单元12中的第二保护结构的数量进行其他设置，例如可以仅有第二保护结构120a等等。
39.在平行于晶圆10表面的截面上，第二保护结构120a、120b呈弯曲或弯折的条形图案，半包围相应的第一保护结构110。在本实施例中，第二保护结构120a、120b呈l形；当然l形的夹角并不局限于90度。在一些其他实施例中，第二保护结构120a、120b也可以呈c形，即第二保护结构120a、120b具有平滑的拐角。在本实施例中，第二保护结构120a、120b与第一保护结构110的组成结构相同，例如当第一保护结构110包括导电插塞111和金属条112时，第二保护结构120a、120b也包括相同数量的导电插塞与金属条，如图5所示。当第一保护结构110包括导电插塞111、金属条112、导电插塞113、金属条114、导电插塞115、金属条116、导电插塞117以及金属条118时，第二保护结构120a、120b也包括相同数量的导电插塞与金属条，如图6所示。此外，若第一保护结构110还包括位于衬底101中的沟槽隔离结构119，则第二保护结构120a、120b也可以包括位于衬底101中的沟槽隔离结构119。
40.本公开的上述实施例中，第一保护结构110和第二保护结构120a、120b可以随芯片100制程同步形成，也可以仅伴随芯片100的金属互连层制作。比如对于仅具有一层金属互连层的芯片100来说，可以在形成金属互连层时，在位于划片道11的衬底101上同步形成金属插塞以及一层l形的金属条，作为应力保护结构。对于cmos等较为复杂结构的芯片100来说，应力保护结构可以随芯片100制程同步形成(包括位于衬底101上的器件结构层、位于器件结构层内的l形金属条、绝缘层、l形金属条)，也可以仅伴随芯片100的多层金属互连层制作，应力保护结构与芯片100形成在同一衬底101上，包括若干依次堆叠在衬底101上的l形金属条以及设置于相邻l形金属条之间的导电插塞(芯片100的互联金属层数决定l形金属条堆叠的层数)。
41.本公开的上述实施例中，划片道11内还应具有光刻对准标记，光刻宽度测量结构，厚度测量结构，电学性能检测结构等。上述结构属于半导体制造的常识，此处不做赘述。需要说明的是，由于存在上述结构，为了避让起见，部分芯片100的顶角外并不一定设置上述保护结构，或者仅设置第一保护结构110；或者部分芯片100的一个、两个、三个顶角处设置
上述保护结构，而不是全部四个顶角都设置保护结构。同时，本公开实施例中的应力保护结构可以与芯片100共享光刻版，并不增加制造成本。
42.本公开实施例的晶圆通过在划片道内设置与芯片的顶角相邻且半包围顶角的第一保护结构，所以能够在划片时缓解芯片顶角处的应力集中问题，避免对芯片造成损伤；并且由于第一保护结构设置在划片道内，不会占用芯片的面积。与此同时，由于第一保护结构仅针对芯片的顶角设置，不必增加划片道的宽度，相对于保护环而言，分隔的第一保护结构所占用的划片道面积较小，为划片道内的其他结构预留出了足够的空间，增加了对划片道的利用效率。
43.并且，由于本公开实施例中的保护结构替代了传统保护环的部分作用，因此在具体实施过程中，可以适当减少保护环的数量，从而可以减小过渡区(即用于设置保护环的区域)的面积，也就增加了半导体器件功能区的可利用面积，增大了晶圆的利用率，降低了芯片成本。
44.进一步的，在划片道内设置多组与第一结构对应的保护单元，保护单元中包括一个或多个半包围第一保护结构的第二保护结构，在划片时可以进一步阻挡应力向芯片的顶角传递，进一步提高对于芯片的保护能力和保护效果。
45.因此，本公开的晶圆能够同在至少不损失晶圆有效利用率的前提下，减少因切割晶圆造成的芯片失效，提高产品的良率。
46.在以上的描述中，对于各层的构图、蚀刻等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
47.以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。