显示面板及显示装置的制作方法

1.本公开涉及显示技术领域，具体而言，涉及一种显示面板及显示装置。


背景技术：

2.相关技术中，像素驱动电路一般包括有存储电容和驱动晶体管，存储电容连接驱动晶体管的栅极，用于存储数据信号，以在发光阶段驱动驱动晶体管输出驱动电流。相关技术中，存储电容与驱动晶体管共用导电结构，使得存储电容的结构受限。
3.需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。


技术实现要素：

4.本公开的目的在于克服上述现有技术的不足，提供一种显示面板及显示装置。
5.根据本公开的一个方面，提供一种显示面板，所述显示面板包括像素驱动电路，所述像素驱动电路包括驱动晶体管和电容，所述电容的第一电极电连接所述驱动晶体管的栅极，所述显示面板还包括：衬底基板；第一导电层，位于所述衬底基板的一侧，所述第一导电层包括：第一导电部，所述第一导电部用于形成所述驱动晶体管的栅极；第二导电部，所述第二导电部用于形成所述电容的第一电极，所述第二导电部在所述衬底基板的正投影分布于所述第一导电部在所述衬底基板的正投影至少部分侧边的周围且与所述第一导电部在衬底基板的正投影分离；第二导电层，位于所述第一导电层背离所述衬底基板的一侧，所述第二导电层包括：第三导电部，所述第三导电部用于形成所述电容的第二电极，所述第三导电部在所述衬底基板的正投影与所述第二导电部在所述衬底基板的正投影至少部分交叠。
6.在本公开的一种示例性实施例中，所述显示面板还包括：第三导电层，位于所述第二导电层背离所述衬底基板的一侧，所述第三导电层包括：第一连接部，所述第一连接部通过第一过孔电连接所述第二导电部，且通过第二过孔电连接所述第一导电部。
7.在本公开的一种示例性实施例中，所述第三导电部上设置有开口，所述开口在所述衬底基板的正投影位于第二导电部在所述衬底基板的正投影上，且所述第一过孔在所述衬底基板的正投影位于所述开口在所述衬底基板的正投影内。
8.在本公开的一种示例性实施例中，所述第二导电部在所述衬底基板的正投影分布于所述第一导电部在所述衬底基板的正投影部分侧边的周围；所述第三导电部包括：第一子导电部，所述第一子导电部在所述衬底基板的正投影与所述第二导电部在所述衬底基板的正投影部分交叠；第二子导电部，所述第二子导电部在所述衬底基板的正投影与所述第二导电部在所述衬底基板的正投影部分交叠，所述第二子导电部与所述第一子导电部之间形成所述开口。
9.在本公开的一种示例性实施例中，所述显示面板包括多个所述像素驱动电路，多个所述像素驱动在第一方向和第二方向上阵列分布，所述第一方向和所述第二方向相交；任一像素驱动电路中的所述第一子导电部和与该像素驱动电路在第一方向上相邻的像素
驱动电路中的第二子导电部连接。
10.在本公开的一种示例性实施例中，所述第二导电部在所述衬底基板的正投影为闭合环形，且所述第一导电部在所述衬底基板的正投影位于所述第二导电部在所述衬底基板的正投影内；所述第三导电部在所述衬底基板的正投影和所述第三导电部上开口在所述衬底基板上的正投影形成闭合环形，所述第一导电部在所述衬底基板的正投影位于所述第三导电部在所述衬底基板的正投影和所述第三导电部上开口在所述衬底基板上的正投影形成的闭合环形内。
11.在本公开的一种示例性实施例中，所述显示面板包括多个所述像素驱动电路，多个所述像素驱动在第一方向和第二方向上阵列分布，所述第一方向和所述第二方向相交；所述像素驱动电路还包括第二晶体管，所述第二晶体管的第一极连接所述驱动晶体管的第一极，第二极连接所述驱动晶体管的栅极，栅极连接栅极驱动信号线；所述第一导电层还包括：所述栅极驱动信号线，在所述衬底基板上的正投影沿第一方向延伸，所述第二导电部至少部分位于所述栅极驱动信号线和所述第一导电部之间。
12.在本公开的一种示例性实施例中，所述像素驱动电路还包括第二晶体管，所述第二晶体管的第一极连接所述驱动晶体管的第一极，第二极连接所述驱动晶体管的栅极；所述显示面板还包括：有源层，位于所述衬底基板和所述第一导电层之间，所述有源层包括第二有源部，所述第二有源部包括第一子有源部、第二子有源部和第三子有源部，所述第一子有源部和所述第二子有源部用于形成所述第二晶体管的沟道区，所述第三子有源部连接于所述第一子有源部和所述第二子有源部之间；所述第二导电层还包括第四导电部，所述第四导电部连接一稳定电压源，所述第四导电部包括第三子导电部，所述第三子导电部在所述衬底基板的正投影与所述第三子有源部至少部分交叠。
13.在本公开的一种示例性实施例中，所述像素驱动电路还包括第一晶体管，所述第一晶体管的第一极连接所述驱动晶体管的栅极，第二极连接第一初始信号线；所述显示面板还包括：有源层，位于所述衬底基板和所述第一导电层之间，所述有源层包括第一有源部，所述第一有源部包括第四子有源部、第五子有源部，所述第四子有源部和所述第五子有源部用于形成所述第一晶体管的沟道区，所述第八有源部连接于所述第二子有源部和所述第五子有源部之间，且所述第八有源部通过过孔连接所述第一连接部；所述第二导电层还包括第四导电部，所述第四导电部连接一稳定电压源，所述第四导电部包括第四子导电部，所述第四子导电部在所述衬底基板的正投影与所述第八有源部在所述衬底基板的正投影至少部分交叠。
14.在本公开的一种示例性实施例中，所述显示面板包括多个所述像素驱动电路，多个所述像素驱动在第一方向和第二方向上阵列分布，所述第一方向和所述第二方向相交；所述像素驱动电路还包括第四晶体管，所述第四晶体管的第一极连接数据信号线，第二极连接所述驱动晶体管的第二极；所述第四导电部还包括：第五子导电部，连接所述第四子导电部，所述第五子导电部在所述衬底基板上的正投影沿所述第二方向延伸，且同一像素驱动电路中，所述第五子导电部在所述衬底基板的正投影位于所述第八有源部在所述衬底基板的正投影与所述数据信号线在所述衬底基板的正投影之间。
15.在本公开的一种示例性实施例中，所述像素驱动电路还包括第四晶体管和第五晶体管，所述第四晶体管的第一极连接数据信号线，第二极连接所述驱动晶体管的第二极，栅
极连接栅极驱动信号线；所述第五晶体管的第一极连接所述驱动晶体管的第二极，第二极连接第一电源线，栅极连接使能信号线；所述显示面板还包括：有源层，位于所述衬底基板和所述第一导电层之间，所述有源层包括第四有源部和第五有源部，所述第四有源部用于形成所述第四晶体管的沟道区，所述第五有源部用于形成所述第五晶体管的沟道区；所述第一导电层还包括：所述栅极驱动信号线，在所述衬底基板上的正投影沿第一方向延伸，所述栅极驱动信号线在所述衬底基板的正投影部分覆盖所述第四有源部在所述衬底基板的正投影，所述栅极驱动信号线的部分结构形成所述第四晶体管的栅极；所述使能信号线，在所述衬底基板的正投影沿所述第一方向延伸，且部分覆盖所述第五有源部在所述衬底基板的正投影，所述使能信号线的部分结构形成所述第五晶体管的栅极；所述第二导电部在所述衬底基板的正投影位于所述栅极驱动信号线在所述衬底基板的正投影和所述使能信号线在所述衬底基板的正投影之间。
16.在本公开的一种示例性实施例中，所述第三导电层还包括：数据信号线，在所述衬底基板的正投影沿所述第二方向延伸；第一电源线，所述第一电源线在所述衬底基板的正投影沿所述第二方向延伸，所述第一电源线通过过孔连接所述第三导电部；所述第一电源线在所述衬底基板的正投影位于所述第一连接部在所述衬底基板的正投影和所述数据信号线在所述衬底基板的正投影之间。
17.在本公开的一种示例性实施例中，所述显示面板包括多个所述像素驱动电路，多个所述像素驱动在第一方向和第二方向上阵列分布，所述第一方向和所述第二方向相交；所述像素驱动电路还包括第四晶体管、第五晶体管和第六晶体管，所述第四晶体管的第一极连接数据信号线，第二极连接所述驱动晶体管的第二极；所述第五晶体管的第一极连接所述驱动晶体管的第二极，第二极连接第一电源线；所述第六晶体管的第一极连接所述驱动晶体管的第一极，第二极连接发光单元；所述显示面板还包括：有源层，包括第四有源部、第五有源部和第六有源部，所述第四有源部用于形成所述第四晶体管的沟道区，所述第五有源部用于形成所述第五晶体管的沟道区，所述第六有源部用于形成所述第六晶体管的沟道区；所述第一导电层还包括：使能信号线，在所述衬底基板上的正投影沿所述第一方向延伸且部分覆盖所述第五有源部在所述衬底基板的正投影、部分覆盖所述第六有源部在所述衬底基板的正投影，所述使能信号线的部分结构用于形成所述第五晶体管的栅极，部分结构用于形成所述第六晶体管的栅极；栅极驱动信号线，在所述衬底基板上的正投影沿所述第一方向延伸且部分覆盖所述第四有源部在所述衬底基板的正投影，所述栅极驱动信号线的部分结构用于形成所述第四晶体管的栅极；所述第一导电部位于所述栅极驱动信号线和所述使能信号线之间。
18.在本公开的一种示例性实施例中，所述像素驱动电路还包括第七晶体管，所述第七晶体管的第一极连接所述第六晶体管的第二极，第二极连接第二初始信号线；所述有源层还包括：第七有源部，用于形成所述第七晶体管的沟道区；所述第一导电层还包括：复位信号线，在所述衬底基板的正投影沿所述第一方向延伸，所述复位信号线在所述衬底基板的正投影位于所述使能信号线在所述衬底基板的正投影远离所述第一导电部在所述衬底基板的正投影一侧；所述第二导电层还包括：所述第二初始信号线，在所述衬底基板的正投影沿所述第一方向延伸，所述第二初始信号线在所述衬底基板的正投影位于所述复位信号线在所述衬底基板的正投影和所述使能信号线在所述衬底基板的正投影之间。
19.在本公开的一种示例性实施例中，所述像素驱动电路还包括第一晶体管，所述第一晶体管的第一极连接所述驱动晶体管的栅极，第二极连接第一初始信号线；所述有源层还包括第一有源部，所述第一有源部包括第四子有源部、第五子有源部和第六子有源部，所述第四子有源部和所述第五子有源部用于形成所述第一晶体管的沟道区，所述第六子有源部连接于所述第四子有源部和所述第五子有源部之间；所述显示面板还包括：所述第一初始信号线，在所述衬底基板的正投影沿所述第一方向延伸，且所述第一初始信号线在所述衬底基板的正投影与所述第六子有源部在所述衬底基板的正投影至少部分交叠。
20.在本公开的一种示例性实施例中，所述第一方向为行方向，所述第二方向为列方向；其中，上一行所述复位信号线在所述衬底基板的正投影覆盖本行所述第四子有源部在所述衬底基板的正投影和所述第五子有源部在所述衬底基板的正投影，上一行所述复位信号线的部分结构用于形成本行所述第一晶体管的栅极，且上一行所述复位信号线在所述衬底基板的正投影位于本行所述栅极驱动信号线在所述衬底基板的正投影远离本行所述第一导电部在所述衬底基板的正投影的一侧；本行所述第二初始信号线在所述衬底基板的正投影位于本行所述栅极驱动信号线在所述衬底基板的正投影远离上一行所述复位信号线在所述衬底基板的正投影的一侧。
21.根据本公开的另一个方面，还提供一种显示装置，包括本公开任一实施例所述的显示面板。
22.本公开提供的显示面板，位于第一导电层的第一导电部形成驱动晶体管的栅极，第二导电部形成电容的第一电极，第一导电部和第二导电部分开设置，从而电容的第一电极不共用驱动晶体管的栅极，由此可根据显示面板的尺寸灵活调节电容尺寸，提高电容布设的灵活性。可通过增大电容尺寸可增加电容工作的稳定性，有利于维持驱动晶体管在发光阶段的稳定性。或者可通过降低电容的尺寸来提高像素驱动电路的空间占用，进而提高显示面板的分辨率。
23.应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
24.此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
25.图1为根据本公开一种实施方式显示面板中像素驱动电路的电路结构示意图；
26.图2为图1中像素驱动电路一种驱动方法中各节点的时序图；
27.图3为根据本公开一种实施方式的显示面板的结构版图；
28.图4为图3中第二导电层的结构版图；
29.图5为图3中第一导电层和第二导电层的结构版图；
30.图6为图3中有源层的结构版图；
31.图7为图3中第一导电层的结构版图；
32.图8为图3中第三导电层的结构版图；
33.图9为图3中有源层和第一导电层的结构版图；
34.图10为图3中有源层、第一导电层和第二导电层的结构版图；
35.图11为图3中沿aa方向的剖视图；
36.图12为根据本公开另一种实施方式的第一导电层的结构版图；
37.图13为根据本公开又一种实施方式的第一导电层的结构版图；
38.图14为根据本公开另一种实施方式的第二导电层的结构版图；
39.图15为根据本公开又一种实施方式的第二导电层的结构版图；
40.图16为根据本公开另一种实施方式的显示面板的结构版图；
41.图17为图13中第一导电层的结构版图；
42.图18为图13中有源层和第一导电层的结构版图；
43.图19为图13中第二导电层的结构版图；
44.图20为图13中有源层、第一导电层和第二导电层的结构版图。
具体实施方式
45.现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本公开将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。
46.虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
47.用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外可以存在另外的要素/组成部分/等；用语“第一”、“第二”和“第三”等仅作为标记使用，不是对其对象的数量限制。
48.图1为根据本公开一种实施方式显示面板中像素驱动电路的电路结构示意图。该像素驱动电路可以包括：第一晶体管t1、第二晶体管t2、驱动晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6、第七晶体管t7、电容c。其中，第一晶体管t1的第一极连接节点n，第二极连接第一初始信号端vinit1，栅极连接复位信号端re1；第二晶体管t2第一极连接驱动晶体管t3的第一极，第二极连接节点n；栅极连接栅极驱动信号端gate；驱动晶体管t3的栅极连接节点n；第四晶体管t4的第一极连接数据信号端da，第二极连接驱动晶体管t3的第二极，栅极连接栅极驱动信号端gate；第五晶体管t5的第一极连接驱动晶体管t3的第二极，第二极连接第一电源端vdd，栅极连接使能信号端em；第六晶体管t6第一极连接驱动晶体管t3的第一极，栅极连接使能信号端em；第七晶体管t7的第一极连接第六晶体管t6的第二极，第二极连接第二初始信号端vinit2，栅极连接复位信号端re2。电容c连接于驱动晶体管t3
的栅极和第一电源端vdd之间。该像素驱动电路可以连接一发光单元oled，用于驱动该发光单元oled发光，发光单元oled可以连接于第六晶体管t6的第二极和第二电源端vss之间。其中，晶体管t1-t7可以均为p型晶体管。
49.需要说明的是，本公开各实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。在本说明书中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。
50.图2为图1中像素驱动电路一种驱动方法中各节点的时序图。其中，gate表示栅极驱动信号端gate的时序，re1表示复位信号端re1的时序，re2表示复位信号端re2的时序，em表示使能信号端em的时序，da表示数据信号端da的时序。该像素驱动电路的驱动方法可以包括复位阶段t1、补偿阶段t2，发光阶段t3。在复位阶段t1：复位信号端re1输出低电平信号，第一晶体管t1导通，第一初始信号端vinit1向节点n输入初始信号。在补偿阶段t2：复位信号端re2、栅极驱动信号端gate输出低电平信号，第四晶体管t4、第二晶体管t2、第七晶体管t7导通，同时数据信号端da输出驱动信号以向节点n写入电压vdata+vth，其中vdata为驱动信号的电压，vth为驱动晶体管t3的阈值电压，第二初始信号端vinit2向第六晶体管t6的第二极输入初始信号。发光阶段t3：使能信号端em输出低电平信号，第六晶体管t6、第五晶体管t5导通，驱动晶体管t3在电容c存储的电压vdata+vth作用下发光。根据驱动晶体管输出电流公式i＝(μwcox/2l)(vgs-vth)2，其中，μ为载流子迁移率；cox为单位面积栅极电容量，w为驱动晶体管沟道的宽度，l驱动晶体管沟道的长度，vgs为驱动晶体管栅源电压差，vth为驱动晶体管阈值电压。本公开像素驱动电路中驱动晶体管的输出电流i＝(μwcox/2l)(vdata+vth-vdd-vth)2。该像素驱动电路能够避免驱动晶体管阈值对其输出电流的影响。
51.本示例性实施例提供一种显示面板，该显示面板包括沿第一方向x和第二方向y阵列分布的像素驱动电路，第一方向x和第二方向y相交，像素驱动电路包括驱动晶体管t3和电容c，电容c的第一电极电连接驱动晶体管t3的栅极，电容c的第二电极电连接第一电源线，该像素驱动电路可以如图1所示。图3为根据本公开一种实施方式的显示面板的结构版图，图4为图3中第二导电层的结构版图，图5为图3中第一导电层和第二导电层的结构版图，如图3-图5所示，每一显示面板可以包括：衬底基板、第一导电层20、第二导电层30，其中，第一导电层20位于衬底基板的一侧，第一导电层20可以包括第一导电部21和第二导电部22，第一导电部21用于形成驱动晶体管t3的栅极；第二导电部22用于形成电容c的第一电极，第二导电部22在衬底基板的正投影分布于第一导电部21在衬底基板的正投影至少部分侧边的周围且与第一导电部21在衬底基板的正投影分离；第二导电层30位于第一导电层20背离衬底基板的一侧，第二导电层30可以包括第三导电部23，第三导电部23用于形成电容c的第二电极，第三导电部23在衬底基板的正投影与第二导电部22在衬底基板的正投影至少部分交叠。
52.本公开提供的显示面板，位于第一导电层20的第一导电部21形成驱动晶体管t3的栅极，第二导电部22形成电容c的第一电极，第一导电部21和第二导电部22分开设置，从而电容c的第一电极不共用驱动晶体管t3的栅极，由此可根据显示面板的尺寸灵活调节电容c尺寸，提高电容c布设的灵活性。可通过增大电容c尺寸可增加电容c工作的稳定性，有利于维持驱动晶体管t3在发光阶段的稳定性。或者可通过降低电容c的尺寸来提高像素驱动电路的空间占用，进而提高显示面板的分辨率。
53.如图3、图5所示，本示例性实施例中，第一方向x可以为行方向，第二方向y可以为列方向。本示例性实施例中，显示面板还可以包括有源层10和第三导电层40，其中，衬底基板、有源层10、第一导电层20、第二导电层30、第三导电层40依次层叠设置，上述功能层之间可以设置有绝缘层。如图6-10所示，图6为图3中有源层的结构版图，图7为图3中第一导电层的结构版图，图8为图3中第三导电层的结构版图，图9为图3中有源层和第一导电层的结构版图，图10为图3中有源层、第一导电层和第二导电层的结构版图。
54.如图6、图9所示，有源层10可以包括第一有源部11、第二有源部12、第四有源部14、第五有源部15、第六有源部16、第七有源部17、第九有源部19，其中，第一有源部11可以包括第四子有源部111、第五子有源部112和第六子有源部113，第四子有源部111用于形成第一晶体管t1的第一沟道区，第五子有源部112用于形成第一晶体管t1的第二沟道区，第六子有源部113连接于第四子有源部111和第五子有源部112之间。第二有源部12可包括第一子有源部121、第二子有源部122、第三子有源部123，第一子有源部121用于形成第二晶体管t2的第一沟道区，第二子有源部122用于形成第二晶体管t2的第二沟道区，第三子有源部123连接于第一子有源部121和第二子有源部122之间。第四有源部14用于形成第四晶体管t4的沟道区，第五有源部15用于形成第五晶体管t5的沟道区，第六有源部16用于形成第六晶体管t6的沟道区，第六有源部16可通过过孔h4连接发光单元oled。第七有源部17用于形成第七晶体管t7的沟道区。第九有源部19用于形成驱动晶体管t3的沟道区。有源层10还可以包括第八有源部18，第八有源部18可以沿第二方向y延伸，连接于第一有源部11和第二有源部12之间，具体而言，第八有源部18可以连接于第二子有源部122和第五子有源部112之间。有源层10可以由多晶硅半导体材料形成，相应的，本公开显示面板中的晶体管可以为p型低温多晶硅薄膜晶体管。
55.如图7、图9、图10所示，本示例性实施例中，第一导电层20除了包括第一导电部21和第二导电部22之外，还可以包括栅极驱动信号线gate、使能信号线em和复位信号线re，其中，栅极驱动信号线gate在衬底基板上的正投影可以沿第一方向x延伸，栅极驱动信号线gate在衬底基板的正投影部分覆盖第一子有源部121、部分覆盖第二子有源部122、部分覆盖第四有源部14，从而栅极驱动信号线gate的部分结构形成第二晶体管t2的栅极、部分结构形成第四晶体管t4的栅极，同时栅极驱动信号线gate可以用于提供图1中的栅极驱动信号端。使能信号线em在衬底基板的正投影可以沿第一方向x延伸且部分覆盖第五有源部15在衬底基板的正投影、部分覆盖第六有源部16在衬底基板的正投影，使能信号线em的部分结构形成第五晶体管t5的栅极、部分结构形成第六晶体管t6的栅极，同时使能信号线em可以提供图1中的使能信号端。复位信号线re在衬底基板的正投影可以沿第一方向x延伸且部分覆盖第四有源部14，复位信号线re的部分结构形成第一晶体管t1的栅极。同一行像素驱动电路中的栅极驱动信号线gate、使能信号线em、复位信号线re在第一导电层20沿第二方向y依次排列，具体而言，栅极驱动信号线gate在衬底基板的正投影和使能信号线em在衬底基板的正投影位于第一导电部21在衬底基板的正投影两侧，复位信号线re在衬底基板的正投影位于使能信号线em在衬底基板的正投影远离第一导电部21在衬底基板的正投影一侧。同时，复位信号线re可以用于向本行像素驱动电路提供图1中的复位信号端re1，向上一行像素驱动电路提供图1中的第二复位信号端re2。本示例性实施例中，不同行的像素驱动电路中的复位信号线re可以进行复用。上一行复位信号线re在衬底基板的正投影覆盖本行第
四子有源部111在衬底基板的正投影和第五子有源部112在衬底基板的正投影，上一行复位信号线re的部分结构形成本行第一晶体管t1的栅极，且上一行复位信号线re在衬底基板的正投影位于本行栅极驱动信号线gate在衬底基板的正投影远离本行第一导电部21在衬底基板的正投影的一侧；本行第二初始信号线在衬底基板的正投影位于本行栅极驱动信号线gate在衬底基板的正投影远离上一行复位信号线re在衬底基板的正投影的一侧。通过复位信号线re的复用，可以减少信号线的布设数量，简化显示面板的结构。本示例性实施例中，显示面板可以以第一导电层20为掩膜对有源层10进行导体化处理，即被第一导电层20覆盖的有源层10形成晶体管的沟道区，未被第一导电层20覆盖的区域形成导体结构。
56.应该理解的是，本示例性实施例中所述的某一结构在衬底基板上的正投影沿某一方向延伸，可以理解为，该结构在衬底基板上的正投影整体沿该方向延，即该结构在衬底基板上的正投影可以沿该方向直线延伸或弯折延伸。此外，本示例性实施例中所述的某一结构a在衬底基板的正投影覆盖另一结构b在衬底基板的正投影可以理解为，b在衬底基板平面的投影的轮廓完全位于a在同一平面内投影的轮廓的内部。
57.如图4所示，本示例性实施例中，第二导电层30包括第三导电部23，可通过在第三导电部23上设置一开口25来露出第二导电部22的部分结构用于连接第一导电部21。示例性的，第三导电部23上可设置一开口25，开口25在衬底基板的正投影位于第二导电部22在衬底基板的正投影上，且连接第一连接部和第二导电部的第一过孔在衬底基板的正投影位于开口25在衬底基板的正投影内。由此可实现第一导电部21和第二导电部22的电连接。应该理解的是，在本公开的其他示例性实施例中，还可以通过其他方式第一导电部21和第二导电部22的电连接。第三导电部23在衬底基板的正投影与第二导电部22在衬底基板的正投影至少部分交叠，可以理解为第三导电部23在衬底基板的正投影覆盖第二导电部22非正对开口25的部分在衬底基板的正投影。本示例性实施例中，第二导电层30除了可以包括第三导电部23之外，还可以包括第一初始信号线vinit1、第二初始信号线vinit2以及第四导电部24，其中，第一初始信号线vinit1在衬底基板的正投影、第二初始信号线vinit2在衬底基板的正投影均可以沿第一方向x延伸。本示例性实施例中，第一方向x可以为行方向，第二方向y可以为列方向。本行像素驱动电路中的第二初始信号线vinit2在衬底基板的正投影可以位于下一行像素驱动电路中复位信号线re在衬底基板的正投影和本行像素驱动电路中使能信号线em在衬底基板的正投影之间，本行像素驱动电路中的第一初始信号线vinit1在衬底基板的正投影可以位于本行像素驱动电路中复位信号线re在衬底基板的正投影和上一行像素驱动电路中第二初始信号线vinit2在衬底基板的正投影之间。第二初始信号线vinit2可通过过孔h5连接第七有源部17，以实现第七晶体管t7的第二极连接于第二初始信号线vinit2。如图10所示，第一初始信号线vinit1在衬底基板的正投影与第六子有源部113在衬底基板的正投影均可以沿第一方向x延伸，第一初始信号线vinit1在衬底基板的正投影与第六子有源部113在衬底基板的正投影至少部分交叠(如可以将第一初始信号线vinit1在第二方向的宽度设置为大于第六子有源部113在第二方向的宽度)，从而第一初始信号线vinit1可对第六子有源部113进行稳压，降低第六子有源部113对第一晶体管t1的漏电流，降低像素驱动电路在发光阶段驱动晶体管t3的电压波动。如图4所示，第四导电部24连接一稳定电压源，第四导电部24可以包括第三子导电部241，第三子导电部241在衬底基板的正投影可以沿第二方向y延伸，第三子导电部241在衬底基板的正投影与第三子有源部
123在衬底基板的正投影至少部分交叠(如可以将第三子导电部241在第一方向的宽度设置为大于第三子有源部123在第一方向的宽度)，第三子有源部123为一导电结构，其连接形成第二晶体管t2的栅极的第一子有源部121和第二子有源部122，第三子导电部241在衬底基板的正投影覆盖第三子有源部123在衬底基板的正投影，而因为第四导电部24连接稳定电压源，因而第四导电部24能够对第三子有源部123起到稳压作用，可以降低第二晶体管t2的漏电，并且可以防止相邻列的像素数据电压变化对本像素的影响，降低像素驱动电路在发光阶段驱动晶体管t3的电压波动，从而提升画面质量。第四导电部24还可以包括第四子导电部242，第四子导电部242在衬底基板的正投影与第八有源部18在衬底基板的正投影至少部分交叠(如可以将第四子导电部242在第一方向的宽度设置为大于第八有源部18在第一方向的宽度)，使得第四子导电部242可以对第八有源部18形成稳压作用，从而消除或降低数据信号线vdata或其他信号线对第八有源部18的噪音影响，而因为第八有源部18连接第一晶体管t1的第一极和驱动晶体管t3的栅极，因而对第八有源部18的稳压可降低像素驱动电路在发光阶段驱动晶体管t3的电压波动。此外，第四导电部24还可以包括第五子导电部243，第五子导电部243与第四子导电部242连接以连接稳定电压源，第五子导电部243在衬底基板的正投影可以沿第二方向y延伸，该第五子导电部243在衬底基板的正投影位于第八有源部18在衬底基板的正投影与数据信号线vdata在衬底基板的正投影之间，可屏蔽数据信号线vdata的交变电压对第八有源部18的干扰，从而提高第四导电部24对第八有源部18的稳压效果。本示例性实施例中，结合图3、图4、图8和图10，第四导电部24可在第四子导电部242的位置通过过孔h7连接第一电源线vdd，以通过第一电源线vdd为第四导电部24提供稳定电压源。当然，在本公开的其他示例性实施例中，还可以通过其他方式提供稳定电压源。此外，应该理解的是，第三子导电部241和第四子导电部242之间具有导电连接部。
58.如图8所示，本示例性实施例中，第三导电层40可以包括第一连接部41，第一连接部41通过第一过孔h1电连接第二导电部22，且通过第二过孔h2电连接第一导电部21。第一连接部41在衬底基板的正投影可以沿第二方向y延伸，第一连接部41在衬底基板的正投影与开口25在衬底基板的正投影相交，以通过第一过孔h1连接第二导电部22。此外，本示例性实施例中，第三导电层40可以包括第一电源线vdd和数据信号线vdata，第一电源线vdd在衬底基板的正投影、数据信号线vdata在衬底基板的正投影均可以沿第二方向y延伸，第一电源线vdd可用于提供图1所示的第一电源端，数据信号线vdata可以用于提供图1中的数据信号端。第一电源线vdd可通过过孔h6连接第三导电部23，以实现电容c的第二电极电连接于第一电源线vdd。数据信号线vdata在衬底基板的正投影可以位于第一电源线vdd在衬底基板的正投影远离第一导电部21在衬底基板的正投影的一侧。本示例性实施例中，第一连接部41可通过过孔h3连接第八有源部18，以使得第一晶体管t1的第一极和第二晶体管t2的第二极连接于驱动晶体管t3的栅极。第一电源线vdd可通过过孔h7连接第四导电部24，为第四导电部24提供稳定电压源。第一电源线vdd通过过孔h6连接第三导电部23，以实现电容c的第二极板与第一电源线vdd的电连接。第一电源线vdd可通过过孔h10连接第五有源部15，以实现第五晶体管t5与第一电源线vdd的连接。数据信号线vdata可通过过孔h8连接第四有源部14，以实现第四晶体管t4的第一极连接于数据信号线vdata。
59.图11为图3中沿aa方向的剖视图，该显示面板还可以包括缓冲层2、第一绝缘层3、第二绝缘层4、第一介电层5，其中，衬底基板1、缓冲层2、有源层、第一绝缘层3、第一导电层
20、第二绝缘层4、第二导电层30、第一介电层5、第三导电层40依次层叠设置。第一导电层20、第二导电层30、第三导电层40可以采用金属材料，如银(ag)、铜(cu)、铝(al)和钼(mo)中的任意一种或多种，或上述金属的合金材料，如铝钕合金(alnd)或钼铌合金(monb)，可以是单层结构，或者多层复合结构，如mo/cu/mo等。第一绝缘层3、第二绝缘层4、第一介电层5可以采用硅氧化物(siox)、硅氮化物(sinx)和氮氧化硅(sion)中的任意一种或多种，可以是单层、多层或复合层。衬底基板1可以包括依次层叠设置的玻璃基板、阻挡层、聚酰亚胺层等，阻挡层可以为无机材料。
60.下面结合附图对本公开形成电容c的第二导电部22和第三导电部23的结构作进一步介绍。第二导电部22位于第一导电层20，第三导电部23位于第二导电层30，第二导电部22和第三导电部23相对设置形成平行板电容结构。如图3-图10所示，在本公开的一种示例性实施例中，第二导电部22在衬底基板的正投影分布于第一导电部21在衬底基板的正投影部分侧边的周围；第三导电部23可以包括第一子导电部231和第二子导电部232，其中，第一子导电部231在衬底基板的正投影与第二导电部22在衬底基板的正投影部分交叠，第二子导电部232在衬底基板的正投影与第二导电部22在衬底基板的正投影部分交叠，第二子导电部232与第一子导电部231之间形成上述开口25。其中，第三导电部23在衬底基板的正投影可以覆盖第二导电部22非正对开口24的部分在衬底基板的正投影。第二导电部22可以为一连续结构，第三导电部23包括两个子导电部，两个子导电部之间形成的开口25用于露出第二导电部22的部分结构以通过第一连接部41与第一导电部21进行电连接。第二导电部22相邻于第一导电部21设置且分布于第一导电部21的部分侧边的周围，第三导电部23的两个子导电部与第二导电部22正对设置形成平行板电容，此结构可节省电容极板的占用空间，有利于显示面板的小型化设置，从而有利于提高显示面板的分辨率。应当理解的是，在显示面板尺寸允许和满足ppi设计要求的情况下，可尽量增大第二导电部22的面积，并相应增加第三导电部23的面积，以提高电容c的容值。本示例性实施例中，如图7所示，第一导电部21位于栅极驱动信号线gate和使能信号线em之间，第二导电部22围绕第一导电部21分布且位于栅极驱动信号线gate和使能信号线em之间。进一步而言，第二导电部22至少部分位于栅极驱动信号线gate和第一导电部21之间。如图5、图7、图9所示，第二导电部22可分布于第一导电部21的一个侧边和另外两个相邻侧边周围。应该理解的是，第二导电部22可以从不同的方向分布于第一导电部21的部分侧边的周围，如可以如图12所示分布于第一导电部21的部分侧边的周围，或者如图13所示仅分布于第一导电部21的一个侧边的一侧，并相应调整第三导电部23的位置，这些都属于本公开的保护范围。此外，如图3、图4所示，本示例性实施例中，第三导电部23的两个子导电部之间具有一开口25，第一子导电部231和第二子导电部232被该开口25隔断，并且连接第一导电部21和第一连接部的第二过孔位于该开口25内，开口25此时不仅起到露出第二导电部22的部分结构的作用，还用于将第一子导电部231和第二子导电部232电隔离。图14为根据本公开另一种实施方式的第二导电层的结构版图，在本公开的一些实施例中，该开口25可以如图14所示，开口25不隔断第一子导电部231和第二子导电部232，开口25此时仅起到露出第二导电部22的部分结构的作用，以实现第二导电部22通过第一过孔连接第一连接部41，进而连接第一导电部21，应该理解的是，在此结构下，第二过孔与第一子导电部231和第二子导电部232为绝缘设置。
61.在本公开的一些实施例中，如图4所示，第一子导电部231和第二子导电部232通过
开口25进行电隔离，并且通过将任一像素驱动电路中的第一子导电部231和与该像素驱动电路在第一方向x上相邻的像素驱动电路中的第二子导电部232连接，使得同一像素驱动电路中构成电容第二极板的两个子导电部具有等电位。示例性的，图15为根据本公开又一种实施方式的第二导电层的结构版图，如图15所示，第一像素驱动电路p1的第一子导电部231和在行方向左侧与其相邻的像素驱动电路p0的第二子导电部232连接，第一像素驱动电路p1的第二子导电部232和在行方向与其相邻的像素驱动电路p2的第一子导电部连接，依次对各像素驱动电路中的第三子导电部进行同样的设置，使得第三导电部23形成网状结构，从而可提高第三导电部23的电压稳定性，降低其他信号(如数据信号线vdata的电压信号)对电容c电压的影响，提高电容c电压的稳定性。本示例性实施例中，可在各像素驱动电路中的第二子导电部232对应第一电源线vdd的位置设置一过孔连接第一电源线vdd，以使得任一像素驱动电路中的第三导电部23的两个子导电部与第一电源线vdd电连接。
62.如图4所示，在本公开的一示例性实施例中，第三导电部23的两个子导电部可分别设置一延伸部用于连接在行方向相邻的第三导电部中的子导电部。示例性的，同一像素驱动电路中，第一子导电部231沿第一方向x远离第二子导电部232的一侧设置有第一延伸部233，第二子导电部232远离第一子导电部231的一侧设置有第二延伸部234，第一延伸部233和第二延伸部234可以沿第一方向x延伸，从而本列的第二子导电部232通过第二延伸部234与行方向相邻的像素驱动电路中的第一子导电部231的第一延伸部233电连接，本列的第一子导电部231通过第一延伸部233和行方向相邻的像素驱动电路中的第二子导电部232的第二延伸部234电连接，从而实现任意像素驱动电路的第一子导电部231和与其在行方方向相邻的像素驱动电路中的第二子导电部232电连接，使得第三导电部23形成网状结构。当然，在本公开的其他示例性实施例中，还可以通过其他结构实现本列像素驱动电路的第一子导电部231与行方向相邻的像素驱动电路的第二子导电部232连接，例如通过其他导电层进行过孔连接等，这些都属于本公开的保护范围。
63.图16为根据本公开另一种实施方式的显示面板的结构版图，图17为图16中第一导电层的结构版图，图18为图16中有源层和第一导电层的结构版图，图19为图16中第二导电层的结构版图，图20为图16中有源层、第一导电层和第二导电层的结构版图，其中，图16所示显示面板具有图3所示显示面板中的有源层和第三导电层的全部特征，此处不再赘述。在本公开的另一示例性实施例中，如图16-图20所示，第二导电部22在衬底基板的正投影为闭合环形，且第一导电部21在衬底基板的正投影位于第二导电部22在衬底基板的正投影内；第三导电部23在衬底基板的正投影和第三导电部23上开口25在衬底基板上的正投影形成闭合环形，第一导电部21在衬底基板的正投影位于第三导电部23在衬底基板的正投影和第三导电部23上开口25在衬底基板上的正投影形成的闭合环形内。其中，第二导电部22为闭合环形，并且包围在第一导电部21的周围，第二导电部22位于栅极驱动信号线gate和使能信号线em之间。第三导电部23与第二导电部22正对设置，相比于图3所示的显示面板结构，本示例性实施例提供的显示面板增加了电容c的极板面积，此结构有利于提高电容c的容值，从而可提升电容c在发光阶段的电压稳定性。如图19所示，本示例性实施例中，第三导电部23上同样设置有一开口25，用于露出第二导电层30的部分结构。如图16、图20所示，连接第一连接部和第一导电部21的第二过孔位于该开口25内，以实现第一导电部21和第二导电部22的电连接。可以理解的是，本示例性实施例中，该开口25可以隔断第三导电部23或者不
隔断第三导电部23。此外，可在第三导电部23对应第一电源线vdd的位置设置一过孔并与第一电源线vdd连接，以实现电容c的第二极板与第一电源线vdd的电连接。
64.本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本技术旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性远离并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。