发光器件的制作方法

1.本技术涉及显示技术领域，特别是涉及一种发光器件。


背景技术：

2.传统的led倒装工艺中，是在一个发光单元的同一侧分别进行阳极和阴极的金属布线，这势必会在发光单元的该侧形成一个台阶状结构，由于led器件的外延层具有一定的厚度，一般为5微米，且外延材料的刻蚀角度一般为70度左右，基于几何关系，若需将相邻像素分隔开，两列相邻像素的间距至少要达到5微米，而这将无法实现较高的像素密度。


技术实现要素：

3.基于此，有必要针对上述问题，提供一种发光器件。
4.一种发光器件，包括阵列排布的像素单元，各所述像素单元包括缓冲层、发光层、阳极、阴极预埋金属层以及阴极导线层；
5.所述缓冲层包括第一面和第二面，所述发光层和所述阳极依次层叠设置于所述第一面，所述阴极预埋金属层与所述发光层并行设置且至少部分暴露于所述第一面之外；所述阴极导线层自暴露的所述阴极预埋金属层的表面延伸至所述第二面。
6.在其中一个实施例中，所述阴极导线层自阴极预埋金属层上暴露于所述第一面之外的表面延伸至相邻两侧的缓冲层的第二面，各所述像素单元的阴极导线层互连。
7.在其中一个实施例中，所述阴极导线层自阴极预埋金属层上暴露于所述第一面之外的表面延伸至对应像素单元中所述缓冲层的第二面，同一行中各所述像素单元的阴极导线层互不相连；
8.同一行中各所述像素单元的阳极互连。
9.在其中一个实施例中，所述发光器件还包括平坦化层，所述平坦化层位于所述第一面，且覆盖各所述像素单元。
10.在其中一个实施例中，所述阳极暴露于所述平坦化层外。
11.在其中一个实施例中，所述缓冲层的厚度与所述发光层的厚度之间的差值位于-1微米至+1微米之间。
12.在其中一个实施例中，所述缓冲层的厚度和所述发光层的厚度位于0.2微米至1微米之间。
13.在其中一个实施例中，所述阴极预埋金属层暴露于所述第一面之外的面积占其表面积的50％。
14.在其中一个实施例中，所述阴极导线层与所述阳极分别连接驱动芯片上的对应引脚。
15.在其中一个实施例中，所述阴极导线层和所述阳极包括cr、al、ni、pt、au中的至少一种。
16.上述发光器件，在缓冲层的两侧进行阳极和阴极的布线，即，将发光层和阳极依次
层叠于缓冲层的第一面，将阴极预埋金属层与发光层并列设置于第一面上，同时阴极预埋金属层部分暴露于第一面外，阴极导线层自暴露的阴极预埋金属层上延伸至缓冲层的第二面上，由此形成双面布线的结构。相比于传统技术中在发光单元的同一侧进行阳极和阴极的金属布线方式，本实施例通过上述双面布线的方式，有效缓解了单侧布线带来的空间利用率低的问题，减小了相邻像素单元之间的间隙所占用的空间，提高了像素密度。
附图说明
17.为了更清楚地说明本技术实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
18.图1为传统技术中的发光器件单侧进行阳极和阴极布线的示意图；
19.图2为本技术一实施例提供的发光器件的制备方法的流程框图；
20.图3-10为本技术实施例提供的发光器件的制备方法的结构示意图；
21.图11为am驱动方式对应的发光器件的电极位置示意图；
22.图12为pm驱动方式对应的发光器件的电极位置示意图。
23.附图标记说明：
24.10、第一衬底；20、缓冲层；30、发光层；40、阳极；50、阴极预埋金属层；60、阴极导线层；70、平坦化层；80、第二衬底；90、粘合层；100、驱动芯片。
具体实施方式
25.为了便于理解本技术，下面将参照相关附图对本技术进行更全面的描述。附图中给出了本技术的首选实施例。但是，本技术可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本技术的公开内容更加透彻全面。
26.除非另有定义，本文所使用的所有的技术和科学术语与属于本技术的技术领域的技术人员通常理解的含义相同。本文中在本技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本技术。
27.应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本技术教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分；举例来说，可以将第一掺杂类型成为第二掺杂类型，且类似地，可以将第二掺杂类型成为第一掺杂类型；第一掺杂类型与第二掺杂类型为不同的掺杂类型，譬如，第一掺杂类型可以为p型且第二掺杂类型可以为n型，或第一掺杂类型可以为n型且第二掺杂类型可以为p型。
28.空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
29.在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应明白，当术语“组成”和/或“包括”在该说明书中使用时，可以确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。同时，在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
30.这里参考作为本技术的理想实施例(和中间结构)的示意图的横截面图来描述本技术的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本技术的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不表示器件的区的实际形状，且并不限定本技术的范围。
31.正如背景技术所述，参照图1，在传统的led倒装工艺中，往往是在发光单元的同一侧分别进行阳极和阴极的金属布线，进而在发光单元的一侧形成台阶状结构，由于外延层具有一定的厚度(例如5微米)，且外延材料的刻蚀角度一般为70度，基于几何关系，若需将相邻像素单元分隔开，两列相邻像素单元的间距至少要达到5微米。
32.例如，在pm驱动方式(passive matrix，无源驱动)下，每列像素单元的阴极均由不同的驱动信号分别控制，为避免短路，相邻两列的像素单元的阴极需要断开；在am驱动方式(active matrix，有源驱动)下，为避免相邻像素单元之间出现串扰现象，需要将相邻像素单元的外延层(例如缓冲层等)断开。即，在需断开相邻像素单元的阴极或外延层连接时，相邻的像素单元之间的间距均需要保持在5微米以上，才能实现相邻像素的分隔，难以实现较高的像素密度。
33.请参阅图2，在一个实施例中，本技术提供一种发光器件的制备方法，包括以下步骤：
34.步骤s100、提供第一衬底10。
35.其中，第一衬底10可以包括氧化铝衬底。
36.步骤s200、于第一衬底10上依次形成缓冲层20、对应于各像素单元的发光层30和阳极40。
37.参照图3，在已有的第一衬底10上形成外延层，外延层包括缓冲层20和发光层30，缓冲层20铺设于整个第一衬底10上，在缓冲层20上可以通过光刻后干法刻蚀工艺形成分隔开的对应于各像素单元的发光层30，在各发光层30上可以采用剥离工艺或标准半导体光刻后刻蚀工艺形成相应的阳极40。其中，外延层材料可以以gan为主要材料，以al、in等作为掺
杂材料，阳极40材料可以以金属为主，包括cr、al、ni、pt、au等中的至少一种。
38.步骤s300、于各缓冲层20上形成对应于各像素单元的阴极预埋金属层50。
39.参照图4，当形成了各个像素单元的发光层30和阳极40后，即可形成各个像素单元的阴极预埋金属层50，其中，阴极预埋金属层50形成于相邻发光层30之间间隔对应的缓冲层20上。即在同一个像素单元中，发光层30与阳极40层叠设置于缓冲层20上，阴极预埋金属层50与层叠设置的发光层30、阳极40层并列设置于缓冲层20上。
40.步骤s500、去除第一衬底10，并在缓冲层20远离阴极预埋金属层50的一侧表面，图形化缓冲层20，以断开各像素单元对应的缓冲层20，同时暴露各阴极预埋金属层50。
41.参照图6和图8，本实施例中，可以采用激光剥离等工艺去除第一衬底10，然后翻转晶圆，对缓冲层20远离阴极预埋金属层50的一侧表面，即缓冲层20原先贴近第一衬底10的一侧表面进行图形化处理，以使各像素单元对应的缓冲层20之间断开，同时使各个阴极预埋金属层50表面露出。需要说明的是，阴极预埋金属层50贴近缓冲层20的一面可以部分暴露，也可以全部暴露，各像素单元中发光层30对应的缓冲层20区域保留不去除。其中，图形化处理方式可以包括刻蚀处理等。
42.步骤s700、于暴露的阴极预埋金属层50上形成阴极导线层60并延伸至缓冲层20。
43.参照图9或图10，当暴露出阴极预埋金属层50，则在暴露的阴极预埋金属层50上形成阴极导线层60并将阴极导线层60延伸至缓冲层20，以在每个像素单元中形成阴极预埋金属层50-阴极导线层60-缓冲层20-发光层30-阳极40的连接通路。具体可采用剥离工艺或标准半导体光刻后刻蚀的方式制作阴极导线层60，阴极导线层60材料可以包括cr、al、ni、pt、au等中的至少一种。
44.本实施例中，首先在衬底上形成发光层30、阳极40以及阴极金属预埋层，再对阴极金属预埋层背面的缓冲层20进行图形化处理，断开各像素单元的缓冲层20，同时暴露出阴极金属预埋层的背面，形成阴极导线层60，以连通阴极预埋金属层50和阳极40，实现阳极和阴极布线。相比于传统技术中在发光单元的同一侧进行阳极和阴极的金属布线方式，本实施例通过上述双面布线的方式，有效缓解了单侧布线带来的空间利用率低的问题，减小了相邻像素单元之间的间隙所占用的空间，提高了像素密度。
45.在其中一个实施例中，在步骤s500，即去除第一衬底10的步骤之前，本实施例提供的发光器件的制备方法还包括：
46.步骤s410、于缓冲层20上形成平坦化层70，以覆盖各像素单元。
47.步骤s420、提供第二衬底80，并将第二衬底80设置于平坦化层70远离缓冲层20的一侧表面。
48.参照图5和图6，在去除第一衬底10后的缓冲层20背面进行图形化处理之前，可以在缓冲层20正面，也即整个发光器件的正面依次形成平坦化层70以及第二衬底80，通过平坦化层70使发光器件正面平坦，通过第二衬底80可以在对缓冲层20背面图形化处理时，为发光器件的正面提供一基底以承载整个发光器件。
49.其中，在形成平坦化层70时，可以在缓冲层20上形成完全覆盖各像素单元的有机物层，并通过旋涂-烘烤等方式使得有机物表面平坦。
50.在其中一个实施例中，步骤s420，即将第二衬底80设置于平坦化层70远离缓冲层20的一侧表面的步骤包括：
51.步骤s421、平坦化层70上形成粘合层90。
52.步骤s422、于粘合层90上设置第二衬底80。
53.参照图6，形成平坦化层70之后，首先可以在平坦化层70上形成粘合层90，粘合层90的材料可以选用bcb(苯并环丁烯)等，然后再将第二衬底80上粘合在粘合层90远离平坦化层70的一面上，进而实现第二衬底80与平坦化层70的连接。
54.当设置完第二衬底80，即可通过激光剥离等方式将第一衬底10剥离，然后翻转整个发光器件，将缓冲层20背面朝上放置，以对缓冲层20背面进行图形化处理。
55.在其中一个实施例中，在步骤s500中，图形化缓冲层20之前，发光器件的制备方法还包括：减薄缓冲层20至预设厚度。
56.参照图7，具体地，可以对缓冲层20进行整面刻蚀处理，以降低缓冲层20的厚度，本实施例中，可以将缓冲层20的厚度降低至预设厚度，然后再进行后续图形化处理。其中，可以设置为，预设厚度与发光层30的厚度之间的差值位于-1微米至+1微米之间，即，将缓冲层20的厚度减薄至与发光层30厚度接近，使得缓冲层20的刻蚀深度与发光层30的刻蚀深度接近，进而可形成正反对称的结构，有助于像素单元中阴极区域与阳极40区域的均匀出光。预设厚度与发光层30的厚度相同为最佳，但实际制备过程中，可能会存在少许偏差，因此，本实施例中限定两者偏差位于-1微米至+1微米之间即可。
57.在其中一个实施例中，预设厚度位于0.2微米至1微米之间。
58.在其中一个实施例中，在步骤s500，即图形化缓冲层20的步骤中，阴极预埋金属层50的表面部分暴露，另一部分仍覆盖有缓冲层20。
59.参照图8，阴极预埋金属层50的表面部分暴露，以确保能够在其上制备阴极导线层60，另一部分保留不被刻蚀，原因是在于，同样的金属与不同的外延面接触，由于肖特基势垒的存在，导致接触电阻差别较大，本实施例中，缓冲层20材料以gan为主，gan是很强的极性材料，阴极预埋金属层50与缓冲层20的接触面接触电阻较小，保留部分阴极预埋金属层50与缓冲层20相接触，有助于强化电子从阴极注入器件。
60.其中，阴极预埋金属层50的表面暴露面积的占比可以根据实际工艺来定，为了便于实现，一般可以设计为50％的暴露面积，即，阴极预埋金属层50的表面有一半区域保留覆盖有缓冲层20，另一半区域暴露。
61.一般地，发光器件的驱动类型可以包括am驱动方式和pm驱动方式，两种方式下的电极引出方式不同。
62.其中，参照图11，am驱动方式下，各像素单元的阴极互连成网状，各像素单元的阳极40则为独立的金属触点。
63.对应地，参照图9，在其中一个实施例中，在步骤s700，即于暴露的阴极预埋金属层50上形成阴极导线层60并延伸至缓冲层20的步骤中，阴极导线层60自阴极预埋金属层50的表面延伸至相邻两侧的缓冲层20表面，各像素单元的阴极导线层60互连。即，通过阴极导线层60同时连接至相邻两个像素单元的缓冲层20，使得各像素单元的阴极互连，以便后续与驱动芯片100连接，实现am驱动方式的发光器件。
64.另外，参照图12，pm驱动方式下，每行像素单元的阳极40互连，每列像素单元的阳极40断开连接，每列像素单元的阴极互连，每行像素单元的阴极断开连接。
65.对应地，参照图10，在其中一个实施例中，在步骤s700，即于暴露的阴极预埋金属
层50上形成阴极导线层60并延伸至缓冲层20的步骤中，阴极导线层60自阴极预埋金属层50的表面延伸至对应像素单元中缓冲层20表面，同一行中各像素单元的阴极导线层60互不相连。即，阴极导线层60仅从对应的阴极预埋金属层50上延伸至所在像素单元的缓冲层20上，与相邻像素单元的缓冲层20不相连，由此保持同一行中各像素单元的阴极断开连接。
66.同时，在步骤s200，即于第一衬底10上依次形成缓冲层20、对应于各像素单元的发光层30和阳极40的步骤中，同一行中各像素单元的阳极40互连。即，在形成各像素单元的发光层30后，可以在各发光层30上形成对应于同一行所有像素单元的公共阳极40。
67.由此，通过形成的结构可以与驱动芯片100连接，实现pm驱动方式的发光器件。
68.在其中一个实施例中，在步骤s700，即于暴露的阴极预埋金属层50上形成阴极导线层60并延伸至缓冲层20的步骤之后，本实施例提供的发光器件的制备方法还包括：
69.步骤s800、将已形成的器件结构与驱动芯片100电性连接。
70.基于前述内容，本实施例提供的发光器件的制备方法既可以形成对应于am驱动方式的器件结构，也可以形成对应于pm驱动方式的器件结构，即兼容am和pm两种显示驱动方式。当两种类型的器件结构制备完成后，即可与驱动芯片100对应连接，形成对应于am驱动方式的发光器件和对应于pm驱动方式的发光器件。
71.具体地，针对am驱动方式，可以将第二衬底80、粘合层90去除，再对平坦化层70进行减薄处理，以使阳极40露出，再将阳极40、阴极等点位与驱动芯片100上的点位键合互联，形成对应于am驱动方式的发光器件。或者，针对pm驱动方式，将各行像素单元的公共阳极40分别对应连接驱动芯片100，将各列像素单元的公共阴极分别对应连接驱动芯片100，形成对应于pm驱动方式的发光器件。
72.应该理解的是，虽然如上的各实施例所涉及的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，如上的各实施例所涉及的流程图中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
73.请继续参阅图，在另一实施例中，本技术还提供了一种发光器件，参照图9和图10，包括阵列排布的像素单元，各像素单元包括缓冲层20、发光层30、阳极40、阴极预埋金属层50以及阴极导线层60。
74.缓冲层20包括第一面和第二面，发光层30和阳极40依次层叠设置于第一面，阴极预埋金属层50与发光层30并行设置且至少部分暴露于第一面之外；阴极导线层60自暴露的阴极预埋金属层50的表面延伸至第二面。
75.本实施例提供的发光器件，在缓冲层20的两侧进行阳极40和阴极的布线，即，将发光层30和阳极40依次层叠于缓冲层20的第一面，将阴极预埋金属层50与发光层30并列设置于第一面上，同时阴极预埋金属层50部分暴露于第一面外，阴极导线层60自暴露的阴极预埋金属层50上延伸至缓冲层20的第二面上，由此形成双面布线的结构。相比于传统技术中在发光单元的同一侧进行阳极40和阴极的金属布线方式，本实施例通过上述双面布线的方式，有效缓解了单侧布线带来的空间利用率低的问题，减小了相邻像素单元之间的间隙所
占用的空间，提高了像素密度。
76.在其中一个实施例中，阴极导线层60自阴极预埋金属层50上暴露于第一面之外的表面延伸至相邻两侧的缓冲层20的第二面，各像素单元的阴极导线层60互连。
77.在其中一个实施例中，阴极导线层60自阴极预埋金属层50上暴露于第一面之外的表面延伸至对应像素单元中缓冲层20的第二面，同一行中各像素单元的阴极导线层60互不相连；
78.同一行中各像素单元的阳极40互连。
79.在其中一个实施例中，还包括平坦化层70，平坦化层70位于第一面，且覆盖各像素单元。
80.在其中一个实施例中，阳极40暴露于平坦化层70外。
81.在其中一个实施例中，缓冲层20的厚度与发光层30的厚度之间的差值位于-1微米至+1微米之间。即，缓冲层20的刻蚀深度与发光层30的刻蚀深度之差位于-1微米至+1微米之间。
82.在其中一个实施例中，缓冲层20的厚度和发光层30的厚度位于0.2微米至1微米之间。
83.在其中一个实施例中，阴极预埋金属层50暴露于第一面之外的面积占其表面积的50％。
84.在其中一个实施例中，阴极导线层60与阳极40分别连接驱动芯片100上的对应引脚。
85.在其中一个实施例中，阴极导线层60和阳极40包括cr、al、ni、pt、au中的至少一种。
86.本实施例提供的发光器件与前述实施例提供的发光器件的制备方法属于同一发明构思，关于发光器件的具体内容可参见发光器件的制备方法的具体描述，在此不再赘述。
87.以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
88.以上所述实施例仅表达了本技术的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本技术构思的前提下，还可以做出若干变形和改进，这些都属于本技术的保护范围。因此，本技术的保护范围应以所附权利要求为准。