技术特征：
1.一种半导体结构，包括：包括多个垂直纳米线的第一半导体沟道；以及包括多个垂直纳米线的第二半导体沟道；其中所述第一半导体沟道和所述第二半导体沟道被配置为处于堆叠配置；其中所述第一半导体沟道的所述多个垂直纳米线被配置为相对于所述第二半导体沟道的所述多个垂直纳米线处于交替位置。2.根据权利要求1所述的半导体结构，其中所述第一半导体沟道设置在体衬底上。3.根据权利要求2所述的半导体结构，其中所述体衬底包括硅。4.根据权利要求3所述的半导体结构，其中所述第一半导体沟道的所述多个垂直纳米线和所述第二半导体沟道的所述多个垂直纳米线每个都包括所述体衬底的硅。5.如权利要求1所述的半导体结构，其中所述第一半导体沟道的所述多个垂直纳米线设置在第一氧化物层中，并且所述第二半导体沟道的所述多个垂直纳米线设置在第二氧化物层中。6.如权利要求1所述的半导体结构，其中所述第一半导体沟道被配置为直接堆叠在所述第二半导体沟道上。7.如权利要求1所述的半导体结构，其特征在于，所述第一半导体沟道是n沟道，并且所述第二半导体沟道是p沟道。8.如权利要求1所述的半导体结构，其特征在于，所述第一半导体沟道是p沟道，并且所述第二半导体沟道是n沟道。9.根据权利要求1所述的半导体结构，还包括衬垫，所述衬垫设置在所述第一半导体沟道的所述多个垂直纳米线和所述第二半导体沟道的所述多个垂直纳米线中的每一个的一部分上。10.一种逻辑器件，包括至少一个如前述任一权利要求所述的半导体结构。11.一种集成电路，包括如权利要求10所述的逻辑器件。12.一种方法，包括：在半导体衬底上形成包括多个垂直纳米线的第一半导体沟道和包括多个垂直纳米线的第二半导体沟道；其中所述第一半导体沟道和所述第二半导体沟道以堆叠配置形成；其中，所述第一半导体沟道的所述多个垂直纳米线相对于所述第二半导体沟道的所述多个垂直纳米线形成在交替的位置中。13.根据权利要求12所述的方法，其中所述半导体衬底包括分层的硅-绝缘体-硅衬底。
技术总结
一种半导体结构(100)包括具有多个垂直纳米线(106)的第一半导体沟道和具有多个垂直纳米线(106)的第二半导体沟道。第一半导体沟道和第二半导体沟道被配置为处于堆叠配置。第一半导体沟道的多个垂直纳米线(106)被配置为相对于第二半导体沟道的多个垂直纳米线(106)处于交替位置。于交替位置。于交替位置。
技术研发人员：康宗圣 李桃 A
受保护的技术使用者：国际商业机器公司
技术研发日：2021.02.17
技术公布日：2022/9/20