有源桥接装置的制作方法

有源桥接装置


背景技术：

1.在微电子系统中，电子电路是在半导体材料(诸如硅)的晶片上制造的。带有电子电路的晶片可以键合到一个或多个其他晶片，键合到个体裸片，或者自身被切割(单片化)成多个裸片，每个裸片包含电路的副本。具有功能集成电路的每个裸片称为微芯片或“芯片”。当功能库中的特定功能被分配给个体芯片时，或者当大型单片芯片由一组较小芯片模拟时，这些较小芯片或具有特定或专有功能的芯片可以称为“小芯片”。如本文中使用的，除非另有说明，否则小芯片是指位于单个裸片上的完整子系统(知识产权核心)(ip核心)、可重用逻辑单元、存储器和/或其他电路系统。小芯片库可以提供常规或成熟的ip块功能。
2.通常，微芯片和小芯片需要标准接口来彼此通信和交互、以及与构成微电子器件的更大微电子布局通信和交互。这样的标准接口的使用在业界是意料之中的，并且是理所当然的。业内认为，需要输入和输出(i/o)的每个逻辑块都将通过标准接口进行工作，该标准接口至少包括某种i/o协议，通常包括电平移位、信号放大和标准esd保护。本文中使用的“标准接口”表示“两个系统或系统的部分之间的互连点，例如，处理器与外围设备之间的互连点，在该互连点处，物理、电气和逻辑参数符合预定值。基于制造商、行业或国际使用情况，接口可以被归类为标准接口。处理器的i/o通道可以被归类为标准接口，因为它们对于该类型的处理器是通用的，或者对于多种类型的外围设备是通用的——但它们可以特定于制造商。一些接口实际上是行业标准，并且可以用于连接不同供应商的设备。其他接口通过行业协会或国际委员会或财团内的协议进行标准化”(《2004年计算词典》，最初由牛津大学出版社于2004年出版)。这些的示例是lpddr、ddr、pci-express和mipi。
3.微芯片上的空间非常宝贵。具有缺陷的机会随着裸片面积的增加而呈指数级增加。因此，可以在其他设备(例如，小芯片)中提供的各种功能和接口可以节省微芯片上的空间，从而允许在微芯片上提供更大的电路、其他电路和/或其他功能、或减小给定小芯片的面积。目前，在某些配置中，小芯片安装在微芯片上。微电子器件的其他设计包括以并排配置进行安装的微芯片和小芯片，例如，小芯片与微芯片在同一平面内并且围绕微芯片的外围。在一些情况下，由于小芯片与微芯片的连接受到限制，这些配置可能导致更高的延迟，从而导致性能的限制。
附图说明
4.下面参考附图给出详细描述。在附图中，附图标记的最左边的(多个)数字表示附图标记首次出现的附图。在不同的附图中使用相同的附图标记表示相似或相同的项目。附图中描绘的系统没有按比例缩放，并且附图中的组件可以被描绘为彼此不按比例。
5.图1a-图1e示意性地示出了微电子器件的示例，该微电子器件包括被配置为片上系统(soc)的微芯片和使用有源桥耦合到微芯片的多个小芯片。
6.图2示出了使用图1a-图1e的微电子器件的基础裸片(例如，微芯片)与辅裸片(例如，小芯片)之间的有源桥裸片进行信号驱动的流程图。
具体实施方式
7.概述
8.本公开描述了利用有源桥耦合到微芯片的小芯片的示例布置。有源桥包括提供先前可以位于微芯片和/或小芯片上的各种功能和能力的电路。此外，在一些示例中，有源桥可以利用直接键合技术经由“本机互连”耦合到微芯片和小芯片。将有源桥耦合到微芯片的其他示例包括纳米颗粒互连接口和微泵技术。利用有源桥以及有源桥到微芯片和小芯片的直接键合技术，互连的间距可以大大减小，从毫米间距减小到小于20微米的精细间距。在一些示例中，间距可以在约5微米至约1微米的范围内，而在一些示例中，间距可以小于1微米。这可以通过提高速度和减少延迟来大大提高包括利用有源桥和直接键合技术耦合到小芯片的微芯片的微电子器件的性能。
9.本文中使用的“标准接口”符合上文背景部分中给出的字典定义，并且更简单地说，是指“为满足与裸片外部的其他组件或信号进行接口、连接或通信的行业或联盟规范而添加到裸片的核心逻辑不动产或功能的附加硬件、软件、布线、逻辑、连接或表面积。”本文中使用的“直接键合”是指直接接触金属对金属键合、氧化物键合或两种金属之间的熔融键合，诸如直接接触的两个铜导体之间的铜对铜(cu-cu)金属键合，具有至少部分晶格内聚。这样的直接键合可以通过混合键合技术(诸如)(直接键合互连)技术(将在下面描述)和其他金属键合技术(invensas bonding technologies，inc.，一家位于加利福尼亚州圣何塞的xperi corporation公司)来提供。本文中使用的“核心”和“核心侧”是指特定裸片的功能逻辑处存在的位置、信号和/或电平，而不是由联合体定义的附加标准接口的位置、信号和/或电平。因此，如果信号在特定裸片的核心功能逻辑级别操作，则该信号是原始的或“原生的”，而无需进行某些修改，诸如附加串行化、添加的静电放电(esd)保护，除非由特定电路固有地提供；具有非串行化数据路径，可以通过简单的锁存器、触发器或导线跨裸片进行耦合，没有强加的输入/输出(i/o)协议等等。然而，本机信号可能经历电平移位或电压调节，以便在异质铸造起源的裸片之间进行适配，并且仍然是本机信号，如本文中使用的。本文中使用的“有源”(有源基础裸片)与半导体领域中有源的通常含义一致，与“无源”相对而言。有源组件包括晶体管逻辑和放大组件，诸如晶体管。另一方面，无源组件不会将净能量引入电路中，也不会使用原始电源，除了来自与无源电路连接的其他电路的电源。虽然本文中阐述的技术通常是指有源裸片，但是这些技术也可以应用于无源器件并且享有相同或类似的益处。
10.用于从裸片的芯片侧传导这样的本机信号的本机互连可以提供通过两个或更多个跨裸片边界设置的连续电路，而无需放大或修改本机信号，除非需要适应不同制造工艺的裸片。从信号角度来看，一个裸片的ip核的本机信号经由直接键合本机互连直接传递到其他裸片，例如有源桥，而不修改本机信号或忽略本机信号的修改，从而放弃标准接口和联合体强加的输入/输出协议。
11.有源桥可以作为被配置为存储器的小芯片的加速器小芯片，并且如上所述，在微芯片与小芯片之间提供接口。例如，代替1024引脚接口(加上寻址线)，通过将接口移动到有源桥，可以提供多达50000个引脚接口。这提供了更精细的间距，并且通过将接口移动到更靠近微芯片的处理器的位置来提高速度。例如，在先前的配置中，处理器与存储器之间的线可以是6毫米或更大。此外，微芯片(和/或小芯片)上的在先前配置或布置中用于将用于大
接口ip的专用电路(asic)的关键区域现在可以用于微芯片和甚至小芯片上的其他电路系统和功能。例如，通过使用有源桥，可以实现用于微芯片上的其他处理器和/或功能的附加空间的50％或更多的增加。
12.在其中小芯片是高带宽存储器(hbm)的配置中，有源桥可以包括静态随机存取存储器(sram)或其他存储器，这些存储器可以用于在将数据发送到hbm以调度或更快地访问存储器之前缓冲数据。例如，小芯片可以被配置为可以提供4级(l4)存储器的hbm形式的存储器小芯片，并且有源桥内的电路系统可以是可以提供3级(l3)存储器(例如，高速缓存)的sram形式。l3高速缓存的放置可以允许更快的访问，因为有源桥可以直接在微芯片的处理元件之上键合到微芯片。
13.此外，有源桥的使用可以允许将存储器访问放置在更理想的位置，例如，存储器访问可能不需要沿着微芯片和/或小芯片的外围。有源桥可以允许存储器访问被放置为更靠近微芯片的处理器或其他组件(例如，直接在其上方)和/或更远离微芯片和小芯片的外围边缘。例如，存储器访问可以距离处理器微米，而不是毫米。在其中小芯片表示存储器的配置中，存储器标准的改变可以通过简单地改变小芯片和/或有源桥来实现。因此，可以在hbm 2、hbm 3、hbm 4、双倍数据速率(ddr)、低功耗双倍数据率(lpddr)等之间进行切换。
14.有源桥还可以允许增加控制器/物理(phy)层电路和功能。例如，有源桥内的电路系统可以是phy层电路的形式。这可以提高微电子器件的性能，该微电子器件包括通过有源桥耦合的微芯片和小芯片。此外，有源桥可以允许利用微电子器件中的多个有源桥耦合微芯片和多个小芯片来重复控制器/phy。微电子器件的先前配置在微芯片和小芯片两者处都需要控制器和phy电路系统。通过将控制器和phy电路系统放置在有源桥上，通过消除在微芯片和小芯片两者上具有控制器和phy电路系统的额外电路系统中丢失的周期，可以简化整个系统，例如微电子器件。
15.有源桥可以包括一个或两个标准设计/尺寸，从而允许微电子器件内结构的可重复性。其他有源桥可以根据特定微电子器件的需要而定制设计。此外，有源桥的有限尺寸表示，与重新设计微芯片的需要相比，通过改变有源桥的设计，微电子器件所需要的重新设计可以更廉价和高效地实现。
16.有源桥还可以提供有源电路系统，这可以消除对hbm数据线(dq)线的连接长度的限制。这可以提高整体性能和功能。
17.可以使用有源桥进行连接的微芯片和小芯片设计的示例包括例如被配置为片上系统(soc)的微芯片和配置为存储器的小芯片。如本文中使用的，soc包括例如现场可编程门阵列(fpga)、专用标准产品(assp)、专用集成电路(asic)等。该列表仅用于解释目的，并不表示限制。有源桥可以包括在两个微芯片之间提供缓冲互连的电路系统。有源桥还可以包括提供互连的电路系统，该互连在微芯片与耦合的小芯片之间提供电平移位。有源桥还可以包括在两个互连裸片之间提供重新计时的电路系统。此外，有源桥可以包括允许由有源桥连接的互连裸片之间的时钟门控和电压门控的电路系统。此外，互连裸片之间的时钟分布可以由连接两个裸片的有源桥的电路系统来处理。
18.示例实施例
19.图1a示意性地示出了微电子器件100的示例，该微电子器件100包括被配置为片上系统(soc)的微芯片或基础裸片102、和多个小芯片或辅裸片104a-104h(统称为小芯片
104)。根据微电子器件100的设计，可以包括更多或更少的小芯片104。在配置中，微电子器件100可以包括多于一个微芯片102。
20.微芯片102利用有源桥106a-106h(统称为有源桥106)耦合到小芯片104。根据微电子器件100的设计，可以包括更多或更少的有源桥106。如图1a所示，并且假定有源桥106的长度表示相应距离(例如，较长的线表示较长距离，较短的线表示较短距离)，一些有源桥(例如，106a、106b、106d、106f、106g和106h)具有第一尺寸或长度，而其他有源桥(例如，106c和106e)具有第二尺寸或长度。因此，有源桥106可以包括一个或两个(或更多个)标准设计/尺寸，从而允许关于微电子器件100内的结构的可重复性。其他有源桥106(未示出)可以根据特定微电子器件的设计和/或要求来定制设计。此外，有源桥106的有限尺寸表示，与重新设计微芯片100的需要相比，通过改变有源桥106的设计，微电子器件100所需要的重新设计可以更廉价和高效地实现。
21.如上所述，有源桥106可以在微芯片102与小芯片104之间提供接口。因此，微芯片102(和/或小芯片104)上的在先前配置或布置中用于将用于大接口ip的asic的关键区域现在可以用于微芯片102和甚至小芯片104上的其他电路系统和功能。
22.如图1a所示，桥106分别包括电路系统114a-114h。如上所述，在其中一个或多个小芯片104被配置为hbm的配置中，一个或多个对应有源桥106的电路系统114可以包括sram或类似存储器，该sram或类似存储器可以用于在将数据发送到hbm以调度或更快地访问存储器之前缓冲数据。例如，参考图1b，小芯片104a、104b可以被配置为可以提供4级(l4)存储器的hbm形式的存储器小芯片104b，并且有源桥106a、106b内的电路系统114a、114b可以是可以提供3级(l3)存储器(例如，高速缓存)的sram 114a、113b形式。将l3高速缓存放置在(多个)对应有源桥106a、106b中可以允许更快的访问，因为对应有源桥接器106a、106b可以直接在微芯片102的处理元件(未示出)之上键合到微芯片102。
23.如图1a所示，有源桥106可以允许将存储器访问放置在更理想的位置，例如，存储器访问可能不需要沿着微芯片102和/或小芯片104的外围。有源桥106可以允许存储器访问被放置为更远离微芯片102的外围边缘116和小芯片104的外围边缘118。因此，有源桥106的有源电路系统114可以消除对hbm数据线(dq)线的连接长度的先前限制。这可以提高整体性能和功能。
24.在其中小芯片104被配置为存储器的配置中，存储器标准的改变可以通过简单地改变小芯片104的设计和/或有源桥106的设计来实现。因此，可以在hbm 2、hbm 3、hbm 4、ddr、lpddr等之间进行切换。
25.有源桥106的电路系统114还可以被配置用于控制器/物理(phy)层电路和功能，以允许增加控制器/物理(phy)层电路和性能。例如，参考图1b，有源桥106c、106d、106e、106f内的电路系统114c、114d、114e、114f可以是phy层电路系统114c、114d、114e、114f的形式。这可以提高微电子器件100的性能。此外，有源桥106可以允许在微电子器件100中利用多个有源桥106重复控制器/phy，如图1b所示。微电子器件的先前配置在微芯片102和小芯片104两者处都需要控制器和phy电路系统。通过使用电路系统114将控制器和phy电路系统放置在有源桥106上，通过消除在微芯片102和小芯片104两者上具有控制器和phy电路系统的额外电路系统中丢失的周期，可以简化微电子器件100的整个系统。
26.因此，通过利用有源桥106，其中一些本机互连直接连接到微芯片102的本机互连，
例如通过直接键合，而有源桥106的其他本机互连直接连接到小芯片104的本机互连，例如通过直接键合，示例系统(诸如微处理器系统)可以在多个可配置组件之间拆分。例如，某些功能、特别是系统的更定制或机密部分可以通过微芯片102上的电路系统和块来提供。某些其他功能(诸如系统的更常规或不太定制的部分)可以通过有源桥106和/或小芯片104上的电路系统和块来提供，特别是当有源桥106和/或小芯片104明显小于有源基础裸片108时。有源桥106可以在示例系统的操作期间在微芯片102与连接的小芯片104之间传递信号。
27.作为示例配置，有源桥106的某些存储器ip核(例如，l3高速缓存)通常可以与处理器核或微芯片102的执行引擎一致，以允许最小的跟踪长度和最大的速度。更普通和标准化的核心(诸如锁相环(pll)、存储器等)可以从微芯片102移出到有源桥106和/或小芯片104，从而释放微芯片102上的空间。这种分割还可以允许微芯片102和各种ip核裸片在不同半导体制造设施处被生产并且以不同电压运行，这些全部在同一示例微电子器件100内。
28.因此，有源桥106将微芯片102和小芯片104通信地连接在一起，而不是依赖于单片集成电路设计。此外，由有源桥106与微芯片102的本机导体之间的互连形成的数据路径的长度、以及由有源桥106与给定小芯片104之间的互连形成的数据路径的长度可以较短，例如短至1μm或更小。可以使用其他连接方法将有源桥106连接到微芯片102和小芯片104，只要该其他连接方法提供10μm或更小的间距。
29.例如，可以使用有源桥106来连接的微芯片102和小芯片104设计的示例包括被配置为片上系统(soc)或片上网络(noc)的微芯片102和被配置为存储器的小芯片104。
30.在配置中，有源桥106可以包括电路系统114，该电路系统114提供在微芯片102与耦合的小芯片104之间提供电平移位的互连。因此，电路系统114可以用于将信号从一个逻辑电平或电压域转换为微芯片102与小芯片104之间的另一逻辑电平或电压域，从而允许微芯片102的集成电路(ic)与具有不同电压要求的小芯片104(诸如晶体管晶体管逻辑(ttl)和互补金属氧化物半导体(cmos))之间的兼容性。因此，电平移位电路系统可以桥接微芯片102的处理器、逻辑、传感器与其他电路与小芯片104之间的域。
31.有源桥106还可以包括电路系统114，该电路系统114在两个互连裸片(例如，微芯片102和小芯片104)之间提供重新计时。例如，可以这样做以减少或消除可以累积在从噪声核心接收的采样数据上的抖动。例如，这可以通过在将数据传输到连续级(例如，微芯片102或小芯片104)之前用边缘触发的d型输出寄存器对数据进行重新计时或“重新定时”来实现，该d型输出寄存器由低抖动时钟驱动(计时)。因此，边缘触发的d型输出寄存器可以被包括作为有源桥106的电路系统114的一部分。
32.此外，有源桥106可以包括电路系统114，电路系统114允许通过有源桥106连接的互连裸片之间(例如，微芯片102与小芯片104之间)的时钟门控和电压门控。此外，两个互连裸片之间的时钟分布可以由连接两个裸片的有源桥106的电路系统进行处理，例如，电路系统114可以为微芯片102和通过有源桥106连接到微芯片102的小芯片104提供主时钟。
33.在配置中，微电子器件(例如，微电子器件100)可以包括多个微芯片102，微芯片102可以使用有源桥106连接。有源桥106因此可以包括在两个微芯片之间提供缓冲互连的电路系统114。此外，微电子器件(例如，微电子器件100)可以包括可以被配置为相同的多个小芯片104，例如，全部配置为存储器，或者至少一些小芯片104可以被配置为与其他小芯片104不同。
34.图1c-图1e示出了如沿着线1c-1c所见的图1a和图1b的微电子器件100的横截面图。因此，图1c提供了经由有源桥106c、106d、106e和106f耦合到微芯片102的小芯片104c、104d、104e和104f中的一些的垂直视图。如图1c所示，微芯片102以及小芯片106c、106d、106e和106f可以嵌入晶片108中，并且因此有源桥106c、106d、106e、106f可以被添加，以使用例如dbi将小芯片104c、104d、104e和104f耦合到微芯片102。参考图1d，在配置中，有源桥106c、106d、106e和106f可以嵌入具有微芯片102的晶片108中。参考图1e，在配置上，有源桥106c、106d、106e和106f自身可以与其他有源桥106a、106b、106g和106h一起嵌入晶片108中，并且微芯片102和小芯片104可以耦合到有源桥106。
35.参考图1c-图1e，制造微电子器件100的示例方法可以包括构建微芯片102和小芯片104，并且将微芯片102和小芯片104a-104h(在图1c中并非全部可见)嵌入晶片108(在图1a和图1b中未示出)中。晶片108可以被单片化，并且晶片108的底部可以被研磨或锉成零或几乎零。然后，有源桥106a-106h(在图1c中并非全部可见)可以被添加，以使用例如dbi将小芯片104a-104h(在图1c中并非全部可见)耦合到微芯片102。模制/封装步骤可以被执行以提供模制件(未示出)以保护整个微电子器件100。参考图1e，在配置中，有源桥106可以嵌入晶片108中，例如，重构的晶片，该晶片108然后可以被单片化，并且(多个)微芯片102和小芯片104可以被添加或耦合到有源桥106，例如，该过程可以以相反顺序执行。如图1d所示，微芯片102和有源桥106可以嵌入晶片108内。众所周知，在模制和封装步骤期间，通孔(未示出)可以被切出以允许信号传输。
36.在一种配置中，微芯片102是硅或其他半导体裸片。在一些配置中，微芯片102可以小于小芯片104。在一些情况下，微芯片102可以由衬底材料(诸如聚合物)制成，具有嵌入的半导体裸片，或者微芯片102主要是硅或半导体，由于各种原因而存在其他材料。微芯片102包含向特定集成电路赋予其功能身份的有源电路系统和功能块。特定微电子器件100的定制是在微芯片102中或其上，而小芯片104通常是标准的、公认的或普遍存在的单元，通常包含专有ip块。
37.通常，小芯片104是可以在各种硅铸造加工设施中制造的裸片。小芯片104可以具有各种配置(hpp、hpc、hpc+等)，这些配置可以表现出不同的操作电压。电压差可能使小芯片104与微芯片102不匹配，并且因此，将小芯片104耦合到微芯片102的有源桥106的电路系统114可以补偿操作电压的这些变化。
38.在一种配置中，示例小芯片104具有多个独立功能和多个端口，这些端口可以与多个功能元件通信。示例小芯片104可以在其独立的板载功能之间具有通信路径。如上所述，在一种配置中，小芯片104可以是具有两个或更多个独立可寻址存储器块的存储器设备。微芯片102可以经由有源桥106与这样的示例小芯片104的本机信号接口，并且利用小芯片104的功能元件。
39.通常，有源桥106是可以在各种硅铸造加工设施中制造的裸片。有源桥106包括有源电路系统和功能块，例如电路系统114，当连接两个裸片(例如，微芯片102和小芯片104)时，这些有源电路系统和功能块提供本文中描述的各种功能中的一个或多个。因此，当连接两个裸片(例如，微芯片102和小芯片104)时，有源桥106可以提供本文中描述的多种功能。
40.图2示出了使用微电子器件(例如，电子器件100)的基础裸片与辅裸片之间的有源桥裸片进行信号驱动的示例方法200的流程图。在流程图中，方法200的操作被示出为个体
块。
41.在框202，提供被配置为片上系统(soc)的基础裸片。例如，基础裸片可以至少类似于微芯片102
42.在框204，使用有源桥裸片将基础裸片耦合到被配置为存储器的辅裸片。基础裸片可以经由直接键合互连(dbi)耦合到有源桥裸片，并且有源桥裸片可以经由dbi通过基础裸片耦合到辅裸片。有源桥裸片可以包括被配置为主动执行至少一个功能的有源电路系统。例如，有源桥106可以用于使用dbi连接基础裸片和辅裸片，例如小芯片104。
43.在框206，将信号从基础裸片的芯通过有源桥裸片传递到辅裸片。
44.在框208，将信号缓冲在有源桥裸片中。例如，有源桥裸片的有源电路系统(例如，电路系统114)可以用于在信号通过有源桥裸片期间缓冲信号。
45.虽然本发明是关于具体实例进行描述的，但应当理解，本发明的范围不限于这些具体实例。由于为适应特定操作要求和环境而变化的其他修改和改变对于本领域技术人员来说是很清楚的，因此本发明不限于为公开目的而选择的示例，而是涵盖不构成对本发明的真正精神和范围的背离的所有修改和改变。
46.尽管本技术描述了具有特定结构特征和/或方法动作的实施例，但应当理解，权利要求不一定限于所描述的特定特征或动作。相反，具体特征和动作仅仅是落入本技术的权利要求的范围内的一些实施例的说明。