技术特征：
1.一种半导体器件，其包括：与衬底电导通的一个或多个第一子触头；其中：所述一个或多个第一子触头中的至少一个第一子触头形成在所述衬底上的元件布置区域中，并且具有比所述衬底低的阻抗。2.根据权利要求1所述的半导体器件，其中：所述一个或多个第一子触头中的至少一个第一子触头与形成在所述元件布置区域中的电路元件相邻。3.根据权利要求1或2所述的半导体器件，其中：在第一导电类型的所述衬底上，形成第二导电类型的外延层，并且所述一个或多个第一子触头包括：第一线，所述第一线具有比所述衬底低的阻抗；以及所述第一导电类型的半导体区域，所述半导体区域贯穿所述外延层以使所述第一线和所述衬底彼此电导通。4.根据权利要求3所述的半导体器件，其中：在多个所述第一线之间布设有第二线。5.根据权利要求3或4所述的半导体器件，其中：与特定电路元件相邻的所述第一线的宽度比不与所述特定电路元件相邻的第一线的宽度宽。6.根据权利要求5所述的半导体器件，其中：所述特定电路元件是形成差分输入级的晶体管。7.根据权利要求1至6中任一项所述的半导体器件，其中：所述一个或多个第一子触头中的至少一个第一子触头与接地焊盘电导通。8.根据权利要求1至7中任一项所述的半导体器件，其中：所述一个或多个第一子触头各自具有大于或等于形成在所述元件布置区域中的电路元件的最小宽度的宽度。9.根据权利要求1至8中任一项所述的半导体器件，其还包括形成为围绕所述元件布置区域的第二子触头。10.根据权利要求1至9中任一项所述的半导体器件，其中：覆盖形成在所述元件布置区域中的电路元件的开口部分的绝缘层比覆盖其他部分的绝缘层薄。
11.根据权利要求1至10中任一项所述的半导体器件，其中：所述一个或多个第一子触头至少被设置在以下位置中的一个位置处：运算放大器的差分输入级与电源线之间的位置；运算放大器的放大输出级与电源线之间的位置；以及静电保护元件与电源线之间的位置。12.根据权利要求11所述的半导体器件，其中：所述电源线的至少一部分设置在所述差分输入级与所述放大输出级之间。13.根据权利要求11或12所述的半导体器件，其中：在平面图中，所述一个或多个第一子触头各自具有大于或等于所述电源线的宽度的五倍的宽度。14.根据权利要求11至13中任一项所述的半导体器件，其中：被配置为设置所述运算放大器的参考电流的参考电流设定部分与所述电源线相邻，并且所述电源线与所述一个或多个第一子触头相邻。15.根据权利要求11至14中任一项所述的半导体器件，其中：所述一个或多个第一子触头设置在所述差分输入级与所述放大输出级之间。16.根据权利要求11至15中任一项所述的半导体器件，其中：所述一个或多个第一子触头包括：第一部分，从所述第一部分到所述差分输入级的距离比从所述第一部分到所述放大输出级的距离短；以及第二部分，从所述第二部分到所述差分输入级的距离比从所述第二部分到所述放大输出级的距离长；并且在平面图中，所述第一部分的宽度比所述第二部分的宽度宽。17.根据权利要求11至16中任一项所述的半导体器件，其中：所述电源线被布设为在多个所述一个或多个第一子触头之间通过，并且与所述差分输入级连接。18.根据权利要求1至17中任一项所述的半导体器件，其中：在平面图中，所述一个或多个第一子触头布置在所述元件布置区域的基本中心区域中。19.根据权利要求18所述的半导体器件，其中：所述一个或多个第一子触头各自被布置成纵向地或横向地跨过所述元件布置区域的
所述基本中心区域。20.一种电子设备，其包括根据权利要求1至19中任一项所述的半导体器件。
技术总结
半导体器件例如包括与衬底电弧导通的一个或多个第一子触头。至少一个第一子触头形成在衬底上的元件放置区域中并且具有比衬底低的阻抗。至少一个第一子触头可以与形成在元件放置区域上的电路元件相邻。在第一导电类型的衬底上，形成第二导电类型的外延层，并且第一子触头可以包括具有比衬底低的阻抗的第一布线以及穿过外延层并且与第一布线和衬底导电的第一导电类型的半导体区域。的第一导电类型的半导体区域。的第一导电类型的半导体区域。
技术研发人员：高际修平 古谷博司 清家健
受保护的技术使用者：罗姆股份有限公司
技术研发日：2021.05.19
技术公布日：2023/2/13