超精节距芯片扇出封装结构及其制作方法与流程

1.本发明涉及半导体芯片封装结构，具体涉及超精节距芯片扇出封装结构及其制作方法。


背景技术：

2.随着电子产品迅速发展，微型化、轻型化，芯片的集成度也越来越高，导致半导体芯片的引脚密度不断增加；现有封装结构布线密度大，封装工艺难度逐渐增加，制约着高集成芯片封装发展；需要对高密度小节距芯片的封装结构进行优化，实现超精节距芯片封装。


技术实现要素：

3.有鉴于此，本发明的目的在于提出一种超精节距芯片扇出封装结构及其制作方法。
4.基于上述目的，本发明第一方面提供一种超精节距芯片扇出封装结构的制作方法，包括如下步骤：
5.(a)制作晶粒及位于所述晶粒表面的凸起；
6.(b)将所述晶粒贴装在临时承载板上；
7.(c)在所述临时承载板的上表面上形成包覆所述晶粒和所述第一侧边导通铜柱层的第一包封层，减薄所述第一包封层以暴露所述凸起和所述第一侧边导通铜柱层的端部；
8.(d)在所述第一包封层的上表面上形成第一导通铜柱层和第一线路层，所述第一导通铜柱层的第一端部和所述第一线路层平齐，所述凸起与所述第一线路层或所述第一导通铜柱层连通；
9.(e)形成包覆所述第一线路层和所述第一导通铜柱层的第二包封层；
10.(f)形成第二线路层，所述第二线路层和所述第一导通铜柱层的第二端部连通，部分所述凸起与所述第二线路层通过所述第一导通铜柱层导通；
11.(g)移除所述临时承载板。。
12.在一些实施方案中，所述第一导通铜柱层中的导通铜柱和所述第一线路层中的导通线路间隔设置。
13.在一些实施方案中，所述第一导通铜柱层中导通铜柱的直径不同，且所述第一线路层中导通线路的宽度不同。
14.在一些实施方案中，所述临时承载板的表面上设置有第一侧边导通铜柱层，所述晶粒位于所述第一侧边导通铜柱层的侧边导通铜柱之间。
15.在一些实施方案中，步骤(d)还包括在所述第一线路层上形成第二侧边导通铜柱层，所述第二侧边导通铜柱层和所述第一侧边导通铜柱层纵向重合。
16.在一些实施方案中，步骤(d)包括：
17.(d1)在所述第一包封层的上表面上形成第一金属种子层；
18.(d2)在所述一金属种子层上施加第一光阻层，曝光显影所述第一光阻层形成包括
第一线路开口和第一导通铜柱开窗的第一特征图案，所述第一线路开口和所述第一导通铜柱开窗分别与所述凸起纵向对应；
19.(d3)在所述第一特征图案中电镀形成第一线路层和第一导通铜柱层基底；
20.(d4)施加第二光阻层，曝光显影所述第二光阻层形成第二特征图案，所述第二特征图案包括第二侧边导通铜柱开口和第一导通铜柱开口，所述第一导通铜柱开口暴露所述第一导通铜柱层基底，所述第二侧边导通铜柱开口与所述第一侧边导通铜柱层纵向重合；
21.(d5)在所述第二特征图案中电镀形成第一导通铜柱层和位于所述第一线路层上的第二侧边导通铜柱层；
22.(d6)移除所述第一光阻层和所述第二光阻层，并蚀刻暴露的第一金属种子层。
23.在一些实施方案中，所述临时承载板包括至少一面覆有双层金属层的覆铜板，其中所述覆铜板包括核心层、在所述核心层表面上的第一牺牲金属层和在所述第一牺牲金属层上的第一金属层，其中所述第一牺牲金属层和所述第一金属层通过物理压合附着在一起。
24.在一些实施方案中，步骤(g)包括通过将所述第一牺牲金属层和所述第一金属层物理分离，以移除所述临时承载板。
25.在一些实施方案中，步骤(f)包括：
26.(f1)采用激光控深切割的方式在所述第二包封层的表面形成暴露所述第一导通铜柱层第二端部的第二线路层开口；
27.(f2)在所述第二包封层的上表面上和所述第二线路层开口的底部和侧壁上形成第二金属种子层；
28.(f3)在所述第二金属种子层上电镀形成铜层；
29.(f4)采用研磨的方式减薄所述铜层并移除第二金属种子层形成第二线路层。
30.在一些实施方案中，还包括：
31.(h)承接步骤(g)，在所述第一金属层上形成第三线路层，所述第三线路层与所述第一线路层通过所述第一侧边导通铜柱层导通连接，所述第一线路层和所述第二线路层通过所述第二侧边导通铜柱层导通连接。
32.在一些实施方案中，步骤(f)包括：
33.(f1)减薄所述第二包封层以暴露所述第一导通铜柱层的第二端部；
34.(f2)在所述第二包封层的表面形成第三包封层；
35.(f3)在所述第三包封层中形成暴露所述第一导通铜柱层第二端部的第二线路层开口；
36.(f4)在所述第三包封层的上表面上和所述第二线路层开口的底部和侧壁上形成第二金属种子层；
37.(f5)在所述第二金属种子层上电镀形成铜层；
38.(f6)采用研磨的方式减薄所述第三包封层上表面的铜层并移除暴露的第二金属种子层形成第二线路层。
39.在一些实施方案中，包括通过压合或涂覆的方式形成包封层。。
40.基于相同目的，本发明第二方面提供一种超精节距芯片扇出封装结构，其采用本发明第一方面所述的超精节距芯片扇出封装结构的制作方法制备。
41.在一些实施方案中，包括第一包封层、第二线路层以及在所述第一包封层上表面上的第一线路层和第一导通铜柱层，所述第一线路层和所述第一导通铜柱层的第一端部平齐，所述第二线路层和所述第一导通铜柱层的第二端部连通，所述第一包封层包括在所述第一包封层下表面内的晶粒和在所述晶粒上的凸起，所述凸起与所述第一线路层或所述第一导通铜柱层连通，部分所述凸起与所述第二线路层通过所述第一导通铜柱层导通。
42.在一些实施方案中，还包括位于所述第一包封层下表面上的第一金属层，所述第一金属层和所述晶粒连通。
43.在一些实施方案中，还包括第二包封层，所述第二包封层包括位于所述第二包封层下表面内的所述第一线路层和所述第一导通铜柱层以及位于所述第二包封层上表面内的所述第二线路层。
44.在一些实施方案中，还包括第二包封层、沿高度方向贯穿所述第一包封层的第一侧边导通铜柱层及位于所述第一包封层下表面上的第三线路层，所述第二包封层包括第二侧边导通铜柱层、位于所述第二包封层下表面内的所述第一线路层和所述第一导通铜柱层以及位于所述第二包封层上表面内的所述第二线路层，所述第三线路层和所述第一线路层通过所述第一侧边导通铜柱层导通连接，所述第一线路层和所述第二线路层通过所述第二侧边导通铜柱层导通连接，所述第三线路层和所述晶粒连通。
45.在一些实施方案中，还包括第二包封层和第三包封层，所述第二包封层包括位于所述第二包封层下表面内的所述第一线路层和所述第一导通铜柱层，所述第三包封层包括位于所述第三包封层上表面内的所述第二线路层。
46.从上面所述可以看出，本发明提供的超精节距芯片扇出封装结构及其制作方法在制作封装结构时，依次制作第一线路层和导通铜柱层，以压合或涂覆的方式进行介质层增层，实现精细节距的芯片i/o的分层扇出，可解决单层平面扇出布线密度过大的技术问题，实现超精节距芯片扇出封装，满足制程工艺能力；采用该封装结构，可以对超精节距芯片电极进行有效分类，将高频信号电极选择性以导通铜柱直接扇出，缩短传输长度，降低损耗，或者将高功率电极选择性以导通铜柱直接扇出，提高传输效率。
附图说明
47.为了更好地理解本发明并示出本发明的实施方式，以下纯粹以举例的方式参照附图。
48.具体参照附图时，必须强调的是特定的图示是示例性的并且目的仅在于说明性地讨论本发明的优选实施方案，并且基于提供被认为是对于本发明的原理和概念方面的描述最有用和最易于理解的图示的原因而被呈现。就此而言，没有试图将本发明的结构细节以超出对本发明基本理解所必须的详细程度来图示；参照附图的说明使本领域技术人员认识到本发明的几种形式可如何实际体现出来。在附图中：
49.图1为现有技术中一种芯片wb封装结构的截面示意图；
50.图2为现有技术中一种芯片扇出结构的截面示意图；
51.图3为根据本发明的一个实施方案的超精节距芯片扇出封装结构100的截面示意图；
52.图4为根据本发明的一个实施方案的超精节距芯片扇出封装结构200的截面示意
图；
53.图5为根据本发明的一个实施方案的超精节距芯片扇出封装结构300的截面示意图；
54.图6(a)～6(n)示出本发明一个实施方案的超精节距芯片扇出封装结构的制作方法的各步骤中间结构的截面示意图。
具体实施方式
55.随着电子产品迅速发展，微型化、轻型化，芯片的集成度也越来越高，导致半导体芯片的引脚密度不断增加；现有封装结构布线密度大，封装工艺难度逐渐增加，制约着高集成芯片封装发展；需要对高密度小节距芯片的封装结构进行优化，实现超精节距芯片封装。
56.现有芯片封装结构主要有芯片wb封装和芯片扇出结构。
57.图1为现有技术中一种芯片wb封装结构的截面示意图；如图1所示，芯片wb封装是将芯片11等元器件通过表面贴装的方式，固定于基板12的表面，然后进行打线的方式将芯片11等元器件与基板12进行电性连接，然后molding封装，封装后通过基板底部的焊盘与pcb进行焊接；成本较高，芯片打线工艺、流程长制作工艺复杂。
58.图2为现有技术中一种芯片扇出结构，通过芯片21的引脚布线，实现芯片平面扇出布线，进行封装；小节距平面扇出布线，使扇出布线密度高，制作工艺难度大，设备能力限制良率较低，成本高。
59.为了解决上述问题，本发明提供了一种超精节距芯片扇出封装结构及其制作方法，下面结合附图进行详细说明。
60.参照图3，示出超精节距芯片扇出封装结构100的截面示意图；封装结构100包括第一包封层101、第二线路层1032以及在第一包封层101上表面上的第一线路层1024和第一导通铜柱层1025，第一线路层1024和第一导通铜柱层1025的第一端部平齐，第二线路层1032和第一导通铜柱层1025的第二端部连接，第一包封层101包括在第一包封层101下表面内的晶粒1011和在晶粒1011上的凸起1011a，凸起1011a与第一线路层1024或第一导通铜柱层1025连通，部分凸起1011a与第二线路层1032通过第一导通铜柱层1025导通。
61.凸起1011a一部分与第一线路层1024连通，其余部分通过第一导通铜柱层1025与第二线路层1032导通，实现精细节距的芯片i/o的分层扇出，解决单层平面扇出存在的布线密度问题，实现超精节距芯片扇出封装。并且，可以将高频信号电极选择性以第一导通铜柱层1025直接扇出，缩短传输长度，降低损耗，或者可以将高功率电极选择性以第一导通铜柱层1025直接扇出，提高传输效率。
62.可选地，第一导通铜柱层1025中的导通铜柱和第一线路层1024中的导通线路间隔设置，利于进一步降低布线密度，且布线更均匀。
63.可选地，第一导通铜柱层1025中导通铜柱的直径不同，且第一线路层1024中导通线路的宽度不同；便于细线路制作。
64.封装结构100还包括位于第一包封层101下表面上的第一金属层1012c，第一金属层1012c和晶粒1011连通；第一金属层1012c可以保护晶粒1011，并且也可以起到散热的作用。
65.如图3所示，封装结构100还包括第二包封层102和第三包封层103，第二包封层102
包括位于第二包封层102下表面内的第一线路层1024和第一导通铜柱层1025，第三包封层103包括位于第三包封层103上表面内的第二线路层1032。
66.本实施方案提及的导通铜柱层可以包括至少一个铜通孔柱作为io通道，以实现层与层之间的导通，多个铜通孔柱的尺寸和/或形状可以相同，也可以不同；铜通孔柱可以为实心铜柱，也可以是表面镀铜的空心柱；优选，导通铜柱层包括多个铜通孔柱作为io通道，导通铜柱层的端部可以与包封层平齐，也可以高出包封层。
67.第一包封层101、第二包封层102和第三包封层103可以选自相同的材料，也可以选自不同的材料；优选，第一包封层101可以选自pi类或树脂类，例如，聚酰亚胺薄膜绝缘材料、纯树脂或含有玻纤的树脂等，具体不做限定；第二包封层102可以选自abf类、pi类或树脂类，例如聚酰亚胺薄膜绝缘材料、纯树脂或含有玻纤的树脂等，在此不做限定；第三包封层103可以选自感光型材料，例如，pid等，具体不做限定。
68.参照图4，示出超精节距芯片扇出封装结构200的截面示意图；封装结构200和封装结构100的区别在于：未设置第三包封层，第二线路层1032位于第二包封层上表面内。
69.参照图5，示出超精节距芯片扇出封装结构300的截面示意图；封装结构300和封装结构200的区别在于：第一包封层101内还设置有第一侧边导通铜柱层1012d、第二包封层102内设置有位于第一线路层1024和第二线路层1032之间的第二侧边导通铜柱层1027、第一包封层101下表面上设置有第三线路层1013，第三线路层1013和第一线路层1024通过第一侧边导通铜柱层1012d导通连接，第一线路层1024和第二线路层1032通过第二侧边导通铜柱层1027导通连接，第三线路层1013和晶粒1011连通，第一线路层1024中的部分导通线路同时与第一侧边导通铜柱层1012d和凸起1011a连通。
70.封装结构300可进一步通过侧边导通铜柱导通以分层扇出，也可以在芯片背面通过侧边导通铜柱进行扇出，多个芯片贴装实现多芯片互联。
71.参照图6(a)～6(n)，示出本发明实施方案的超精节距芯片扇出封装结构的制作方法的各个步骤的中间结构的截面示意图。
72.所述制造方法包括如下步骤：制作晶粒1011及位于晶粒表面的凸起1011a，如图6(a)所示。图6(a
/
)为晶粒表面局部放大图，通常，可以通过晶圆划片切割形成晶粒1011，然后在晶粒表面进行引脚扇出制作凸起1011a。可以理解的是，可以在晶粒1011的上下表面均进行引脚扇出制作凸起1011a，本实施方案后续操作仅以在晶粒1011的上表面进行引脚扇出制作凸起1011a为例，进行演示说明，但是并不限定该制备方法仅适用于在晶粒1011的上表面制作凸起的情形。
73.接着，将晶粒1011贴装在临时承载板上，如图6(b)所示。通常，临时承载板可以是表面施加有分离层的任意金属板或玻璃基板，例如铜板、铝板、不锈钢板或铝合金板等，也可以是牺牲铜箔或表面覆铜板。优选，本实施方案中的临时承载板为至少一面覆有双层铜箔的覆铜板，其中覆铜板包括核心层1012a、在核心层1012a表面上的第一牺牲金属层1012b和在第一牺牲金属层1012b上的第一金属层1012c，其中第一牺牲金属层1012b和第一金属层1012c通过物理压合附着在一起。
74.可选地，在第一金属层1012c的表面上设置有第一侧边导通铜柱层1012d，晶粒1011位于第一侧边导通铜柱层1012d的侧边导通铜柱之间；如图6(b
/
)所示。
75.可以理解的是，本实施方案提及的侧边导通铜柱，一方面能够增加包封层的强度，
满足后续制程中研磨的要求，改善凸起1011a研磨后的平整度均匀性；另一方面可以进一步通过侧边导通铜柱导通以分层扇出，也可以在芯片背面通过侧边导通铜柱进行扇出，多个芯片贴装实现多芯片互联。
76.然后，在临时承载板的上表面上形成包覆晶粒1011和第一侧边导通铜柱层1012d的第一包封层101，减薄第一包封层101以暴露凸起1011a和第一侧边导通铜柱层1012d的端部，如图6(c)所示。
77.通常，可以通过压合或涂覆的方式形成包封层，便于实现精细节距的芯片i/o的分层扇出。第一包封层可以选自pi类或树脂类，例如，聚酰亚胺薄膜绝缘材料、纯树脂或含有玻纤的树脂等，在此不做限定。优选整体减薄第一包封层101以暴露凸起1011a和第一侧边导通铜柱层1012d的端部。
78.接着，在第一包封层101的上表面上形成第一金属种子层1021，在第一金属种子层1021上施加第一光阻层1023，曝光显影第一光阻层1023形成包括第一线路开口1023a和第一导通铜柱开窗1023b的第一特征图案，第一线路开口1023a和第一导通铜柱开窗1023b分别与凸起1011a纵向对应，如图6(d)所示。通常，可以通过贴膜或涂覆的方式施加光阻层。直接使用凸起进行定位，减小了特征图案与凸起之前的偏移公差，从而便于在凸起上制备细线路或小铜柱；优选，第一线路开口1023a和第一导通铜柱开窗1023b间隔设置。
79.然后，在第一特征图案中电镀形成第一线路层1024和第一导通铜柱层基底1025a，施加第二光阻层1026，曝光显影第二光阻层1026形成第二特征图案，第二特征图案包括第二侧边导通铜柱开口1026a和第一导通铜柱开口1026b，第一导通铜柱开口1026b暴露第一导通铜柱层基底1025a，第二侧边导通铜柱开口1026a与第一侧边导通铜柱层1012d纵向重合，如图6(e)所示。
80.接着，在第二特征图案中电镀形成第一导通铜柱层1025和位于第一线路层1024上的第二侧边导通铜柱层1027，移除第一光阻层1023和第二光阻层1026，蚀刻暴露的第一金属种子层1021，第一导通铜柱层1025的第一端部和第一线路层1024平齐，凸起1011a与第一线路层1024或第一导通铜柱层1025连通，如图6(f)所示。可选地，第一导通铜柱层1025中的导通铜柱和第一线路层1024中的导通线路间隔设置，便于进一步降低布线密度，且布线更均匀；第一导通铜柱层中导通铜柱的直径不同，第一线路层中导通线路的宽度不同，便于细线路制作。
81.然后，形成包覆第一线路层1024、第一导通铜柱层1025和第二侧边导通铜柱层1027的第二包封层102，如图6(g)所示。通常，第二包封层可以选自abf类、pi类或树脂类，例如聚酰亚胺薄膜绝缘材料、纯树脂或含有玻纤的树脂等，在此不做限定。
82.接着，减薄第二包封层102以暴露第一导通铜柱层1025的第二端部和第二侧边导通铜柱层1027的端部，在第二包封层102的表面形成第三包封层103，如图6(h)所示。通常，第三包封层可以选自感光型材料，例如pid等，在此不做限定。
83.然后，在第三包封层103中形成暴露第一导通铜柱层1025第二端部的第二线路层开口，在第三包封层103的上表面上和第二线路层开口的底部和侧壁上形成第二金属种子层1031，在第二金属种子层1031上电镀形成铜层1032a，如图6(i)所示。通常，可以通过曝光显影的方式在第三包封层103中形成第二线路层开口，并通过等离子蚀刻的方式清洁第二线路层开口暴露第一导通铜柱层1025的第二端部。
84.通常，可以通过化学镀或者溅射的方式形成金属种子层，金属种子层可以分别包括钛、铜、钛钨合金或它们的组合；优选，溅射钛和铜制作金属种子层。
85.接着，采用研磨的方式减薄第三包封层103上表面的铜层1032a并移除暴露的第二金属种子层1031形成第二线路层1032，第二线路层1032和第一导通铜柱层1025的第二端部连通，部分凸起1011a与第二线路层1032通过第一导通铜柱层1025导通，如图6(j)所示。
86.然后，通过将第一牺牲金属层1012b和第一金属层1012c物理分离，以移除临时承载板，如图6(k)所示。可以理解的是，保留第一金属层1012c可以保护晶粒1011，并且也可以起到散热的作用。
87.最后，切割成型，切割掉第一侧边导通铜柱层1012d和第二侧边导通铜柱层1027，形成封装结构100，如图6(l)所示。
88.封装结构200的制备方法和封装结构100的制备方法的不同之处在于：
89.形成包覆第一线路层1024、第一导通铜柱层1025和第二侧边导通铜柱层1027的第二包封层102后，采用激光控深切割的方式在第二包封层102的表面形成暴露第一导通铜柱层1025的第二端部的第二线路层开口，如图6(m)所示。
90.接着，在第二包封层102的上表面上和第二线路层开口的底部和侧壁上形成第二金属种子层1031，在第二金属种子层1031上电镀形成铜层，采用研磨的方式减薄第二包封层102上表面的铜层并移除暴露的第二金属种子层1031形成第二线路层1032，第二线路层1032和第一导通铜柱层1025的第二端部连通，部分凸起1011a与第二线路层1032通过第一导通铜柱层1025导通，如图6(n)所示。
91.其他步骤均与封装结构100的制备过程相同，在此不再赘述，封装结构200的结构如图4所示。
92.封装结构300的制备方法与封装结构200的制备方法的不同之处在于：
93.(1)形成的第一线路层1024中的部分导通线路同时与第一侧边导通铜柱层1012d和凸起1011a连通；
94.(2)形成包覆第一线路层1024、第一导通铜柱层1025和第二侧边导通铜柱层1027的第二包封层102后，采用激光控深切割的方式形成的第二线路层开口暴露第一导通铜柱层1025的第二端部和第二侧边导通铜柱层1027的端部；
95.(3)形成的第二线路层1032与第一线路层1024通过第二侧边导通铜柱层1027导通连接；移除临时承载板后，在第一金属层1012c上形成第三线路层1013，第三线路层1013与第一线路层1024通过第一侧边导通铜柱层1012d导通连接；
96.(4)切割成型时，保留第一侧边导通铜柱层1012d和第二侧边导通铜柱层1027。
97.其他步骤均与封装结构200的制备过程相同，在此不再赘述，封装结构200的结构如图5所示。
98.本领域技术人员将会认识到，本发明不限于上下文中具体图示和描述的内容。而且，本发明的范围由所附权利要求限定，包括上文所述的各个技术特征的组合和子组合以及其变化和改进，本领域技术人员在阅读前述说明后将会预见到这样的组合、变化和改进。
99.在权利要求书中，术语“包括”及其变体例如“包含”、“含有”等是指所列举的组件被包括在内，但一般不排除其他组件。