半导体器件及其制作方法、电子设备与流程

本技术涉及半导体，尤其涉及一种半导体器件及其制作方法、电子设备。

背景技术：

1、分栅沟槽型金属氧化物半导体场效应晶体管(split gate trench metal oxidesemiconductor field effect transistor，sgt mos)广泛的应用于功率半导体领域。对于sgt mos而言，击穿电压(breakdown voltage，vbr)往往和一系列参数为折中互易(tradeoff)的关系。通过提高器件的击穿电压能力，就可以在同等电压下获得更低的比导通电阻(specific on resistance，rsp)、更低的栅极-漏极电容cgd等，从而能够实现更高的开关速度和更低的功耗，提高器件的可靠性。

2、图1中(a)为相关技术中提供的一种sgt mos的结构示意图，图1中(b)为(a)中sgtmos沿虚线位置的电场分布曲线。参考图1中(a)和(b)所示，在sgt mos中，通过在沟槽栅极g的下方引入场板fp(field plate)，来屏蔽大部分从漏极d到栅极g的电场，减小了栅极-漏极电容cgd，提高了器件的开关速度；同时由于场板fp的引入，将器件的击穿电场由平行平面结的单峰电场转变为双峰电场。双峰电场中，一个电场位于p阱(p-well)区与n-漂移区之间的pn结处，另一个电场位于沟槽底部。这样一来，通过场板的设置在垂直耗尽(pn结)的基础上引入了水平耗尽，将器件电场由三角形分布改变为双峰电场分布。在采用同样掺杂浓度的外延规格情况下，器件可以获得更高的击穿电压。但是通过场板调制形成双峰电场，距离理想的高击穿电压(对应图2的矩形电场)还具有较大差距，因此通过进一步调制电场来提高器件的击穿电压，一直作为行业的追求目标。

技术实现思路

1、本技术提供一种半导体器件及其制作方法、电子设备，能够提高器件的击穿电压。

2、本技术提供一种半导体器件，该半导体器件中设置有分栅沟槽型场效应晶体管(可简称为晶体管)。该晶体管包括衬底、设置于衬底上的外延层、场板、隔离介质层。其中，外延层在远离衬底一侧设置有沟槽，沟槽内设置有场板。隔离介质层至少覆盖场板的侧面，并且隔离介质层中包括覆盖在场板侧面的第一介质层和第二介质层，第一介质层相对于第二介质层靠近沟槽的槽底，且第二介质层的介电系数大于第一介质层的介电系数。

3、示意的，在一些可能实现的方式中，上述分栅沟槽型场效应晶体管还可以包括：第一金属层、第二金属层、绝缘介质层；其中，第一金属层设置在衬底远离外延层的一侧，绝缘介质层设置在外延层与第二金属层之间；衬底采用n型轻掺杂半导体材料；外延层从下到上分为：n型轻掺杂层(n-)、p型掺杂层(p)、n型重掺杂层(n+)；场板位于n型轻掺杂层所在的区域(即漂移区)。其中，第一金属层作为晶体管的漏极，第二金属层作为晶体管的源极。在外延层中，n型轻掺杂层(n-)、p型掺杂层(p)形成晶体管中的pn结，n型重掺杂层(n+)作为晶体管的漂移区；隔离介质层填充在场板与漂移区之间。当然，作为另一个可能实现的方式中，衬底采用p型轻掺杂半导体材料；外延层从下到上分为：p型轻掺杂层、n型掺杂层、p型重掺杂层。

4、相比于现有技术中，在位于场板的侧面采用一种介电材料(即具有一种介电常数)而言，本技术实施例中通过设置场板侧面的隔离介质层采用两种或两种以上的介电材料，使得该隔离介质层的介电系数从下到上增大。在此情况下，基于隔离介质层从下到上增大变化的介电系数，从而可以起到改变场板与外延层(漂移区)之间单位面积电容的目的，进而改变场板对电场的调制作用，使得外延层(漂移区)的电荷电场线在隔离介质层的介电常数变化的位置发生聚集，引入新的尖峰电场，同时削弱电场底部位置的电场尖峰，实现击穿电场的多尖峰分布，提升了器件的击穿电压，从而获得更低的比导通电阻(rsp)、更低的栅极-漏极电容cgd等，改善了器件的优值，实现了更高的开关速度和更低的功耗，提高了器件的可靠。

5、此处还应当理解的是，本技术中通过设置隔离介质层中靠近场板顶部的介电系数大于靠近场板底部的介电系数，在此情况下，一方面，能够使得在靠近晶体管的pn结处，单位面积电容较大，外延层(漂移区)的电荷电场线向场板顶部聚集，削弱pn结位置的电场，从而对pn结起到更好的保护作用；另一方面，能够使得在靠近场板底部的位置处单位面积电容较小，从而削弱了场板底部的电场，降低了场板在沟槽的底部击穿外延层(漂移区)的几率。

6、在一些可能实现的方式中，上述分栅沟槽型场效应晶体管为双栅结构，该晶体管在沟槽内设置有第一栅极和第二栅极。第一栅极和第二栅极位于场板顶端的两侧，且第一栅极、第二栅极与场板之间均设置有层间介质层；层间介质层位于隔离介质层远离沟槽的槽底一侧。也即该分栅沟槽型场效应晶体管为双栅沟槽型场效应晶体管。

7、在一些可能实现的方式中，上述分栅沟槽型场效应晶体管为单栅结构，该晶体管在沟槽内设置有栅极；该栅极位于场板远离衬底一侧，且栅极与场板之间设置有层间介质层。也即该分栅沟槽型场效应晶体管为单栅沟槽型场效应晶体管。

8、在一些可能实现的方式中，隔离介质层还包括覆盖在场板侧面的第三介质层。第三介质层相对于第二介质层远离沟槽的槽底；第三介质层的介电系数大于第二介质层的介电系数。通过设置隔离介质层含有三个不同介电系数的介质层，能够获得四尖峰电场分布，进一步的提高器件的击穿电压和可靠性。

9、在一些可能实现的方式中，第一介质层或第二介质层中的至少一个具有渐变介电系数；渐变介电系数沿沟槽的槽底到槽口的方向逐渐增大。在此情况下，能够获得的电场的尖峰数量越多，击穿电场分布越接近矩形分布。

10、在一些可能实现的方式中，第一介质层采用第一介电材料；第二介质层采用多元化合物介电材料，且多元化合物介电材料的原子或分子组分，沿沟槽的槽底到槽口的方向，逐渐变化。也即第一介质层具有固定的介电系数，第二介质层具有渐变介电系数。示意的，第二介质层可以采用sioxny、hfoxny等。

11、在一些可能实现的方式中，在靠近场板顶端的侧面区域，隔离介质层与沟槽的侧壁之间设置有隔离缓冲层；在此情况下，通过该隔离缓冲层与沟槽的侧壁之间形成良好的界面，从而避免了第二介质层与沟槽的侧壁之间直接接触而导致泄漏电流等可靠性问题。

12、在一些可能实现的方式中，隔离缓冲层采用sio2。

13、在一些可能实现的方式中，隔离介质层延伸并覆盖至场板的顶表面。在此情况下，可以在形成第二介质层的同时，形成位于至少部分层间介质层，也即层间介质层中的全部或部分与第二介质层的材料相同。

14、在一些可能实现的方式中，层间介质层包括中间介质层；中间介质层的介电系数小于第二介质层的介电系数。这样一来，可以通过降低层间介质层的介电系数，来减小栅极与场板之间的寄生电容。

15、在一些可能实现的方式中，中间介质层覆盖场板的顶表面。在此情况下，整个层间介质层可以全部采用具有较小介电系数的介电材料，进一步的减小栅极与场板之间的寄生电容。

16、在一些可能实现的方式中，场板的侧面设置有至少一个阶梯结构；阶梯结构的两个阶梯面中，靠近沟槽的槽口一侧的阶梯面凸出于靠近沟槽的槽底一侧的阶梯面。这样一来，通过在场板的侧面设置阶梯结构，同样能够实现在垂直方向上抑制电场尖峰，提升器件的击穿电压，提高器件的可靠性。

17、本技术实施例还提供一种半导体器件，该半导体器件中设置有沟槽型电子元件。该沟槽型电子元件中包括：衬底、设置于所述衬底上的外延层、场板、隔离介质层。外延层在远离衬底一侧设置有第一沟槽。第一沟槽内设置有场板。隔离介质层至少覆盖场板的侧面。隔离介质层包括第一介质层和第二介质层，第一介质层相对于第二介质向靠近第一沟槽的槽底；第二介质层的介电系数大于第一介质层的介电系数。

18、在上述半导体器件采用的沟槽型电子元件中，通过设置场板侧面的隔离介质层采用两种或两种以上的介电材料，使得该隔离介质层的介电系数从下到上增大。在此情况下，基于隔离介质层从下到上增大变化的介电系数，从而可以起到改变单位面积电容的目的，改变场板对电场的调制作用，从而可以起到改变场板与外延层(漂移区)之间单位面积电容的目的，进而改变场板对电场的调制作用，使得外延层(漂移区)的电荷电场线在介质层突变的位置(也即介电常数变化的位置)发生聚集引入新的尖峰电场，同时削弱电场底部位置的电场尖峰，实现击穿电场的多尖峰分布，提升了器件的击穿电压，从而获得更低的比导通电阻(rsp)、更低的栅极-漏极电容cgd等，改善了器件的优值，实现了更高的开关速度和更低的功耗，提高了器件的可靠。

19、在一些可能实现的方式中，沟槽型电子元件可以为非分栅沟槽型场效应晶体管；该沟槽型场效应晶体管还包括位于第一沟槽内的栅极，且栅极与场板的顶部连接。

20、在一些可能实现的方式中，沟槽型电子元件为双沟槽型场效应晶体管；该双沟槽型场效应晶体管中，外延层在远离衬底一侧还设置有第二沟槽，第二沟槽与第一沟槽并列设置；栅极位于第二沟槽内的；第二沟槽的深度小于第一沟槽的深度。

21、在一些可能实现的方式中，沟槽型电子元件为沟槽mos势垒肖特基二极管；该沟槽mos势垒肖特基二极管还包括第一金属层和第二金属层；第一金属层位于衬底远离外延层的一侧，第二金属层位于外延层远离衬底的一侧；场板的顶部与第二金属层连接。

22、在一些可能实现的方式中，沟槽型电子元件为绝缘栅双极型晶体管；衬底采用n型半导体材料；该绝缘栅双极型晶体管还包括栅极、p型半导体层。栅极位于第一沟槽内，且栅极位于场板远离第一沟槽的槽底一侧，栅极与场板设置有层间介质层。p型半导体层位于衬底远离外延层的一侧。外延层在沿远离衬底的方向上依次为n型掺杂区、p型掺杂区、n型重掺杂区。

23、本技术实施例还提供一种电子设备，包括印刷线路板以及如前述任一种可能实现的方式中提供的半导体器件；半导体器件与印刷线路板电连接。

24、本技术实施例还提供一种半导体器件的制作方法，该制作方法包括：提供衬底，并在衬底表面生长外延层。在外延层的表面形成沟槽，并在沟槽的内壁中形成第一介质层。在形成有第一介质层的凹槽中形成场板，并将第一介质层回刻至场板顶部以下的深度。在位于场板的侧面、第一介质层的表面形成第二介质层，第二介质层的介电系数大于第一介质层的介电系数。

25、在一些可能实现的方式中，所述在位于场板的侧面、第一介质层的表面形成第二介质层，可以包括：在位于场板的侧面、第一介质层的表面，沉积多元化合物介电材料，并在沉积的过程中通过控制多元化合物介电材料中的原子或分子组分，以形成介电系数逐渐增大的第二介质层。

26、在一些可能实现的方式中，在场板的侧面形成包括第一介质层和第二介质层在内的隔离介质层之后，该制作方法还可以包括：在场板的顶部形成中间介质层，且中间介质层的介电系数小于第二介质层的介电系数。