半导体结构及其制备方法与流程

1.本技术实施例涉及半导体技术领域，特别是涉及一种半导体结构及其制备方法。


背景技术：

2.典型的互补金属氧化物半导体器件(cmos器件)的制备工艺会在栅极结构的侧壁形成一层薄的氮化硅层作为侧墙层，该侧墙层在保护栅极结构侧壁的同时起到注入自对准的效果，典型的栅极结构包括由二氧化硅或氮氧化硅构成的栅介质层，该栅介质层受氧原子的影响较小，因此对侧墙层保护栅极结构侧壁过程中的密封性没有严格的要求。
3.随着半导体技术的发展，半导体器件的尺寸逐渐减小，为了减小栅介质层对半导体器件性能的影响，使用高k栅介质层代替原有的二氧化硅或氮氧化硅介质层，以侧墙层为掩膜层自对准形成掺杂区后，在侧墙层上形成氧化侧墙层的过程中，氧原子的扩散极为严重，而高k栅介质层的性能受氧原子的影响较大，氧原子扩散到高k栅介质层中时会严重影响半导体器件的性能，如何避免氧原子扩散到栅介质层中成为急需解决的问题。


技术实现要素：

4.本技术实施例提供了一种半导体结构及其制备方法，可以优化氧化侧墙层形成过程中氧原子的扩散，达到避免氧原子扩散到栅介质层的目的。
5.本技术提供一种半导体结构的制备方法，包括：
6.提供基底；
7.于基底的上表面形成栅极结构，栅极结构包括高介电常数层；
8.于栅极结构的侧壁形成盖层结构；
9.于基底上形成阻挡结构，阻挡结构覆盖栅极结构以及盖层结构外露的表面；
10.其中，阻挡结构包括层叠的氧化物层和氮氧化物层。
11.在其中一个实施例中，于基底上形成阻挡结构包括：
12.于基底上形成氧化物材料层，所述氧化物材料层覆盖栅极结构以及盖层结构外露的表面；
13.对氧化物材料层进行氮化处理或碳氮化处理，以得到氮氧化物层。
14.在其中一个实施例中，于基底上形成氧化物材料层之前包括：
15.于基底上形成氧化物层。
16.在其中一个实施例中，对氧化物材料层进行氮化处理或碳氧化处理之后包括：
17.于氮氧化物层上形成氧化物层。
18.在其中一个实施例中，氧化物层包括氧化硅层，所述氮氧化物层包括氮氧化硅层、碳氮氧化硅层中的至少一种。
19.在其中一个实施例中，盖层结构沿栅极结构的侧壁延伸覆盖在栅极结构的上表面。
20.在其中一个实施例中，于基底上形成阻挡结构之前还包括：
21.通过离子注入工艺于栅极结构两侧的基底中分别形成源极区、漏极区。
22.在其中一个实施例中，于基底的上表面形成栅极结构包括：
23.于基底上形成高介电常数层；
24.于高介电常数层上形成金属栅极导电层。
25.本技术还提供一种半导体结构，包括：
26.基底；
27.栅极结构，位于基底的上表面，栅极结构包括高介电常数层；
28.盖层结构，位于栅极结构的侧壁；
29.阻挡结构，位于基底上，且覆盖在栅极结构及盖层结构外露的表面；
30.其中，阻挡结构包括层叠的氧化物层和氮氧化物层。
31.在其中一个实施例中，阻挡结构包括交替叠置的氧化物层及氮氧化物层；
32.其中，阻挡结构的底层为氧化物层或阻挡结构的底层为氮氧化物层。
33.在其中一个实施例中，阻挡结构的顶层为氧化物层或阻挡结构的顶层为氮氧化物层。
34.在其中一个实施例中，盖层结构沿栅极结构的侧壁延伸覆盖在栅极结构的上表面。
35.在其中一个实施例中，半导体结构还包括:
36.源极区，位于栅极结构一侧的基底中；
37.漏极区，位于栅极结构另一侧的基底中。
38.在其中一个实施例中，栅极结构还包括：
39.金属栅极导电层，位于高介电常数层上。
40.在其中一个实施例中，半导体结构包括场效应晶体管、动态随机存取存储器件。
41.上述半导体结构的制备方法中，基底的上表面形成有包括高介电常数层的栅极结构，盖层结构位于栅极结构的侧壁，阻挡结构覆盖栅极结构及盖层结构外露的表面，阻挡结构包括层叠的氧化物层和氮氧化物层，通过盖层结构以及包括层叠的氧化物层和氮氧化物层的阻挡结构，可以减少形成阻挡结构过程中扩散到高介电常数层中的氧原子，达到抑制窄宽度效应和减少氧原子对高介电常数层材料性能的影响，降低半导体结构的阈值电压，提高半导体结构性能的目的。
42.上述半导体结构中，包括高介电常数层的栅极结构位于基底的上表面，盖层结构位于栅极结构的侧壁，阻挡结构覆盖栅极结构及盖层结构外露的表面，阻挡结构包括层叠的氧化物层和氮氧化物层，通过盖层结构以及包括层叠的氧化物层和氮氧化物层的阻挡结构，可以减少形成阻挡结构过程中扩散到高介电常数层中的氧原子，达到抑制窄宽度效应和减少氧原子对高介电常数层材料性能的影响，降低半导体结构的阈值电压，提高半导体结构性能的目的。
附图说明
43.为了更清楚地说明本技术实施例或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以
根据这些附图获得其他的附图。
44.图1为一实施例中半导体结构的制备方法的流程示意图；
45.图2为一实施例中基底的剖面示意图；
46.图3为图2对应的一实施例中形成栅极结构材料层后的半导体结构的剖面示意图；
47.图4为图3对应的一实施例中形成栅极结构后半导体结构的剖面示意图；
48.图5为一实施例中步骤s104的流程示意图；
49.图6为图4对应的一实施例中形成盖层结构后半导体结构的剖面示意图；
50.图7为图4对应的另一实施例中形成盖层结构后半导体结构的剖面示意图；
51.图8为一实施例中步骤s108的流程示意图；
52.图9为图7对应的一实施例中形成氧化物材料层后半导体结构的剖面示意图；
53.图10为图7对应的另一实施例中形成氧化物材料层后半导体结构的剖面示意图；
54.图11为图9对应的一实施例中形成氮氧化物层后半导体结构的剖面示意图；
55.图12为图10对应的一实施例中形成氮氧化物层后半导体结构的剖面示意图；
56.图13为图9对应的另一实施例中形成氮氧化物层后半导体结构的剖面示意图；
57.图14为图10对应的另一实施例中形成氮氧化物层后半导体结构的剖面示意图；
58.图15为图11对应的一实施例中形成氧化物层后半导体结构的剖面示意图。
59.附图标记说明：
60.102、基底；104、隔离结构；106、栅极结构材料层；108、栅极结构；110、盖层结构；112、源极区；114、漏极区；116、氧化物材料层；118、氮氧化物层；120、氧化物层；202、界面材料层；204、高介电常数材料层；206、覆盖材料层；208、金属栅导电材料层；210、硅材料层；302、界面层；304、高介电常数层；306、覆盖层；308、金属栅极导电层；310、硅结构层。
具体实施方式
61.为了便于理解本技术实施例，下面将参照相关附图对本技术实施例进行更全面的描述。附图中给出了本技术实施例的首选实施例。但是，本技术实施例可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本技术实施例的公开内容更加透彻全面。
62.除非另有定义，本文所使用的所有的技术和科学术语与属于本技术实施例的技术领域的技术人员通常理解的含义相同。本文中在本技术实施例的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本技术实施例。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
63.在本技术实施例的描述中，需要理解的是，术语“上”、“下”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方法或位置关系，仅是为了便于描述本技术实施例和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术实施例的限制。
64.可以理解，本技术所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。
65.此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者
隐含地包括至少一个该特征。在本技术的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。在本技术的描述中，“若干”的含义是至少一个，例如一个，两个等，除非另有明确具体的限定。
66.图1为一实施例中半导体结构的制备方法的流程示意图，如图1所示，在本实施例中，提供一种半导体结构的制备方法，包括：
67.s102，提供基底。
68.具体的，提供用于制备半导体结构的基底，该基底可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(soi)、绝缘体上层叠硅(ssoi)、绝缘体上层叠锗化硅(s-sigeoi)、绝缘体上锗化硅(sigeoi)以及绝缘体上锗(geoi)等。作为示例，在本实施例中，基底的构成材料选用单晶硅。
69.s104，于基底的上表面形成包括高介电常数层的栅极结构。
70.具体的，在基底的上表面形成栅极结构，栅极结构包括高介电常数层，可以理解的是，基底中还形成有隔离结构，例如浅槽隔离结构，隔离结构于基底中隔离出若干个间隔排布的有源区，栅极结构形成于有源区的上表面。
71.s106，于栅极结构的侧壁形成盖层结构。
72.具体的，采用本领域技术人员熟知的成膜工艺，在栅极结构的侧壁形成盖层结构，盖层结构可以作为离子注入的硬掩膜层以及氧化扩散的阻挡层。示例性的，盖层结构的构成材料包括氮化硅。
73.s108，于基底上形成覆盖栅极结构以及盖层结构外露的表面的阻挡结构。
74.于基底上形成阻挡结构，阻挡结构覆盖栅极结构以及盖层结构外露的表面；其中，阻挡结构包括层叠的氧化物层和氮氧化物层，这里层叠的方向指的自基底向远离基底的方向，也可以指自栅极结构的侧壁向远离栅极结构侧壁的方向。
75.上述半导体结构的制备方法中，基底的上表面形成有包括高介电常数层的栅极结构，盖层结构位于栅极结构的侧壁，阻挡结构覆盖栅极结构及盖层结构外露的表面，阻挡结构包括层叠的氧化物层和氮氧化物层，通过盖层结构以及包括层叠的氧化物层和氮氧化物层的阻挡结构，可以减少形成阻挡结构过程中扩散到高介电常数层中的氧原子，达到抑制窄宽度效应和减少氧原子对高介电常数层材料性能的影响，降低半导体结构的阈值电压，提高半导体结构性能的目的。
76.图2为一实施例中基底的剖面示意图，图3为图2对应的一实施例中形成栅极结构材料层后的半导体结构的剖面示意图，图4为图3对应的一实施例中形成栅极结构后半导体结构的剖面示意图，图5为一实施例中步骤s104的流程示意图，如图2、图3、图4、图5所示，在其中一个实施例中，步骤s104包括：
77.s202，于基底上形成高介电常数层。
78.s204，于高介电常数层上形成金属栅极导电层。
79.具体的，首先，提供基底102，基底中形成有隔离结构104，隔离结构104在基底102中隔离出若干个间隔排布的有源区。其次，在基底102上形成栅极结构材料层106，其中，在基底102上形成栅极结构材料层106包括：在基底102上形成高介电常数材料层204；在高介电常数材料层204上形成金属栅导电材料层208。在其中一个实施例中，在基底102上形成高介电常数材料层204之前还包括：在基底102上形成界面材料层202，高介电常数材料层204
位于界面材料层202上，示例性的，高介电常数材料层204可以位于界面材料层202的上表面。在其中一个实施例中，在高介电常数材料层204上形成金属栅导电材料层208之前还包括：在高介电常数材料层204上覆盖材料层206，示例性的，覆盖材料层206位于高介电常数材料层204的上表面。可以理解的是，金属栅导电材料层208位于覆盖材料层206上，示例性的，金属栅导电材料层208位于覆盖材料层206的上表面。在其中一个实施例中，在高介电常数材料层204上形成金属栅导电材料层208之后还包括：在金属栅导电材料层208上形成硅材料层210，示例性的，硅材料层210位于金属栅导电材料层208的上表面。再次，在栅极结构材料层106上形成栅极掩膜图案层，所述栅极掩膜图案层定义出栅极结构的位置及形状。然后，以栅极掩膜图案层为掩膜去除多余的栅极结构材料层106，保留的栅极结构材料层106即为栅极结构108，位于基底102中的有源区上；其中，保留的硅材料层210为硅结构层310，保留的金属栅导电材料层208为金属栅极导电层308，保留的覆盖材料层206为覆盖层306，保留的高介电常数材料层204为高介电常数层304，保留的界面材料层202为界面层302。示例性的，界面层302的构成材料包括二氧化硅，高介电常数层304的构成材料包括氧化铪、氧化锆、氧化铪硅、铪硅氧氮化物(hfsion)、氧化镧、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝。金属栅极导电层308的构成材料包括金属、导电性金属氮化物、导电性金属氧化物和金属硅化物中的一种或多种，其中，金属可以是钨(w)、镍(ni)或钛(ti)；导电性金属氮化物包括氮化钛(tin)；导电性金属氧化物包括氧化铱(iro2)；金属硅化物包括钴化钛(co
x
siy)。
80.图6为图4对应的一实施例中形成盖层结构后半导体结构的剖面示意图，图7为图4对应的另一实施例中形成盖层结构后半导体结构的剖面示意图。具体的，步骤s106包括：首先，在栅极结构108的侧壁形成盖层结构材料层，所述盖层结构材料层沿栅极结构108的侧壁延伸覆盖在栅极结构108的上表面以及基底102上；其次，在盖层结构材料层上形成盖层掩膜图案层，所述盖层掩膜图案层定义出盖层结构的位置及形状。然后，以盖层掩膜图案层为掩膜去除多余的盖层结构材料层，保留的盖层结构材料层即为盖层结构，通过盖层结构可以保护栅极结构108的侧壁，避免离子扩散到栅极结构108中进而影响栅极结构的性能，同时盖层结构可以作为后续离子注入的掩膜层。
81.在其中一个实施例中，盖层结构110的构成材料包括氮化物、氮氧化物层，例如氮化硅、氮氧化硅、碳氮氧化硅。
82.如图6所示，在其中一个实施例中，盖层结构110位于栅极结构108的侧壁，且暴露出栅极结构108的上表面。通过暴露出栅极结构108的上表面，可以对栅极结构108进行需要的工艺操作，示例性的，对硅结构层310进行离子注入，以形成多晶硅导电层。
83.如图7所示，在其中一个实施例中，盖层结构110位于栅极结构108的侧壁，且沿栅极结构108的侧壁延伸覆盖在栅极结构108的上表面。通过覆盖在栅极结构108上表面的盖层结构110，可以避免后续离子注入工艺对栅极结构108的影响，同时避免后续形成阻挡结构时氧原子通过栅极结构108的上表面进入高介电常数层304，进而影响高介电常数层304的性能，达到抑制窄宽度效应，降低半导体结构的阈值电压，提高半导体结构性能的目的。
84.继续参考图7，在其中一个实施例中，步骤s108之前还包括：
85.通过离子注入工艺于栅极结构108两侧的基底102中分别形成源极区112和漏极区114，其中，源极区112和漏极区114的位置可以互换。
86.图8为一实施例中步骤s108的流程示意图，图9为图7对应的一实施例中形成氧化物材料层后半导体结构的剖面示意图，图10为图7对应的另一实施例中形成氧化物材料层后半导体结构的剖面示意图，图11为图9对应的一实施例中形成氮氧化物层后半导体结构的剖面示意图，图12为图10对应的一实施例中形成氮氧化物层后半导体结构的剖面示意图，图13为图9对应的另一实施例中形成氮氧化物层后半导体结构的剖面示意图，图14为图10对应的另一实施例中形成氮氧化物层后半导体结构的剖面示意图；如图8、图9、图10、图11、图12、图13、图14所示，在其中一个实施例中，步骤s108包括：
87.s202，于基底上形成氧化物材料层。
88.具体的，如图9所示，通过本领域技术人员熟知的成膜工艺，例如化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺，在基底102上形成氧化物材料层116，氧化物材料层116覆盖栅极结构108以及盖层结构110外露的表面，可以理解的是，氧化物材料层116覆盖在盖层结构110的侧壁上，且延盖层结构110的侧壁延伸覆盖在基底102以及栅极结构108上。示例性的，氧化物材料层116的构成材料包括二氧化硅。可以理解的是，在形成氧化物材料层116的过程中，盖层结构110起到阻挡氧原子扩散到栅极结构108中的高介电常数层304的目的。示例性的，氧化物材料层116的厚度需满足无氧原子扩散到高介电常数层304的条件。
89.s204，对氧化物材料层进行氮化处理或碳氮化处理，以得到氮氧化物层。
90.具体的，如图10、图11、图12、图13、图14所示，对氧化物材料层116进行氮化处理或碳氮化处理，以得到氮氧化物层118，氮氧化物层118可以避免氧原子扩散到栅极结构108中，进而影响高介电常数层304的性能。可以理解的是，如图11、图12所示，在其中一个实施例中，对远离基底102的部分厚度的氧化物材料层116进行氮化处理或碳氮化处理，得到氮氧化物层118，此时，未被氮化处理或碳氮化处理的氧化物材料层116可以作为氧化物层。如图13、图14所示，在其中一个实施例中，对全部的氧化物材料层116进行氮化处理或碳氮化处理，得到氮氧化物层118，通过该方式可以得到底部为氮氧化物层118的阻挡结构。可以理解的是，在有些实施中，半导体结构的制备方法还包括：于基底102上形成氧化物层120，其中，形成氧化物层120的步骤可以发生在形成氮氧化物层118之后(如图13所示)，也可以发生在形成氧化物材料层之前(如图10所示)。
91.在其中一个实施例中，可以重复步骤s202-s204以得到在基底102上或者在盖层结构110的侧壁上交替层叠的阻挡结构，可以理解的是，当步骤s204是对所有的氧化物材料层116进行氮化处理或碳氮化处理时，在每次执行步骤s202之前或执行步骤s204之后需要增设形成氧化物层120的步骤。
92.在其中一个实施例中，于基底102上形成氧化物材料层116之前包括：于基底102上形成氧化物层120。可以理解的是，氧化物层120和氧化物材料层116的构成材料可以相同也可以不同，在氧化物层120和氧化物材料层116的构成材料相同时，通过该步骤可以避免氧化物材料层116厚度过大时对膜层性能的影响，并且通过该方式可以得到底部为氧化物层120的阻挡结构。在形成氧化物层120的过程中，盖层结构110起到阻挡氧原子扩散到栅极结构108中的高介电常数层304的目的。示例性的，氧化物层120的厚度需满足无氧原子扩散到高介电常数层304的条件。
93.图15为图11对应的一实施例中形成氧化物层后半导体结构的剖面示意图，在其中
一个实施例中，对氧化物材料层进行氮化处理或碳氧化处理之后包括：于氮氧化物层118上形成氧化物层120，通过该方式可以得到上表面为氧化物层120的阻挡结构，进而阻止后续离子的扩散。
94.在其中一个实施例中，氧化物层120包括氧化硅层，氮氧化物层118包括氮氧化硅层、碳氮氧化硅层中的至少一种。
95.应该理解的是，虽然图1、图5、图8的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图1、图5、图8中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
96.如图11-图15所示，本技术还提供一种半导体结构，包括：基底102、栅极结构108、盖层结构110和阻挡结构；基底102可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(soi)、绝缘体上层叠硅(ssoi)、绝缘体上层叠锗化硅(s-sigeoi)、绝缘体上锗化硅(sigeoi)以及绝缘体上锗(geoi)等。作为示例，在本实施例中，基底的构成材料选用单晶硅。栅极结构108位于基底102的上表面，栅极结构108包括高介电常数层304；可以理解的是，基底102中还形成有隔离结构104，例如浅槽隔离结构，隔离结构104于基底102中隔离出若干个间隔排布的有源区，栅极结构108形成于有源区的上表面。盖层结构110位于栅极结构108的侧壁，盖层结构110可以作为离子注入的硬掩膜层以及氧化扩散的阻挡层。通过盖层结构110可以保护栅极结构108的侧壁，避免离子扩散到栅极结构108中进而影响栅极结构的性能，同时盖层结构可以作为后续离子注入的掩膜层。示例性的，盖层结构的构成材料包括氮化硅。阻挡结构位于基底102上，且覆盖在栅极结构108及盖层结构110外露的表面；其中，阻挡结构包括层叠的氧化物层120和氮氧化物层118。这里层叠的方向指的自基底向远离基底的方向，也可以指自栅极结构的侧壁向远离栅极结构侧壁的方向。
97.上述半导体结构中，包括高介电常数层的栅极结构位于基底的上表面，盖层结构位于栅极结构的侧壁，阻挡结构覆盖栅极结构及盖层结构外露的表面，阻挡结构包括层叠的氧化物层和氮氧化物层，通过盖层结构以及包括层叠的氧化物层和氮氧化物层的阻挡结构，可以减少形成阻挡结构过程中扩散到高介电常数层中的氧原子，达到抑制窄宽度效应和减少氧原子对高介电常数层材料性能的影响，降低半导体结构的阈值电压，提高半导体结构性能的目的。
98.在其中一个实施例中，栅极结构108还包括金属栅极导电层308，金属栅极导电层308位于高介电常数层304上。示例性的，高介电常数层304的构成材料包括氧化铪、氧化锆、氧化铪硅、铪硅氧氮化物(hfsion)、氧化镧、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝。金属栅极导电层308的构成材料包括金属、导电性金属氮化物、导电性金属氧化物和金属硅化物中的一种或多种，其中，金属可以是钨(w)、镍(ni)或钛(ti)；导电性金属氮化物包括氮化钛(tin)；导电性金属氧化物包括氧化铱(iro2)；金属硅化物包括硅化钴(co
x
siy)。
99.在其中一个实施例中，栅极结构108还包括界面层302，界面层302位于基底102上，
高介电常数层304位于界面层302上，示例性的，高介电常数层304可以位于界面层302的上表面。示例性的，界面层302的构成材料包括二氧化硅。
100.在其中一个实施例中，栅极结构108还包括覆盖层306，覆盖层306位于高介电常数层304上，覆盖层306位于高介电常数层304的上表面。可以理解的是，金属栅极导电层308位于覆盖层306上，示例性的，金属栅极导电层308位于覆盖层306的上表面。
101.在其中一个实施例中，栅极结构108还包括硅结构层310，位于金属栅导电材料层208上，示例性的，硅结构层310位于金属栅极导电层308的上表面。
102.在其中一个实施例中，盖层结构110的构成材料包括氮化物、氮氧化物层，例如氮化硅、氮氧化硅、碳氮氧化硅。
103.如图6所示，在其中一个实施例中，盖层结构110位于栅极结构108的侧壁，且暴露出栅极结构108的上表面。通过暴露出栅极结构108的上表面，可以对栅极结构108进行需要的工艺操作，示例性的，对硅结构层310进行离子注入，以形成多晶硅导电层。
104.如图7所示，在其中一个实施例中，盖层结构110位于栅极结构108的侧壁，且沿栅极结构108的侧壁延伸覆盖在栅极结构108的上表面。通过覆盖在栅极结构108上表面的盖层结构110，可以避免后续离子注入工艺对栅极结构108的影响，同时避免后续形成阻挡结构时氧原子通过栅极结构108的上表面进入高介电常数层304，进而影响高介电常数层304的性能，达到抑制窄宽度效应，降低半导体结构的阈值电压，提高半导体结构性能的目的。
105.在其中一个实施例中，半导体结构还包括:源极区112和漏极区114；源极区112位于栅极结构108一侧的基底102中；漏极区114位于栅极结构108另一侧的基底102中，其中，源极区112和漏极区114的位置可以互换。
106.如图12、图14所示，在其中一个实施例中，阻挡结构包括交替叠置的氧化物层120及氮氧化物层118；其中，阻挡结构的底层为氧化物层120。在形成氧化物层120的过程中，盖层结构110起到阻挡氧原子扩散到栅极结构108中的高介电常数层304的目的。示例性的，阻挡结构底层的氧化物层120的厚度需满足无氧原子扩散到高介电常数层304的条件。
107.如图13所示，在其中一个实施例中，阻挡结构包括交替叠置的氧化物层120及氮氧化物层118；其中，阻挡结构的底层为氮氧化物层118。
108.如图11、图12所示，在其中一个实施例中，阻挡结构的顶层为氮氧化物层118，可以阻止后续离子的扩散。
109.如图13、图15所示，在其中一个实施例中，阻挡结构的顶层为氧化物层120。
110.在其中一个实施例中，氧化物层120包括氧化硅层，氮氧化物层18包括氮氧化硅层、碳氮氧化硅层中的至少一种。
111.在其中一个实施例中，半导体结构包括场效应晶体管、动态随机存取存储器件。
112.以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
113.以上所述实施例仅表达了本技术实施例的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本技术实施例构思的前提下，还可以做出若干变形和改进，这些都属于本技术实施例的保护范围。因此，本技术实施例专利的保护范围应以所附权利要求为准。