芯片封装结构及其形成方法与流程

1.本发明实施例涉及封装结构，尤其涉及芯片封装结构及其形成方法。


背景技术：

2.半导体装置用于各种电子产品，例如：个人电脑、手机、数字相机及其他电子设备。半导体装置的制造通常是通过在半导体基底上依序沉积绝缘或介电层、导电层及半导体层，并使用光刻将各种材料层图案化，以形成电路组件和元件。
3.通常在单一半导体晶片上制造数十个或数百个集成电路。沿着划线(scribe line)锯割集成电路，使个别的裸片单体化(singulated)。然后分别地封装个别的裸片。半导体产业持续地降低最小部件尺寸以继续改善各种电子组件(例如，晶体管、二极管、电阻器、电容器等等)的集成密度(integration density)，使更多组件得以整合至给定的面积。然而，更多的组件产生更多的热。因此，如何改善芯片封装结构的散热效率成为目前的挑战。


技术实现要素：

4.本发明实施例提供一种芯片封装结构的形成方法，包括设置芯片封装于配线基板上；形成第一导热结构及第二导热结构于芯片封装上，其中第一导热结构及第二导热结构被第一间隙分开；以及通过第一导热结构及第二导热结构接合散热盖至芯片封装，其中在接合散热盖至芯片封装期间，第一导热结构及第二导热结构朝向彼此延伸，直到第一导热结构接触第二导热结构。
5.本发明实施例提供一种芯片封装结构的形成方法，包括：设置芯片封装于配线基板上；形成导热结构及挡环于芯片封装上，其中挡环围绕导热结构，挡环及导热结构被第一间隙分开，且挡环具有连通第一间隙的第二间隙；以及通过导热结构及挡环接合散热盖至芯片封装，其中在接合散热盖至芯片封装期间，导热结构及挡环朝向彼此延伸，直到导热结构接触挡环。
6.本发明实施例提供一种芯片封装结构，包括：配线基板；芯片封装，位于配线基板上；第一导热结构，位于芯片封装上；挡环，位于芯片封装上且围绕第一导热结构，其中挡环具有间隙；以及散热盖，位于第一导热结构及挡环上。
附图说明
7.由以下的详细叙述配合所附附图，可最好地理解本发明实施例。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制。事实上，可任意地放大或缩小各种元件的尺寸，以清楚地表现出本发明实施例的特征。
8.图1a-图1d是根据一些实施例，示出形成芯片封装结构的工艺的各种步骤的剖面图。
9.图1b-1是根据一些实施例，示出图1b的结构的俯视图。
10.图1c-1是根据一些实施例，示出图1c的结构的俯视图。
11.图1d-1是根据一些实施例，示出图1d的结构的俯视图。
12.图1d-2是根据一些实施例，示出芯片封装结构沿图1d-1的剖面线ii-ii’的剖面图。
13.图1d-3是根据一些实施例，示出图1d的结构的俯视图，差别在于散热盖。
14.图2a是根据一些实施例，示出芯片封装结构的俯视图。
15.图2b是根据一些实施例，示出芯片封装结构沿图2a的剖面线2b-2b’的剖面图。
16.图2c是根据一些实施例，示出芯片封装结构沿图2a的剖面线2c-2c’的剖面图。
17.图3a是根据一些实施例，示出芯片封装结构的俯视图。
18.图3b是根据一些实施例，示出芯片封装结构沿图3a的剖面线3b-3b’的剖面图。
19.图4a是根据一些实施例，示出芯片封装结构的俯视图。
20.图4b是根据一些实施例，示出芯片封装结构沿图4a的剖面线4b-4b’的剖面图。
21.图5a-图5b是根据一些实施例，示出形成芯片封装结构的工艺的各种步骤的剖面图。
22.图5a-1是根据一些实施例，示出图5a的结构的俯视图。
23.图5b-1是根据一些实施例，示出图5b的结构的俯视图。
24.图6a-图6b是根据一些实施例，示出形成芯片封装结构的工艺的各种步骤的剖面图。
25.图6a-1是根据一些实施例，示出图6a的结构的俯视图。
26.图6b-1是根据一些实施例，示出图6b的结构的俯视图。
27.图7a-图7b是根据一些实施例，示出形成芯片封装结构的工艺的各种步骤的剖面图。
28.图7a-1是根据一些实施例，示出图7a的结构的俯视图。
29.图7b-1是根据一些实施例，示出图7b的结构的俯视图。
30.图8是根据一些实施例，示出接合至电路基板的芯片封装结构的剖面图。
31.图9是根据一些实施例，示出接合至电路基板的芯片封装结构的剖面图。
32.图10是根据一些实施例，示出芯片封装结构的剖面图。
33.附图标记如下：
34.100p:芯片封装结构
35.108:导电柱
36.110:重布基板
37.112:配线层
38.114:导电通孔
39.116:介电层
40.122:芯片结构
41.122a:顶面
42.122e:边缘
43.124:导电柱
44.130:底部填充层
45.140:模造层
46.150:焊料凸块
47.160:配线基板
48.162:介电层
49.164:导电垫
50.166:配线层
51.168:导电通孔
52.170:底部填充层
53.180:粘着层
54.182:开口
55.1b-1b’,1c-1c’剖面线
56.200p:芯片封装结构
57.210:环形结构
58.220:粘着层
59.230:挡环
60.230c:部分
61.232:间隙
62.234:环段
63.236:部分
64.236a:侧壁
65.238:间隙
66.240:导热结构
67.240a,240b,240c:导热结构
68.240’:导热层
69.241:侧壁
70.242:间隙
71.243:侧壁
72.244:间隙
73.246:角落
74.247:部分
75.247a:侧壁
76.250:散热盖
77.2b-2b’,2c-2c’:剖面线
78.300p,400p,500p,600p,700p:芯片封装结构
79.3b-3b’,4b-4b’,5a-5a’,5b-5b’:剖面线
80.6a-6a’,6b-6b’,7a-7a’,7b-7b’:剖面线
81.810:电路基板
82.812:介电层
83.814:导电垫
84.816:配线层
85.818:导电通孔
86.820:焊料凸块
87.910:导电销
88.1000p:芯片封装结构
89.1010:芯片
90.1012:基板
91.1014:互连结构
92.1014a:介电层
93.1014b:导电垫
94.1020:芯片
95.1022:基板
96.1024:互连结构
97.1024a:介电层
98.1024b:导电垫
99.1026:基板通孔
100.1030:介电层
101.1040:重布层
102.1040a:介电层
103.b240:边界
104.d1:距离
105.d242,d244:距离
106.g1:间隙
107.i-i’,ii-ii’:剖面线
108.l234:长度
109.p:芯片封装
110.p1:顶面
111.p2:边缘
112.t122:厚度
113.t230:厚度
114.t240:厚度
115.w232:宽度
116.w234:宽度
117.wl230:线宽
具体实施方式
118.以下公开提供了许多的实施例或范例，用于实施本发明实施例的不同元件。各元件及其的具体范例描述如下，以简化本发明实施例的说明。当然，这些仅仅是范例，并非用以限定本发明实施例。举例而言，叙述中若提及第一元件形成在第二元件之上，可能包含第
一及第二元件直接接触的实施例，也可能包含额外的元件形成在第一及第二元件之间，使得它们不直接接触的实施例。此外，本发明实施例可能在各种范例中重复参考符号以及/或字母。如此重复是为了简明及清楚的目的，而非用以表示所讨论的不同实施例及/或配置之间的关系。
119.此外，其中可能用到与空间相对用词，例如“在
……
之下”、“下方”、“较低的”、“上方”、“较高的”等类似用词，是为了便于描述附图中一个(些)部件或特征与另一个(些)部件或特征之间的关系。空间相对用词用以包括使用中或操作中的装置的不同方位，以及附图中所描述的方位。当装置被转向不同方位时(旋转90度或其他方位)，其中所使用的空间相对形容词也将依转向后的方位来解释。
120.本发明所属技术领域中技术人员应理解说明书中的用语“实质上”，例如“实质上平坦”或“实质上共平面”等等。在一些实施例中，可以移除用于形容的实质上。在适用的情况下，用语“实质上”还可以包括具有“完全地(entirely)”、“完全地(completely)”、“全部(all)”等等的实施例。在不同技术中，用语“实质上”可以不同且在本发明所属技术领域中技术人员理解的偏差范围内。举例而言，用语“实质上”也可关于所叙述的90％或更高，例如所叙述的95％或更高，特别是所叙述的99％或更高，包括所叙述的100％，但本发明不限于此。此外，用语如“实质上平行”或“实质上垂直”可解释为不排除从特定设置的非显着偏差且可包括，例如，10
°
的偏差。“实质上”一词不排除“完全”，例如，“实质上不包含(substantially free)”y的组成可能完全不包含y。
121.在不同技术中，用语“大约(about)”可以不同且在本发明所属技术领域中技术人员理解的偏差范围内。用语“大约”结合特定距离或尺寸解释为不排除从所述特定距离或尺寸的非显着偏差。举例而言，用语“大约”可包括所叙述的10％的偏差，但本发明不限于此。与数值x相关的用语“大约”可表示所叙述的x
±
5％或10％，但本发明不限于此。
122.以下叙述一些本发明实施例。在这些实施例中所述的多个阶段之前、期间及/或之后，可提供额外的步骤。一些所述阶段在不同实施例中可被替换或删去。半导体装置结构可增加额外部件。一些所述部件在不同实施例中可被替换或删去。尽管所讨论的一些实施例以特定顺序的步骤执行，这些步骤仍可以另一合乎逻辑的顺序执行。
123.图1a-图1d是根据一些实施例，示出形成芯片封装结构的工艺的各种步骤的剖面图。如图1a所示，根据一些实施例，提供芯片封装p。根据一些实施例，芯片封装p包括重布基板(redistribution substrate)110、芯片结构122、导电柱124、底部填充层(underfill layer)130及模造层140。
124.根据一些实施例，重布基板110包括配线层112、导电通孔114、以及介电层116。根据一些实施例，配线层112及导电通孔114形成在介电层116中。如图1a所示，根据一些实施例，导电通孔114电性连接不同配线层112。为了简单起见，根据一些实施例，图1a仅示出配线层112中的两个。
125.根据一些实施例，介电层116由绝缘材料形成，例如聚合物材料(例如，聚苯并恶唑(polybenzoxazole)、聚酰亚胺(polyimide)、或感光材料)、氮化物(例如，氮化硅)、氧化物(例如，氧化硅)、氮氧化硅、或类似材料。
126.根据一些实施例，使用沉积工艺(例如化学气相沉积工艺或物理气相沉积工艺)、光刻工艺及蚀刻工艺形成介电层116。根据一些实施例，配线层112及导电通孔114由导电材
料形成，例如金属(例如，铜、铝或钨)或前述的合金。
127.根据一些实施例，通过导电柱124接合芯片结构122至重布基板110。根据一些实施例，导电柱124物理上及电性上连接芯片结构122及重布基板110。根据一些实施例，芯片结构122包括高性能计算(high-performance-computing，hpc)芯片、系统芯片(soc)、系统集成电路(system on integrated circuit，soic)装置、基板上晶片上芯片(chip on wafer on substrate，cowos)装置或类似装置。
128.根据一些实施例，芯片结构122包括基板。在一些实施例中，基板由元素半导体材料形成，包括单晶结构、多晶结构(polycrystal structure)或非晶结构的硅或锗。在一些其他实施例中，基板由化合物半导体形成，例如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、合金半导体，例如硅锗(sige)或磷砷化镓(gaasp)、或前述的组合。基板还可包括多层半导体、绝缘体上覆半导体(soi)(例如绝缘体上覆硅或绝缘体上覆锗)或前述的组合。
129.在一些实施例中，基板包括各种装置元件。在一些实施例中，所述各种装置元件形成于基板之中及/或之上。为了简明及清楚的目的，所述装置元件未在附图中示出。所述各种装置元件的示例包括：有源装置、无源装置、其他合适的元件或前述的组合。有源装置可以包括形成于基板表面的晶体管或二极管(未示出)。无源装置包括：电阻器、电容器、或其他合适的无源装置。
130.举例而言，晶体管可以是金属氧化物半导体场效晶体管(mosfet)、互补金属氧化物半导体(cmos)晶体管、双极性接面晶体管(bipolar junction transistor，bjt)、高压晶体管、高频晶体管、p型通道及/或n型通道场效晶体管(pfet/nfet)等等。执行各种工艺，例如前段(front-end-of-line，feol)半导体制造工艺，以形成各种装置元件。前段半导体制造工艺可包括沉积、蚀刻、注入、光刻、退火、平坦化、一或多种其他适合的工艺、或前述的组合。
131.在一些实施例中，隔离部件(未示出)形成在基板中。隔离部件用于围绕有源区并且电性隔离在有源区中的基板1022中及/或上方形成的各种装置元件。在一些实施例中，隔离部件包括浅沟槽隔离(sti)部件、硅局部氧化(locos)部件、其他合适的隔离部件或前述的组合。
132.在一些其他实施例中，芯片结构122包括芯片封装结构。在一些实施例中，芯片封装结构包括一个芯片。在一些其他实施例中，芯片封装结构包括多个芯片，这些芯片并排设置或彼此堆叠(例如，三维(3d)封装或三维集成电路(3dic)装置)。
133.根据一些实施例，导电柱124是由导电材料形成，例如铜(cu)、铝(al)、钨(w)、钴(co)、镍(ni)、或锡(sn)。根据一些实施例，使用镀工艺(plating process)形成导电柱124，例如电镀工艺(electroplating process)。
134.如图1a所示，根据一些实施例，底部填充层130位于芯片结构122及重布基板110之间。根据一些实施例，底部填充层130围绕导电柱124及芯片结构122。根据一些实施例，底部填充层130由绝缘材料形成，例如聚合物材料。
135.如图1a所示，根据一些实施例，模造层140形成在重布基板110及底部填充层130上方。根据一些实施例，模造层140围绕芯片结构122、导电柱124及底部填充层130。根据一些实施例，模造层140由绝缘材料形成，例如聚合物材料(例如，环氧树脂(epoxy))。
136.如图1a所示，根据一些实施例，导电柱108形成在重布基板110的底表面111上。根
据一些实施例，导电柱108由导电材料形成，例如铜(cu)、铝(al)、钨(w)、钴(co)、镍(ni)、或锡(sn)。根据一些实施例，使用镀工艺(plating process)形成导电柱108，例如电镀工艺(electroplating process)。
137.如图1a所示，根据一些实施例，焊料凸块(solder bump)150形成于导电柱108上。根据一些实施例，焊料凸块150由锡(sn)或熔点低于导电柱108的熔点的其他合适的导电材料形成。根据一些实施例，使用镀工艺形成焊料凸块150，例如电镀工艺。
138.图1b-1是根据一些实施例，示出图1b的结构的俯视图。图1b是根据一些实施例，示出所述结构沿图1b-1的剖面线1b-1b’的剖面图。为了简单起见，图1b-1省略了底部填充层170。相似地，图1c-1、图1d-1、图1d-3、图2a、图3a、图4a、图5a-1、图5b-1、图6a-1、图6b-1、图7a-1及图7b-1省略了底部填充层170。
139.如图1b及图1b-1所示，根据一些实施例，通过焊料凸块150接合芯片封装p至配线基板160。根据一些实施例，配线基板160包括介电层162、导电垫164、配线层166及导电通孔168。
140.根据一些实施例，导电垫164嵌入于介电层162。根据一些实施例，焊料凸块150接合至导电垫164。根据一些实施例，配线层166及导电通孔168形成在介电层162中。
141.根据一些实施例，导电通孔168电性连接不同配线层166且电性连接配线层166及导电垫164。根据一些实施例，为了简单起见，图1b仅示出了配线层166中的两个。
142.根据一些实施例，介电层162由绝缘材料形成，例如聚合物材料(例如，聚苯并恶唑或聚酰亚胺)、氮化物(例如，氮化硅)、氧化物(例如，氧化硅)、氮氧化硅、或类似材料。根据一些实施例，使用层压工艺(lamination process)(或沉积工艺)、光刻工艺及蚀刻工艺形成介电层162。
143.根据一些实施例，导电垫164由导电材料形成，例如金属(例如铜、铝或钨)或前述的合金。根据一些实施例，配线层166由导电材料形成，例如金属(例如铜、铝或钨)或前述的合金。根据一些实施例，导电通孔168由导电材料形成，例如金属(例如铜、铝或钨)或前述的合金。
144.在一些实施例中，导电垫164、配线层166及导电通孔168由相同的材料形成。在一些其他实施例中，导电垫164、配线层166及导电通孔168由不同材料形成。
145.如图1b及图1b-1所示，根据一些实施例，底部填充层170形成在芯片封装p及配线基板160之间。根据一些实施例，底部填充层170围绕导电柱108、焊料凸块150及芯片封装p。根据一些实施例，底部填充层170由绝缘材料形成，例如聚合物材料。
146.在一些实施例中，通过，例如，表面装置技术(surface mount technology，smt)，将装置(未示出)接合到配线基板160。装置包括无源装置、其他合适的装置或前述的组合。无源装置包括电阻器、电容器、电感器、或其他合适的无源装置。
147.如图1b及图1b-1所示，根据一些实施例，在配线基板160上方形成粘着层180。根据一些实施例，粘着层180具有开口182。根据一些实施例，芯片封装p在开口182中。根据一些实施例，粘着层180由聚合物材料形成，例如环氧树脂或硅胶(silicone)。
148.图1c-1是根据一些实施例，示出图1c的结构的俯视图。图1c是根据一些实施例，示出所述结构沿图1c-1的剖面线1c-1c’的剖面图。如图1c及图1c-1所示，根据一些实施例，环形结构210设置在粘着层180上方。根据一些实施例，环形结构210由刚性材料形成，例如金
属(例如，铜或铁)、前述的合金(例如，不锈钢)、或其他比配线基板160更硬的合适材料。
149.参照图1c及图1c-1，根据一些实施例，在环形结构210上方形成粘着层220，并且在芯片封装p的顶面p1上方形成挡环230及导热结构240。根据一些实施例，粘着层220由聚合物及金属(例如，银胶(silver paste))的组合或聚合物(例如，环氧树脂或硅胶)形成。
150.根据一些实施例，挡环230形成在模造层140上。根据一些实施例，挡环230不连续地围绕导热结构240。根据一些实施例，在随后的盖接合工艺期间，挡环230用于防止导热结构240被挤出顶面p1。
151.根据一些实施例，在芯片结构122运作时，挡环230还用于防止导热结构240被挤出顶面p1。根据一些实施例，由于芯片结构122的热膨胀系数(cte)小于散热盖(其在随后的工艺中接合到芯片结构122)的热膨胀系数，所以在芯片结构122运作时(也就是说，温度升高)，芯片结构122与散热盖之间的空间变得较小。
152.根据一些实施例，芯片结构122的热膨胀系数范围从大约1ppm/℃到大约5ppm/℃。根据一些实施例，散热盖的热膨胀系数范围从约15ppm/℃至约20ppm/℃。
153.如图1c-1所示，根据一些实施例，挡环230具有间隙232。根据一些实施例，挡环230被间隙232分成环段234。根据一些实施例，环段234被间隙232分开。根据一些实施例，环段234具有长度l234及宽度w234。
154.根据一些实施例，长度l234或宽度w234的范围从约15μm至约60μm。根据一些实施例，长度l234大于导热结构240的长度l240。根据一些实施例，宽度w234比大于导热结构240的宽度w240。根据一些实施例，长度l240或宽度w240的范围从约10μm至约50μm。
155.根据一些实施例，芯片结构122具有矩形形状。根据一些实施例，间隙232的宽度w232与环段234的宽度w234的两倍的和大于宽度w232与环段234的长度l234的两倍的和。
156.根据一些实施例，间隙232的宽度w232与环段234的宽度w234的两倍的和大于宽度w232的一百倍。根据一些实施例，宽度w232与环段234的长度l234的两倍的和大于宽度w232的一百倍。在一些实施例中，间隙232具有相同的宽度w232。在其他实施例中，根据不同的需求，间隙232具有不同的宽度。根据一些实施例，被整个挡环230围绕的面积范围从大约700mm2到大约1000mm2。
157.根据一些实施例，挡环230的厚度t230大于或等于导热结构240的厚度t240。因此，根据一些实施例，在随后的盖接合工艺期间，挡环230能够防止导热结构240外流。根据一些实施例，厚度t230的范围从约50μm至约300μm。根据一些实施例，厚度t240的范围从约50μm至约300μm。根据一些实施例，芯片结构122的厚度t122大于厚度t230或t240。
158.根据一些实施例，导热结构240形成在芯片结构122及模造层140上。根据一些实施例，导热结构240延伸跨过芯片结构122的边缘122e。根据一些实施例，导热结构240被间隙242分开。根据一些实施例，导热结构240及挡环230被间隙244分开。
159.如图1c-1所示，在一些实施例中，间隙242的其中一个在挡环230的间隙232的其中两个之间。根据一些实施例，间隙242的其中一个朝向间隙232的其中两个延伸。根据一些实施例，间隙232连通间隙242及244。根据一些实施例，挡环230的间隙232邻近导热结构240的角落246。
160.在一些实施例中，两个邻近的导热结构240的其中一个具有侧壁241，且这两个相邻的导热结构240的另一个具有侧壁243。根据一些实施例，侧壁241及243朝向彼此。根据一
些实施例，侧壁241平行于侧壁243。
161.间隙232的宽度w232小于间隙242的宽度w242，这可以防止导热结构240从间隙232流出或减少导热结构240从间隙232流出的量。在一些实施例中，导热结构240彼此间隔开实质上相同的距离d242。在一些其他实施例中，根据不同的需求，导热结构240彼此间隔开不同的距离。
162.根据一些实施例，导热结构240及挡环230彼此间隔开距离d244。根据一些实施例，挡环230及芯片封装p的边缘p2彼此间隔开距离d1。在一些实施例中，距离d244实质上等于距离d1与距离d242的二分之一的和。
163.根据一些实施例，挡环230及导热结构240由不同的材料形成。根据一些实施例，挡环230由弹性材料及/或黏合材料形成，例如聚合物材料或聚合物及金属(例如，银胶)的组合。根据一些实施例，聚合物材料包括环氧树脂、聚酰亚胺(pi)、聚乙烯(pe)、橡胶或硅胶。根据一些实施例，使用点胶工艺(dispensing process)形成挡环230。
164.根据一些实施例，导热结构240包括金属箔。根据一些实施例，导热结构240由导热材料形成，例如铟(in)、锡(sn)、或具有良好的热导率(thermal conductivity)及热扩散的合适材料。根据一些实施例，导热结构240的材料具有大于或等于50w/(m
·
k)的热导率。根据一些实施例，导热结构240的材料的热导率大于挡环230的材料的热导率。
165.图1d-1是根据一些实施例，示出图1d的结构的俯视图。图1d是根据一些实施例，示出芯片封装结构沿图1d-1的剖面线i-i’的剖面图。图1d-2是根据一些实施例，示出芯片封装结构沿图1d-1的剖面线ii-ii’的剖面图。图1d-3是根据一些实施例，示出图1d的结构的俯视图，差别在于散热盖。
166.如图1d及图1d-1所示，根据一些实施例，散热盖250设置在导热结构240、挡环230及粘着层220上，且执行退火工艺以软化导热结构240、挡环230及粘着层220。
167.根据一些实施例，通过导热结构240、挡环230及粘着层220接合散热盖250到芯片封装p。在一些实施例中，在退火工艺后，挡环230的厚度t230实质上等于导热结构240的厚度t240。根据一些实施例，在此步骤中，实质上形成芯片封装结构100p。根据一些实施例，退火工艺的温度范围从约100℃到约150℃。
168.如图1d及图1d-3所示，根据一些实施例，在退火工艺期间，导热结构240朝向彼此延伸，直到导热结构240彼此接触，且导热结构240与挡环230朝向彼此延伸，直到导热结构240接触挡环230。
169.因此，根据一些实施例，在退火工艺之后，导热结构240及挡环230的尺寸(例如，宽度及长度)变得较大。如图1c-1及图1d-3所示，挡环230的线宽wl230在退火工艺后变得较大。
170.根据一些实施例，导热结构240共同形成导热层240’。根据一些实施例，导热层240’覆盖芯片结构122的整个顶面122a。
171.如图1c-1及图1d-3所示，根据一些实施例，在退火工艺期间，导热结构240及挡环230之间的间隙242及244的尺寸逐渐缩小，直到间隙242及244实质上消失。类似地，根据一些实施例，间隙232的宽度w232在退火工艺之后变得较小。
172.根据一些实施例，原先在间隙242及244中的空气经由挡环230的间隙232流出。因此，根据一些实施例，间隙232能够防止在退火的导热结构240中形成空隙，这提高芯片封装
结构100p的散热效率。由此，根据一些实施例，增加了芯片封装结构100p的寿命。
173.根据一些实施例，在导热结构240之间存在边界b240。根据一些实施例，边界b240也称为导热结构240的边缘。根据一些实施例，边界b240朝向挡环230的间隙232延伸。
174.根据一些实施例，散热盖250由高导热率材料形成，例如金属材料(铝或铜)、合金材料(例如，不锈钢)、或碳化铝-硅(aluminum-silicon carbide，alsic)。
175.图2a是根据一些实施例，示出芯片封装结构200p的俯视图。根据一些实施例，为了简单起见，图2a省略了芯片封装结构200p的散热盖。图2b是根据一些实施例，示出芯片封装结构200p沿图2a的剖面线2b-2b’的剖面图。图2c是根据一些实施例，示出芯片封装结构200p沿图2a的剖面线2c-2c’的剖面图。
176.根据一些实施例，如图2a、图2b及图2c所示，芯片封装结构200p类似于图1d的芯片封装结构100p，差别在于导热结构240的部分247延伸至挡环230的间隙232中且挡环230的部分236从散热盖250与芯片封装p之间的间隙g1突出。
177.如图2a及图2b所示，根据一些实施例，部分236具有弯曲的侧壁236a。根据一些实施例，如图2a及图2c所示，部分247具有弯曲的侧壁247a。
178.图3a是根据一些实施例，示出芯片封装结构300p的俯视图。根据一些实施例，为了简单起见，图3a中省略了芯片封装结构300p的散热盖。图3b是根据一些实施例，示出芯片封装结构300p沿图3a的剖面线3b-3b’的剖面图。
179.根据一些实施例，如图3a及图3b所示，芯片封装结构300p相似于图2a的芯片封装结构200p，差别在于挡环230的间隙232被导热结构240的部分247填满。
180.图4a是根据一些实施例，示出芯片封装结构400p的俯视图。为了简单起见，图4a中省略了芯片封装结构400p的散热盖。图4b是根据一些实施例，示出芯片封装结构沿图4a的剖面线4b-4b’的剖面图。如图4a及图4b所示，根据一些实施例，芯片封装结构400p相似于图3a的芯片封装结构300p，差别在于导热结构240的部分247延伸出挡环230的间隙232外。
181.图5a-图5b是根据一些实施例，示出形成芯片封装结构的工艺的各种步骤的剖面图。图5a-1是根据一些实施例，示出图5a的结构的俯视图。图5a是根据一些实施例，示出所述结构沿图5a-1的剖面线5a-5a’的剖面图。
182.如图5a及图5a-1所示，根据一些实施例，在图1b的步骤之后，设置环形结构210在粘着层180上，粘着层220形成在环形结构210上，且挡环230及导热结构240形成在芯片封装p的顶面p1上。
183.根据一些实施例，导热结构240中具有正方形形状。根据一些实施例，导热结构240设置在一个阵列中。根据一些实施例，挡环230具有间隙232。根据一些实施例，导热结构240被间隙242分开。根据一些实施例，间隙242朝向间隙232延伸。
184.图5b-1是根据一些实施例，示出图5b的结构的俯视图。为了简单起见，图5b-1省略了图5b的结构的散热盖。图5b是根据一些实施例，示出所述结构沿图5b-1的剖面线5b-5b’的剖面图。
185.如图5b及图5b-1所示，根据一些实施例，散热盖250设置在导热结构240、挡环230及粘着层220上方，并且执行退火工艺以软化导热结构240、挡环230及粘着层220。根据一些实施例，通过导热结构240、挡环230及粘着层220接合散热盖250到芯片封装p。根据一些实施例，在此步骤中，实质上形成芯片封装结构500p。
186.图6a-图6b是根据一些实施例，示出形成芯片封装结构的工艺的各种步骤的剖面图。图6a-1是根据一些实施例，示出图6a的结构的俯视图。图6a是根据一些实施例，示出所述结构沿图6a-1的剖面线6a-6a’的剖面图。
187.根据一些实施例，如图6a及图6a-1所示，在图1b的步骤之后，设置环形结构210在粘着层180上，粘着层220形成在环形结构210上，挡环230及导热结构240形成在芯片封装p的顶面p1上。
188.根据一些实施例，导热结构240中具有矩形形状。根据一些实施例，导热结构240中设置在一个阵列中。根据一些实施例，挡环230具有间隙232及238。根据一些实施例，导热结构240被间隙242分开。根据一些实施例，间隙242朝向间隙232延伸。根据一些实施例，间隙238在挡环230的角落部分230c中。
189.图6b-1是根据一些实施例，示出图6b的结构的俯视图。为了简单起见，图6b-1省略了图6b的结构的散热盖。图6b是根据一些实施例，示出所述结构沿图6b-1的剖面线6b-6b’的剖面图。
190.如图6b及图6b-1所示，根据一些实施例，散热盖250设置在导热结构240、挡环230及粘着层220上方，并且执行退火工艺以软化导热结构240、挡环230及粘着层220。
191.根据一些实施例，通过导热结构240、挡环230及粘着层220接合散热盖250至芯片封装p。根据一些实施例，在此步骤中，实质上形成芯片封装结构600p。
192.图7a-图7b是根据一些实施例，示出形成芯片封装结构的工艺的各种步骤的剖面图。图7a-1是根据一些实施例，示出图7a的结构的俯视图。图7a是根据一些实施例，示出所述结构沿图7a-1的剖面线7a-7a’的剖面图。
193.根据一些实施例，如图7a及图7a-1所示，在图1b的步骤之后，设置环形结构210在粘着层180上方，粘着层220形成在环形结构210上方，且挡环230及导热结构240a、240b及240c形成在芯片封装p的顶面p1之上。
194.根据一些实施例，导热结构240a的形状不同于导热结构240b及240c的形状。举例而言，导热结构240a具有正方形形状，且导热结构240b及240c具有矩形形状。根据一些实施例，导热结构240a、240b及240c及具有不同的尺寸。举例而言，根据一些实施例，导热结构240a比导热结构240b或240c宽。
195.根据一些实施例，挡环230具有间隙232及238。根据一些实施例，导热结构240a、240b及240c被间隙242分开。根据一些实施例，间隙242朝向间隙232延伸。根据一些实施例，间隙238在挡环230的角落部分230c中。
196.图7b-1是根据一些实施例，示出图7b的结构的俯视图。为了简单起见，图7b-1省略了图7b的结构的散热盖。图7b是根据一些实施例，示出所述结构沿图7b-1的剖面线7b-7b’的剖面图。
197.根据一些实施例，如图7b及图7b-1所示，散热盖250设置在导热结构240a、240b及240c、挡环230及粘着层220上，且进行退火工艺以软化导热结构240a、240b及240c、挡环230及粘着层220。
198.根据一些实施例，通过导热结构240a、240b及240c、挡环230及粘着层220接合散热盖250到芯片封装p。根据一些实施例，在此步骤中，实质上形成芯片封装结构700p。
199.图8是根据一些实施例，示出接合至电路基板的芯片封装结构的剖面图。如图8所
示，根据一些实施例，使用退火工艺，通过焊料凸块820接合图1d的芯片封装结构100p到电路基板810。根据一些实施例，芯片封装结构100p也称为球格阵列(ball grid array，bga)封装结构。
200.根据一些实施例，由于芯片封装结构100p的挡环230能够将大部分导热结构240限制在散热盖250及芯片封装p之间的间隙g1中，所以芯片封装结构100p能够承受退火过程。
201.根据一些实施例，电路基板810包括介电层812、导电垫814、配线层816及导电通孔818。根据一些实施例，导电垫814嵌入于介电层812中。根据一些实施例，焊料凸块820连接导电垫814与芯片封装结构100p的配线基板160的导电垫(未示出)。
202.根据一些实施例，配线层816及导电通孔818形成在介电层812中。根据一些实施例，导电通孔818电性连接不同的配线层816以及电性连接配线层816及导电垫814。根据一些实施例，为了简单起见，图8仅示出了配线层816中的两个。
203.根据一些实施例，介电层812由绝缘材料形成，例如聚合物材料(例如，聚苯并恶唑或聚酰亚胺)、氮化物(例如，氮化硅)、氧化物(例如，氧化硅)、氮氧化硅、或类似材料。
204.根据一些实施例，导电垫814由导电材料形成，例如金属(例如铜、铝或钨)或前述的合金。根据一些实施例，配线层816由导电材料形成，例如金属(例如铜、铝或钨)或前述的合金。根据一些实施例，导电通孔818由导电材料形成，例如金属(例如铜、铝或钨)或前述的合金。
205.在一些实施例中，导电垫814、配线层816及导电通孔818由相同的材料形成。在一些其他实施例中，导电垫814、配线层816及导电通孔818由不同材料形成。
206.图9是根据一些实施例，示出接合至电路基板的芯片封装结构的剖面图。如图9所示，根据一些实施例，通过导电销910接合图1d的芯片封装结构100p到电路基板810。根据一些实施例，芯片封装结构100p称为栅格阵列(land grid array，lga)封装结构。
207.根据一些实施例，导电销910连接导电垫814与芯片封装结构100p的配线基板160的导电垫(未示出)。根据一些实施例，导电销910由导电材料形成，例如金属(例如金或铜)或前述的合金。
208.图10是根据一些实施例，示出芯片封装结构1000p的剖面图。如图10所示，根据一些实施例，芯片封装结构1000p是图1d的芯片封装结构100p的一种。根据一些实施例，芯片结构122是系统集成电路(system on integrated circuit，soic)装置。
209.根据一些实施例，芯片结构122包括芯片1010及1020、介电层1030及重布层1040。根据一些实施例，芯片1010包括基板1012及基板1012下方的互连结构1014。
210.在一些实施例中，基板1012由元素半导体材料形成，包括单晶结构、多晶结构或非晶结构的硅或锗。在一些其他实施例中，基板1012由化合物半导体形成，例如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、合金半导体，例如硅锗(sige)或磷砷化镓(gaasp)、或前述的组合。基板1012还可包括多层半导体、绝缘体上覆半导体(soi)(例如绝缘体上覆硅或绝缘体上覆锗)或前述的组合。
211.在一些实施例中，基板1012是包括各种装置元件的装置晶片。在一些实施例中，所述各种装置元件形成于基板1012之中及/或之上。为了简明及清楚的目的，所述装置元件未在附图中示出。所述各种装置元件的示例包括：有源装置、无源装置、其他合适的元件或前述的组合。有源装置可以包括形成于基板1012表面的晶体管或二极管(未示出)。无源装置
包括：电阻器、电容器、或其他合适的无源装置。
212.举例而言，晶体管可以是金属氧化物半导体场效晶体管(mosfet)、互补金属氧化物半导体(cmos)晶体管、双极性接面晶体管(bipolar junction transistor，bjt)、高压晶体管、高频晶体管、p型通道及/或n型通道场效晶体管(pfet/nfet)等等。执行各种工艺，例如前段(front-end-of-line，feol)半导体制造工艺，以形成各种装置元件。前段半导体制造工艺可包括沉积、蚀刻、注入、光刻、退火、平坦化、一或多种其他适合的工艺、或前述的组合。
213.在一些实施例中，隔离部件(未示出)形成在基板1012中。隔离部件用于围绕有源区并且电性隔离在有源区中的基板1012中及/或上方形成的各种装置元件。在一些实施例中，隔离部件包括浅沟槽隔离(sti)部件、硅局部氧化(locos)部件、其他合适的隔离部件或前述的组合。
214.根据一些实施例，互连结构1014包括介电层1014a、配线层(未示出)、导电通孔(未示出)及导电垫1014b。根据一些实施例，配线层、导电通孔及导电垫1014b在介电层1014a中。根据一些实施例，导电通孔电性连接配线层、电性连接配线层与导电垫1014b、以及电性连接配线层与装置元件。
215.根据一些实施例，介电层1014a由介电材料形成，例如氧化物材料(例如，氧化硅)。根据一些实施例，配线层、导电通孔及导电垫1014b由导电材料形成，例如金属(例如，铜、铝、或钨)或前述的合金。
216.根据一些实施例，每个芯片1020包括基板1022、互连结构1024及基板通孔1026。根据一些实施例，互连结构1024在基板1022上方。根据一些实施例，基板通孔1026穿过基板1022。
217.在一些实施例中，基板1022由元素半导体材料形成，包括单晶结构、多晶结构或非晶结构的硅或锗。在一些其他实施例中，基板1022由化合物半导体形成，例如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、合金半导体，例如硅锗(sige)或磷砷化镓(gaasp)、或前述的组合。基板1022还可包括多层半导体、绝缘体上覆半导体(soi)(例如绝缘体上覆硅或绝缘体上覆锗)或前述的组合。
218.在一些实施例中，基板1022是包括各种装置元件的装置晶片。在一些实施例中，所述各种装置元件形成于基板1022之中及/或之上。为了简明及清楚的目的，所述装置元件未在附图中示出。所述各种装置元件的示例包括：有源装置、无源装置、其他合适的元件或前述的组合。有源装置可以包括形成于基板1022表面的晶体管或二极管(未示出)。无源装置包括：电阻器、电容器、或其他合适的无源装置。
219.举例而言，晶体管可以是金属氧化物半导体场效晶体管(mosfet)、互补金属氧化物半导体(cmos)晶体管、双极性接面晶体管(bjt)、高压晶体管、高频晶体管、p型通道及/或n型通道场效晶体管(pfet/nfet)等等。执行各种工艺，例如前段(feol)半导体制造工艺，以形成各种装置元件。前段半导体制造工艺可包括沉积、蚀刻、注入、光刻、退火、平坦化、一或多种其他适合的工艺、或前述的组合。
220.在一些实施例中，隔离部件(未示出)形成在基板1022中。隔离部件用于围绕有源区并且电性隔离在有源区中的基板1022中及/或上方形成的各种装置元件。在一些实施例中，隔离部件包括浅沟槽隔离(sti)部件、硅局部氧化(locos)部件、其他合适的隔离部件或
前述的组合。
221.根据一些实施例，互连结构1024包括介电层1024a、配线层(未示出)、导电通孔(未示出)及导电垫1024b。根据一些实施例，配线层、导电通孔及导电垫1024b在介电层1024a中。根据一些实施例，导电通孔电性连接配线层、电性连接配线层与导电垫1024b、以及电性连接配线层与基板通孔1026。
222.根据一些实施例，介电层1024a由介电材料形成，例如氧化物材料(例如，氧化硅)。根据一些实施例，配线层、导电通孔、导电垫1024b及基板通孔1026由导电材料形成，例如金属(例如，铜、铝或钨)或前述的合金。
223.根据一些实施例，芯片1020的导电垫1024b接合芯片1010的导电垫1014b。根据一些实施例，导电垫1024b直接接触导电垫1014b。
224.根据一些实施例，介电层1030围绕芯片1020。根据一些实施例，介电层1030由绝缘材料形成，例如聚合物材料(例如，聚苯并恶唑或聚酰亚胺)、氮化物(例如，氮化硅)、氧化物(例如，氧化硅)、氮氧化硅、或类似材料。
225.根据一些实施例，重布层1040在介电层1030及芯片1020下方。根据一些实施例，重布层1040包括介电层1040a、配线层(未示出)、导电通孔(未示出)及导电垫(未示出)。根据一些实施例，配线层、导电通孔及导电垫在介电层1040a中。
226.根据一些实施例，导电通孔电性连接配线层、电性连接配线层与导电垫、以及电性连接配线层与装置元件。根据一些实施例，导电垫电性连接至其下方的导电柱124。
227.根据一些实施例，介电层1040a是由介电材料形成，例如氧化物材料(例如，氧化硅)。根据一些实施例，配线层、导电通孔及导电垫由导电材料形成，例如金属(例如，铜、铝或钨)或前述的合金。
228.形成芯片封装结构200p、300p、400p、500p、600p、700p及1000p的工艺及材料可以相似于或相同于上述形成芯片封装结构100p的工艺及材料。
229.根据一些实施例，提供芯片封装结构及其形成方法。所述方法(用于形成芯片封装结构)形成导热结构及挡环于芯片封装上，然后通过导热结构及挡环接合散热盖至芯片封装。在接合散热盖至芯片封装之前，导热结构被第一间隙分开，第一间隙朝挡环的第二间隙延伸。在接合工艺期间，导热结构朝向彼此延伸，直到导热结构彼此接触，且第一间隙中的空气通过挡环的第二间隙流出，这防止在导热结构形成中空隙。挡环能够将导热结构限制在散热盖及芯片封装之间的间隙中。因此，提升芯片封装结构的散热效率。由此，增加芯片封装结构的寿命。
230.根据一些实施例，提供芯片封装结构的形成方法。所述方法包括设置芯片封装于配线基板上。所述方法包括形成第一导热结构及第二导热结构于芯片封装上。第一导热结构及第二导热结构被第一间隙分开。所述方法包括通过第一导热结构及第二导热结构接合散热盖至芯片封装。在接合散热盖至芯片封装期间，第一导热结构及第二导热结构朝向彼此延伸，直到第一导热结构接触第二导热结构。
231.在一些实施例中，接合散热盖至芯片封装包括：设置散热盖于第一导热结构及第二导热结构上；以及执行退火工艺以软化第一导热结构及第二导热结构。在一些实施例中，第一导热结构的第一侧壁及第二导热结构的第二侧壁朝向彼此，且第一侧壁平行于第二侧壁。一些实施例中，所述方法还包括：在接合散热盖至芯片封装之前，形成挡环于芯片封装
上，其中挡环围绕第一导热结构及第二导热结构。在一些实施例中，挡环的第一材料不同于第一导热结构的第二材料及第二导热结构的第三材料。在一些实施例中，挡环具有第二间隙。在一些实施例中，第一导热结构及第二导热结构之间的第一间隙朝向第二间隙延伸。在一些实施例中，挡环还具有第三间隙，且第一间隙位于第二间隙及第三间隙之间。在一些实施例中，在接合散热盖至芯片封装之前，第一导热结构及第二导热结构之间的第一间隙比挡环的第二间隙宽。在一些实施例中，在接合散热盖至芯片封装之后，第一导热结构延伸至挡环的第二间隙中。在一些实施例中，在接合散热盖至芯片封装之后，第一导热结构延伸出挡环的第二间隙。在一些实施例中，所述方法还包括：形成第三导热结构于芯片封装上，其中第二导热结构位于第一导热结构及第三导热结构之间，在接合散热盖至芯片封装之前，第一导热结构及第二导热结构之间的第一距离实质上等于第二导热结构及第三导热结构之间的第二距离。
232.根据一些实施例，提供芯片封装结构的形成方法。所述方法包括设置芯片封装于配线基板上。所述方法包括形成导热结构及挡环于芯片封装上。挡环围绕导热结构，挡环及导热结构被第一间隙分开，且挡环具有连通第一间隙的第二间隙。所述方法包括通过导热结构及挡环接合散热盖至芯片封装。在接合散热盖至芯片封装期间，导热结构及挡环朝向彼此延伸，直到导热结构接触挡环。
233.在一些实施例中，挡环的第二间隙邻近导热结构的角落。在一些实施例中，在接合散热盖至芯片封装之前，挡环的第一厚度大于或等于导热结构的第二厚度。
234.根据一些实施例，提供芯片封装结构。芯片封装结构包括配线基板。芯片封装结构包括芯片封装，位于配线基板上。芯片封装结构包括第一导热结构，位于芯片封装上。芯片封装结构包括挡环，位于芯片封装上且围绕第一导热结构。挡环具有间隙。芯片封装结构包括散热盖，位于第一导热结构及挡环上。
235.在一些实施例中，第一导热结构的边缘朝向间隙延伸。在一些实施例中，芯片封装结构还包括：第二导热结构，位于芯片封装上，其中第二导热结构直接接触第一导热结构且被挡环围绕。在一些实施例中，第一导热结构的一部分在间隙中。在一些实施例中，芯片封装包括：基板；芯片结构，位于基板上，其中第一导热结构位于芯片结构上；以及模造层，位于基板上且围绕芯片结构，其中挡环位于模造层上。
236.以上概述数个实施例的特征，以便在本发明所属技术领域中技术人员可更易理解本发明实施例的观点。在本发明所属技术领域中技术人员应理解，他们能以本发明实施例为基础，设计或修改其他工艺及结构，以达到与在此介绍的实施例相同的目的及/或优势。在本发明所属技术领域中技术人员也应理解到，此类等效的工艺及结构并无悖离本发明的精神与范围，且他们能在不违背本发明的精神及范围之下，做各式各样的改变、取代及替换。