半导体器件及其制作方法与流程

1.本技术涉及半导体领域，具体而言，涉及一种半导体器件的制作方法、半导体器件、三维存储器与存储系统。


背景技术：

2.随着3d nand技术的不断发展，三维存储器的层数越来越多，从24层、32层、64层到超过100层的高阶堆叠结构，可以大幅度提高存储的密度并降低单位存储单元的价格。但是随着层数的逐渐增加，因此沟槽的刻蚀难度非常大。因此，亟需一种能够降低沟槽的刻蚀难度的技术方案。


技术实现要素：

3.本技术的主要目的在于提供一种半导体器件的制作方法、半导体器件、三维存储器与存储系统，以解决发明人了解的技术方案中的沟槽的刻蚀难度高的问题。
4.根据本发明实施例的一个方面，提供了一种半导体器件的制作方法，包括：在衬底上形成绝缘介质层；刻蚀所述绝缘介质层，形成沿第一方向间隔分布的多个孔行，每个所述孔行包括沿第二方向间隔分布的多个孔，各所述孔使得衬底裸露，所述第一方向和所述第二方向垂直，所述第一方向和所述第二方向分别与所述孔的深度方向垂直；在所述孔中一一对应形成选择控制栅，形成沿所述第一方向分布的多个选择控制栅行，每个所述选择控制栅行包括沿所述第二方向间隔分布的多个所述选择控制栅；刻蚀去除两个相邻所述选择控制栅行之间的至少部分所述绝缘介质层，形成沟槽，所述沟槽的底壁为所述绝缘介质层，所述沟槽的至少一个侧壁包括所述选择控制栅的侧壁；在所述沟槽中至少依次形成栅氧层和栅极。
5.可选地，任意两个属于不同的所述孔行的所述孔的中心点的连线不在所述第一方向上的直线上。
6.可选地，刻蚀去除两个相邻所述选择控制栅行之间的至少部分所述绝缘介质层，形成沟槽，包括：采用干法刻蚀去除两个相邻所述选择控制栅行之间的部分所述绝缘介质层，形成预备沟槽，所述预备沟槽的侧壁为所述绝缘介质层；采用湿法刻蚀去除两个相邻所述选择控制栅行之间的剩余的部分所述绝缘介质层，使得所述预备沟槽形成沟槽。
7.可选地，所述预备沟槽的两个侧壁分别为第一侧壁和第二侧壁，所述预备沟槽两侧的两个所述选择控制栅行分别为第一选择控制栅行和第二选择控制栅行，所述第一选择控制栅行位于所述第一侧壁的一侧，所述第二选择控制栅行位于所述第二侧壁的远离所述第一侧壁的一侧，所述第一选择控制栅行与所述第一侧壁之间的所述绝缘介质层在所述第一方向上的宽度为第一宽度，所述第二选择控制栅行与所述第二侧壁之间的所述绝缘介质层在所述第一方向上的宽度为第二宽度，所述第一宽度大于所述第二宽度，采用湿法刻蚀去除两个相邻所述选择控制栅行之间的剩余的至少部分所述绝缘介质层，使得所述预备沟槽形成沟槽，包括：采用湿法刻蚀去除所述第一侧壁和所述第一选择控制栅行之间的部分
所述绝缘介质层，以及所述第二侧壁和所述第二选择控制栅行之间的全部所述绝缘介质层，形成仅一个侧壁包括所述选择控制栅的侧壁的所述沟槽。
8.可选地，所述预备沟槽的两个侧壁分别为第一侧壁和第二侧壁，所述预备沟槽两侧的两个所述选择控制栅行分别为第一选择控制栅行和第二选择控制栅行，所述第一选择控制栅行位于所述第一侧壁的一侧，所述第二选择控制栅行位于所述第二侧壁的远离所述第一侧壁的一侧，所述第一选择控制栅行与所述第一侧壁之间的所述绝缘介质层在所述第一方向上的宽度为第一宽度，所述第二选择控制栅行与所述第二侧壁之间的所述绝缘介质层在所述第一方向上的宽度为第二宽度，所述第一宽度等于所述第二宽度，采用湿法刻蚀去除两个相邻所述选择控制栅行之间的剩余的部分所述绝缘介质层，形成侧壁包括所述选择控制栅的侧壁的沟槽，包括：采用湿法刻蚀去除所述第一侧壁和所述第一选择控制栅行之间的全部所述绝缘介质层，以及所述第二侧壁和所述第二选择控制栅行之间的全部所述绝缘介质层，形成两个侧壁分别包括所述选择控制栅的侧壁的所述沟槽。
9.可选地，在所述沟槽中至少依次形成栅氧层和栅极，包括：在所述沟槽中依次形成阻挡层、所述栅氧层以及所述栅极。
10.可选地，所述衬底为硅衬底，在各所述孔中形成选择控制栅，形成多个选择控制栅行，包括：采用选择性外延生长法在裸露的所述硅衬底上形成所述选择控制栅。
11.可选地，在所述沟槽中至少依次形成栅氧层和栅极之后，所述方法还包括：对形成所述栅极之后的结构进行平坦化。
12.可选地，所述方法还包括：在所述选择控制栅中形成源区和漏区，所述源区和漏区分别位于所述选择控制栅的两端；在所述源区的裸露表面上和所述漏区的裸露表面上分别形成源极和漏极。
13.可选地，所述栅极的材料包括氮化钛。
14.根据本发明实施例的另一方面，还提供了一种半导体器件，所述半导体器件采用任一种所述的制作方法形成。
15.根据本发明实施例的又一方面，还提供了一种半导体器件，包括：绝缘介质层，所述绝缘介质层中开设有沿第一方向间隔分布的多个孔行和沟槽，每个所述孔行包括间隔的多个孔，所述沟槽位于相邻的两个所述孔行之间且所述沟槽的底壁为所述绝缘介质层，每个所述孔行包括沿第二方向间隔分布的多个孔，所述第一方向和所述第二方向垂直，所述第一方向和所述第二方向分别与所述孔的深度方向垂直；多个沿所述第一方向分布的选择控制栅行，各所述选择控制栅行包括沿所述第二方向分布的多个所述选择控制栅，所述选择控制栅一一对应地位于所述孔中，所述沟槽的至少一个侧壁包括所述选择控制栅的侧壁；栅结构，一一对应地位于所述沟槽中，所述栅结构至少包括依次设置在所述衬底上的栅氧层和所述栅极，一个所述栅结构与一个所述选择控制栅行中的各所述选择控制栅的一个侧壁接触。
16.可选地，任意两个属于不同的所述孔行的所述孔的中心点的连线不在所述第一方向上的直线上。
17.可选地，所述沟槽的两个所述侧壁中仅一个所述侧壁包括所述选择控制栅的侧壁。
18.可选地，所述沟槽的两个所述侧壁分别包括所述选择控制栅的侧壁。
19.可选地，所述栅结构包括依次设置的阻挡层、所述栅氧层和所述栅极。
20.可选地，所述半导体器件还包括源区、漏区、源极和漏极，所述源区和所述漏区位于所述孔中且分别位于所述选择控制栅的两侧，所述源极位于所述源区的远离所述选择控制栅的表面上，所述漏极位于所述漏区的远离所述选择控制栅的表面上。
21.根据本发明实施例的另一方面，还提供了一种三维存储器，包括任一种所述的半导体器件或者采用任一种所述的制作方法得到的半导体器件。
22.根据本发明实施例的又一方面，还提供了一种存储系统，包括存储控制器和所述的三维存储器，所述三维存储器被配置为存储数据，所述存储控制器耦合到所述三维存储器并被配置为控制所述三维存储器。
23.在本发明实施例中，首先，在衬底上形成绝缘介质层，然后，刻蚀绝缘介质层，形成多个沿第一方向间隔分布的孔行，每个孔行有沿第二方向间隔分布的多个孔，在孔中形成选择控制栅，从而形成沿第一方向间隔分布的多个选择控制栅行，刻蚀去除两个相邻选择控制栅行之间的绝缘介质层，形成沟槽，沟槽的底壁为绝缘介质层，沟槽的至少一个侧壁包括选择控制栅的侧壁，最后，在沟槽中依次形成栅氧层和栅极。该方法中，由于形成的选择控制栅的位置和形状发生了变化，所以在后续形成沟槽的过程中，只需要刻蚀绝缘介质层，从而避免了需要同时刻蚀绝缘介质层和选择控制栅以形成沟槽的步骤，从而降低了刻蚀沟槽的工艺难度。
附图说明
24.构成本技术的一部分的说明书附图用来提供对本技术的进一步理解，本技术的示意性实施例及其说明用于解释本技术，并不构成对本技术的不当限定。在附图中：
25.图1至图4示出了根据本技术的实施例的三维栅结构的半导体器件的制作过程的结构示意图；
26.图5示出了根据本技术的实施例的一种半导体器件的制作方法的流程示意图；
27.图6至图9示出了本技术的一种半导体器件制作过程的结构示意图；
28.图10示出了根据本技术的实施例的一种手机的结构示意图。
29.其中，上述附图包括以下附图标记：
30.10、绝缘介质层；11、选择控制栅；12、阻挡层；13、栅极；14、栅氧层；15、选择控制栅行；16、沟槽；17、三维存储器；18、手机。
具体实施方式
31.需要说明的是，在不冲突的情况下，本技术中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本技术。
32.为了使本技术领域的人员更好地理解本技术方案，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分的实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本技术保护的范围。
33.需要说明的是，本技术的说明书和权利要求书及上述附图中的术语“第一”、“第
二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本技术的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
34.应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。
35.目前，三维栅结构的半导体器件的沟槽刻蚀难度非常大，发明人经研究发现，三维栅结构的半导体器件的制作过程一般包括：首先，在衬底上沉积绝缘介质层，形成图1所示的结构(图1为俯视图)；之后刻蚀绝缘介质层，形成多个间隔的沟道，且沟道使得衬底漏出，并在沟道中生长选择控制栅，形成图2所示的结构；之后，再刻蚀绝缘介质层和选择控制栅，形成多个沟槽，形成图3所示的结构；最后，在沟槽中形成阻挡层、栅氧层以及栅极，形成图4的结构。但是，上述方法中，刻蚀沟槽的难度非常大，具体原因包括以下两点：1、在刻蚀形成沟槽的过程中，需要同时刻蚀绝缘介质层和选择控制栅，绝缘介质层和选择控制栅的材料不同，但是，要控制这两种材料的选择比相同；2、保留下的材料也是这两种，没有阻挡层的情况下，很难保证不去除绝缘介质层和选择控制栅。
36.为了解决沟槽刻蚀难度非常大的问题，本技术的一种典型的实施方式中，提供了一种半导体器件的制作方法、半导体器件、三维存储器与存储系统。
37.根据本技术的实施例，提供了一种半导体器件的制作方法，图5是根据本技术实施例的半导体的制作方法的流程图。如图5所示，该方法包括以下步骤：
38.步骤s101，在衬底上形成绝缘介质层10，形成图1所示的结构(图1为俯视图)；
39.步骤s102，刻蚀上述绝缘介质层10，形成沿第一方向间隔分布的多个孔行，每个上述孔行包括沿第二方向间隔分布的多个孔，各上述孔使得衬底裸露，上述第一方向和上述第二方向垂直，上述第一方向和上述第二方向分别与上述孔的深度方向垂直；
40.步骤s103，在上述孔中一一对应形成选择控制栅11，形成沿上述第一方向分布的多个选择控制栅行15，每个上述选择控制栅行15包括沿上述第二方向间隔分布的多个上述选择控制栅11，如图6所示的结构；
41.步骤s104，刻蚀去除两个相邻上述选择控制栅行15之间的至少部分上述绝缘介质层10，形成沟槽16，上述沟槽16的底壁为上述绝缘介质层10，上述沟槽16的至少一个侧壁包括上述选择控制栅11的侧壁，图7示出的是去除两个相邻选择控制栅行15之间的至少部分绝缘介质层10形成的结构；
42.步骤s105，在上述沟槽16中至少依次形成栅氧层14和栅极13，形成如图8所示的结构。
43.上述的方法中，首先，在衬底上形成绝缘介质层，然后，刻蚀绝缘介质层，形成多个沿第一方向间隔分布的孔行，每个孔行有沿第二方向间隔分布的多个孔，在孔中形成选择控制栅，从而形成沿第一方向间隔分布的多个选择控制栅行，刻蚀去除两个相邻选择控制栅行之间的绝缘介质层，形成沟槽，沟槽的底壁为绝缘介质层，沟槽的至少一个侧壁包括选
择控制栅的侧壁，最后，在沟槽中依次形成栅氧层和栅极。该方法中，由于形成的选择控制栅的位置和形状发生了变化，所以在后续形成沟槽的过程中，只需要刻蚀绝缘介质层，从而避免了需要同时刻蚀绝缘介质层和选择控制栅以形成沟槽的步骤，从而降低了刻蚀沟槽的工艺难度。
44.本技术的一种实施例中，任意两个属于不同的上述孔行的上述孔的中心点的连线不在上述第一方向上的直线上。本实施例中，任意两个属于不同的上述孔行的上述孔的中心点的连线不在上述第一方向上的直线上，表明上述不同孔行的孔为交错排列，增大了不同孔行的孔之间的距离(距离较小，容易相互影响)，从而减小了漏电的风险，并且，错开使得分别属于上下两行的两个孔的距离较大，后续可以制作关键尺寸更大的中间沟槽，从而有利于后续工艺的实施。
45.本技术的再一种实施例中，如图7所示，刻蚀去除两个相邻上述选择控制栅行15之间的至少部分上述绝缘介质层10，形成沟槽，包括采用干法刻蚀去除两个相邻上述选择控制栅行15之间的部分上述绝缘介质层10，形成预备沟槽，上述预备沟槽的侧壁为上述绝缘介质层10；采用湿法刻蚀去除两个相邻上述选择控制栅行15之间的剩余的至少部分上述绝缘介质层10，使得上述预备沟槽形成沟槽16。该实施例中，采用这种方法去除两个相邻选择控制栅行之间的至少部分绝缘介质层，因为只去除绝缘介质层，不需要去除选择控制栅部分，使去除的部分更加准确。
46.当然，实际的应用中，上述刻蚀方法并不限于干法刻蚀或者湿法刻蚀，还可以采用其他的刻蚀方法，本领域技术人员可以根据实际情况进行选择。
47.本技术的又一种实施例中，上述预备沟槽的两个侧壁分别为第一侧壁和第二侧壁，上述预备沟槽两侧的两个上述选择控制栅行分别为第一选择控制栅行和第二选择控制栅行，上述第一选择控制栅行位于上述第一侧壁的一侧，上述第二选择控制栅行位于上述第二侧壁的远离上述第一侧壁的一侧，上述第一选择控制栅行与上述第一侧壁之间的上述绝缘介质层在上述第一方向上的宽度为第一宽度，上述第二选择控制栅行与上述第二侧壁之间的上述绝缘介质层在上述第一方向上的宽度为第二宽度，上述第一宽度大于上述第二宽度，采用湿法刻蚀去除两个相邻上述选择控制栅行之间的剩余的至少部分上述绝缘介质层，使得上述预备沟槽形成沟槽，包括：采用湿法刻蚀去除上述第一侧壁和上述第一选择控制栅行之间的部分上述绝缘介质层，以及上述第二侧壁和上述第二选择控制栅行之间的全部上述绝缘介质层，形成仅一个侧壁包括上述选择控制栅的侧壁的上述沟槽。本实施例中，上述沟槽的一个侧壁包括绝缘介质层，一个侧壁包括选择控制栅的侧壁，这部分绝缘介质层可以起到阻挡金属离子的作用，这样使得后续沟槽中无需填充阻挡层，也能起到较好的绝缘效果，缓解漏电问题。
48.本技术的另一种实施例中，上述预备沟槽的两个侧壁分别为第一侧壁和第二侧壁，上述预备沟槽两侧的两个上述选择控制栅行分别为第一选择控制栅行和第二选择控制栅行，上述第一选择控制栅行位于上述第一侧壁的一侧，上述第二选择控制栅行位于上述第二侧壁的远离上述第一侧壁的一侧，上述第一选择控制栅行与上述第一侧壁之间的上述绝缘介质层在上述第一方向上的宽度为第一宽度，上述第二选择控制栅行与上述第二侧壁之间的上述绝缘介质层在上述第一方向上的宽度为第二宽度，上述第一宽度等于上述第二宽度，采用湿法刻蚀去除两个相邻上述选择控制栅行之间的剩余的部分上述绝缘介质层，
形成侧壁包括上述选择控制栅的侧壁的沟槽，包括：采用湿法刻蚀去除上述第一侧壁和上述第一选择控制栅行之间的全部上述绝缘介质层，以及上述第二侧壁和上述第二选择控制栅行之间的全部上述绝缘介质层，形成两个侧壁分别包括上述选择控制栅的侧壁的上述沟槽。为了进一步增强半导体器件的导电性，本实施例中，将上述沟槽的两个侧壁分包括选择控制栅的侧壁，此种去除方法操作比上述实施例中的方法更加简单，但是由于去除了两个控制栅行之间的所有绝缘介质层，栅极和控制栅行之间的距离较小，所以可能出现漏电的问题。
49.为了避免漏电问题的发生，如图9所示，本技术的再一种实施例中，在上述沟槽中至少依次形成栅氧层14和栅极13，包括在上述沟槽中依次形成阻挡层12、上述栅氧层14以及上述栅极13，即先形成阻挡层，后续在阻挡层的表面上形成栅氧层和栅极，从而通过阻挡层阻挡离子的扩散，缓解漏电问题。
50.本技术的又一种实施例中，上述衬底为硅衬底，在各上述孔中形成选择控制栅11，形成多个选择控制栅行15，包括采用选择性外延生长法在裸露的上述硅衬底上形成上述选择控制栅11。当然，实际的应用中，衬底的材料并不限于硅，还可以为其他材料，例如锗。如果选择其他化合物作为衬底，则不能采用选择性外延生长法在衬底上形成选择控制栅。
51.本技术的另一种实施例中，在上述沟槽中至少依次形成栅氧层14和栅极13之后，上述方法还包括对形成上述栅极13之后的结构进行平坦化。该实施例中，对形成栅极之后的结构进行平坦化可以形成平整的半导体器件，便于在平整上的表面进行后续的工艺。
52.上述平坦化工艺可以采用化学机械研磨工艺，当然，实际的应用中，还可以采用其他工艺，本领域技术人员可以根据实际情况进行选择。
53.本技术的另一种实施例中，上述方法还包括：在上述选择控制栅中形成源区和漏区，上述源区和漏区分别位于上述选择控制栅的两端；在上述源区的裸露表面上和上述漏区的裸露表面上分别形成源极和漏极。
54.本技术的另一种实施例中，上述栅极13的材料包括氮化钛。在半导体制作过程中，后续后续沉积金属钨时用的氟会攻击栅氧层，使得氧化层出现孔洞，从而可能导致漏电的问题，氮化钛可以阻挡氟攻击栅氧层，缓解漏电的问题或者减小漏电的可能性，进一步保证了该器件的性能较好。
55.在实际的应用中，本技术的上述栅极的材料也并不限于氮化钛，还可以为其他的材料，本领域技术人员可以根据实际情况选择其他合适的材料作为栅极的材料。
56.本技术的另一种典型的实施方式中，还提供了一种半导体器件，上述半导体器件采用任一种上述的制作方法形成。
57.上述的半导体器件采用上述任一种的制作方法形成，该制作方法中，首先，在衬底上形成绝缘介质层，然后，刻蚀绝缘介质层，形成多个沿第一方向间隔分布的孔行，每个孔行有沿第二方向间隔分布的多个孔，在孔中形成选择控制栅，从而形成沿第一方向间隔分布的多个选择控制栅行，刻蚀去除两个相邻选择控制栅行之间的绝缘介质层，形成沟槽，沟槽的底壁为绝缘介质层，沟槽的至少一个侧壁包括选择控制栅的侧壁，最后，在沟槽中依次形成栅氧层和栅极。该方法中，由于形成的选择控制栅的位置和形状发生了变化，所以在后续形成沟槽的过程中，只需要刻蚀绝缘介质层，从而避免了需要同时刻蚀绝缘介质层和选择控制栅以形成沟槽的步骤，从而降低了刻蚀沟槽的工艺难度。
58.本技术的又一种典型的实施方式中，提供了一种半导体器件，如图8所示，该半导体器件包括绝缘介质层10、多个选择控制栅行15和栅结构，其中，上述绝缘介质层10中开设有沿第一方向间隔分布的多个孔行和沟槽，每个上述孔行包括间隔的多个孔，上述沟槽位于相邻的两个上述孔行之间且上述沟槽的底壁为上述绝缘介质层10，每个上述孔行包括沿第二方向间隔分布的多个孔，上述第一方向和上述第二方向垂直，上述第一方向和上述第二方向分别与上述孔的深度方向垂直；多个沿上述第一方向分布的选择控制栅行15，各上述选择控制栅行15包括沿上述第二方向分布的多个上述选择控制栅11，上述选择控制栅11一一对应地位于上述孔中，上述沟槽的至少一个侧壁包括上述选择控制栅11的侧壁；栅结构一一对应地位于上述沟槽中，上述栅结构至少包括依次设置在上述衬底上的栅氧层14和上述栅极13，一个上述栅结构与一个上述选择控制栅行15中的各上述选择控制栅11的一个侧壁接触。
59.上述的半导体器件包括绝缘介质层、多个选择控制栅行和栅结构，其中，绝缘介质层中设有沿第一方向间隔分布的多个孔行和沟槽，每个孔行包括间隔的多个孔，沟槽位于相邻的两个孔行之间且沟槽的底壁为绝缘介质层，每个孔行包括沿第二方向间隔分布的多个孔；多个沿第一方向分布的选择控制栅行，各选择控制栅行包括沿第二方向分布的多个选择控制栅，选择控制栅一一对应地位于孔中，沟槽的至少一个侧壁包括选择控制栅的侧壁；栅结构一一对应地位于沟槽中，栅结构至少包括依次设置在衬底上的栅氧层和栅极，一个栅结构与一个选择控制栅行中的各选择控制栅的一个侧壁接触。该半导体结构中，两个相邻上述选择控制栅行之间还剩余部分的绝缘介质层，这部分绝缘介质层可以起到阻挡金属离子的作用，这样使得后续沟槽中无需填充阻挡层，也能起到较好的绝缘效果，缓解漏电问题。
60.本技术的一种实施例中，任意两个属于不同的上述孔行的上述孔的中心点的连线不在上述第一方向上的直线上。本实施例中，任意两个属于不同的上述孔行的上述孔的中心点的连线不在上述第一方向上的直线上，表明上述不同孔行的孔为交错排列，增大了不同孔行的孔之间的距离(距离较小，容易相互影响)，从而减小了漏电的风险，并且，错开使得分别属于上下两行的两个孔的距离较大，后续可以制作关键尺寸更大的中间沟槽，从而有利于后续工艺的实施。
61.本技术的再一种实施例中，上述沟槽的两个上述侧壁中仅一个上述侧壁包括上述选择控制栅的侧壁。本实施例中，上述沟槽的一个侧壁包括绝缘介质层，一个侧壁包括选择控制栅的侧壁，这部分绝缘介质层可以起到阻挡金属离子的作用，这样使得后续沟槽中无需填充阻挡层，也能起到较好的绝缘效果，缓解漏电问题。
62.本技术的有一种实施例中，上述沟槽的两个上述侧壁分别包括上述选择控制栅的侧壁。本实施例中，将上述沟槽的两个侧壁分包括选择控制栅的侧壁，此种去除方法操作比上述实施例中的方法更加简单，但是由于去除了两个控制栅行之间的所有绝缘介质层，栅极和控制栅行之间的距离较小，所以可能出现漏电的问题。
63.为了避免漏电问题的发生，如图9所示，本技术的另一种实施例中，上述栅结构包括依次设置的阻挡层12、上述栅氧层14和上述栅极13。本实施例中，阻挡层阻挡离子的扩散，从而缓解漏电问题。
64.本技术的再一种实施例中，上述半导体器件还包括源区、漏区、源极和漏极，上述
源区和上述漏区位于上述孔中且分别位于上述选择控制栅的两侧，上述源极位于上述源区的远离上述选择控制栅的表面上，上述漏极位于上述漏区的远离上述选择控制栅的表面上。
65.本技术的又一种典型的实施方式中，还提供了一种三维存储器，包括任一种上述的半导体器件或者采用任一种上述的制作方法得到的半导体器件。
66.本技术的再一种典型的实施方式中，还提供了一种存储系统，包括存储控制器和上述的三维存储器，上述三维存储器被配置为存储数据，上述存储控制器耦合到上述三维存储器并被配置为控制上述三维存储器。
67.上述存储系统，包括存储控制器和上述的三维存储器，上述三维存储器被配置为存储数据，上述存储控制器耦合到上述三维存储器并被配置为控制上述三维存储器，上述三维存储器包括任一种上述的半导体器件或者采用任一种上述的制作方法得到的半导体器件，该半导体器件由于形成的选择控制栅的位置和形状发生了变化，所以在后续形成沟槽的过程中，只需要刻蚀绝缘介质层，从而避免了需要同时刻蚀绝缘介质层和选择控制栅以形成沟槽的步骤，从而降低了刻蚀沟槽的工艺难度。
68.实际应用当中，上述存储系统可以是solid state disk(ssd)。
69.本技术实施例还提供了一种电子设备，包括：上述三维存储器。
70.上述的电子设备包括上述三维存储器，而上述三维存储器包括任一种上述的半导体器件或者采用任一种上述的制作方法得到的半导体器件，该半导体器件由于形成的选择控制栅的位置和形状发生了变化，所以在后续形成沟槽的过程中，只需要刻蚀绝缘介质层，从而避免了需要同时刻蚀绝缘介质层和选择控制栅以形成沟槽的步骤，从而降低了刻蚀沟槽的工艺难度。
71.本技术的实施例中，上述电子设备包括如下至少一种：手机、台式计算机、平板电脑、笔记本电脑、服务器、车载设备、可穿戴设备、移动电源。本实施例中，可以将采用本技术的半导体结构的存储器运用到任何电子设备中，因为本技术的半导体结构发生击穿的问题较晚，所以采用该半导体结构的电子设备的性能进一步提升。图10示出了根据本技术的实施例的一种手机的结构示意图，如图10所示，上述手机18中包括采用本技术的半导体结构的三维存储器17。
72.为了使得本领域技术人员能够更加清楚地了解本技术的技术方案，以下将结合具体的实施例来说明本技术的技术方案。
73.实施例
74.该半导体器件的制作方法包括：
75.如图1所示，在衬底上形成绝缘介质层10，衬底为硅衬底，绝缘介质层10的材料为二氧化硅；刻蚀绝缘介质层10，形成多个间隔的孔行，每个上述孔行包括间隔的多个孔，各上述孔使得衬底裸露；在孔中一一对应形成选择控制栅11，形成多个选择控制栅行15，形成如图6所示的结构；刻蚀去除两个相邻选择控制栅行15之间的至少部分绝缘介质层10，形成沟槽，图7示出的是去除两个相邻选择控制栅行15之间的至少部分绝缘介质层形成的结构；在沟槽中至少依次形成栅氧层14和栅极13，形成如图8所示的结构，其中，栅极13的材料为氮化钛，栅氧层14的材料为二氧化硅。
76.上述的半导体器件中，由于改变了刻蚀沟槽的图形和制作流程，避免了需要同时
刻蚀绝缘介质层和选择控制栅的步骤，从而降低了刻蚀沟槽的工艺难度。
77.从以上的描述中，可以看出，本技术上述的实施例实现了如下技术效果：
78.1)、本技术的制作方法中，首先，在衬底上形成绝缘介质层，然后，刻蚀绝缘介质层，形成多个沿第一方向间隔分布的孔行，每个孔行有沿第二方向间隔分布的多个孔，在孔中形成选择控制栅，从而形成沿第一方向间隔分布的多个选择控制栅行，刻蚀去除两个相邻选择控制栅行之间的绝缘介质层，形成沟槽，沟槽的底壁为绝缘介质层，沟槽的至少一个侧壁包括选择控制栅的侧壁，最后，在沟槽中依次形成栅氧层和栅极。该方法中，由于形成的选择控制栅的位置和形状发生了变化，所以在后续形成沟槽的过程中，只需要刻蚀绝缘介质层，从而避免了需要同时刻蚀绝缘介质层和选择控制栅以形成沟槽的步骤，从而降低了刻蚀沟槽的工艺难度。
79.2)、本技术的半导体器件采用上述任一种的制作方法形成，该制作方法中，首先，在衬底上形成绝缘介质层，然后，刻蚀绝缘介质层，形成多个沿第一方向间隔分布的孔行，每个孔行有沿第二方向间隔分布的多个孔，在孔中形成选择控制栅，从而形成沿第一方向间隔分布的多个选择控制栅行，刻蚀去除两个相邻选择控制栅行之间的绝缘介质层，形成沟槽，沟槽的底壁为绝缘介质层，沟槽的至少一个侧壁包括选择控制栅的侧壁，最后，在沟槽中依次形成栅氧层和栅极。该方法中，由于形成的选择控制栅的位置和形状发生了变化，所以在后续形成沟槽的过程中，只需要刻蚀绝缘介质层，从而避免了需要同时刻蚀绝缘介质层和选择控制栅以形成沟槽的步骤，从而降低了刻蚀沟槽的工艺难度。
80.3)、本技术的半导体器件包括绝缘介质层、多个选择控制栅行和栅结构，其中，绝缘介质层中设有沿第一方向间隔分布的多个孔行和沟槽，每个孔行包括间隔的多个孔，沟槽位于相邻的两个孔行之间且沟槽的底壁为绝缘介质层，每个孔行包括沿第二方向间隔分布的多个孔；多个沿第一方向分布的选择控制栅行，各选择控制栅行包括沿第二方向分布的多个选择控制栅，选择控制栅一一对应地位于孔中，沟槽的至少一个侧壁包括选择控制栅的侧壁；栅结构一一对应地位于沟槽中，栅结构至少包括依次设置在衬底上的栅氧层和栅极，一个栅结构与一个选择控制栅行中的各选择控制栅的一个侧壁接触。该半导体结构中，两个相邻上述选择控制栅行之间还剩余部分的绝缘介质层，这部分绝缘介质层可以起到阻挡金属离子的作用，这样使得后续沟槽中无需填充阻挡层，也能起到较好的绝缘效果，缓解漏电问题。
81.4)、本技术的存储系统包括存储控制器和上述的三维存储器，上述三维存储器被配置为存储数据，上述存储控制器耦合到上述三维存储器并被配置为控制上述三维存储器，上述三维存储器包括任一种上述的半导体器件或者采用任一种上述的制作方法得到的半导体器件，该半导体器件由于形成的选择控制栅的位置和形状发生了变化，所以在后续形成沟槽的过程中，只需要刻蚀绝缘介质层，从而避免了需要同时刻蚀绝缘介质层和选择控制栅以形成沟槽的步骤，从而降低了刻蚀沟槽的工艺难度。
82.以上所述仅为本技术的优选实施例而已，并不用于限制本技术，对于本领域的技术人员来说，本技术可以有各种更改和变化。凡在本技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本技术的保护范围之内。