内连线结构的形成方法与流程

1.本揭露的实施例是关于一种内连线结构及其形成方法。


背景技术：

2.随着半导体产业引进了具有更高效能及更多功能的新一代集成电路(ic)，形成ic的部件的密度增加，而构件或部件之间的尺寸、大小及间距缩小。过去，这样的缩小仅受限于微影上定义结构的能力，但具有更小尺寸的元件的几何形状创造了新的限制因素。例如，随着后段制程(beol)的内连线结构中的介电材料中的导电特征的深宽比变得更高，形成导电介层窗的制程变得更加艰难。因此，需要形成内连线的改善方法。


技术实现要素：

3.本揭露提供一种内连线结构的形成方法，包含形成罩幕结构于介电层上，而罩幕结构包含设于介电层上的第一层、设于第一层上的第二层、及设于第二层上的第三层。此方法还包含形成具有第一尺寸的第一开口于第一层中，及形成多层结构于第一层上方。多层结构包含设于第一开口中及第一层上方的底层、设于底层上的中间层、及设于中间层上的光阻层。底层包含不同于第一层、第二层、及第三层的材料。此方法还包含在底层中形成具有第二尺寸的第二开口，以暴露出部分的介电层，而第二尺寸小于第一尺寸。第二开口各具有范围从约2nm至约3nm的覆盖误差。此方法还包含延伸第二开口至介电层。
4.本揭露提供一种内连线结构的形成方法，包含在设于介电层上的第一层中形成具有第一尺寸的第一开口、形成第二层于第一开口中及第一层上方、及在第二层中形成具有第二尺寸的第二开口以暴露出部分的介电层。其中该第一层及该第二层包含不同的材料。第二尺寸小于第一尺寸。此方法还包含将第二开口延伸至介电层中、移除第二层、及同时将第一开口延伸至介电层中以及将第二开口延伸穿过介电层。第二开口的一部分改变为第一开口。每个第二开口具有范围从约115度至约120度的开口角度。此方法还包含形成第二导电特征于介电层中的第一开口及第二开口中。每个第二导电特征包含设于第二部分上方的第一部分，而第一部分具有较第二部分的尺寸大的尺寸。
5.本揭露提供一种内连线结构的形成方法，包含形成罩幕结构于介电层上，罩幕结构包含设于介电层上的第一层、设于第一层上的第二层、及设于第二层上的第三层。此方法还包含形成具有第一尺寸的第一开口于第一层中、形成第四层于第一开口中及第一层上方、及形成具有第二尺寸的第二开口于第四层中，以暴露出部分的介电层。第二尺寸小于第一尺寸。此方法还包含将第二开口延伸至介电层中，第二开口各具有离设于介电层下的蚀刻停止层一距离的底部，而此距离为介电层厚度的约5％至约10％。此方法还包含移除第二层，及同时将第一开口延伸至介电层与将第二开口延伸穿过介电层。
附图说明
6.当配合附图阅读时，以下详细的描述可使本揭露的各态样得到最佳的理解。需注
意的是，依据业界的标准实务，各种特征并未依比例绘制。事实上，可任意地增加或缩减各种特征的尺寸，以使讨论清楚明了。
7.图1a是依照一些实施例的制造半导体元件结构的多个阶段之一的透视图；
8.图1b是依照一些实施例的沿图1a的线a-a截取的制造半导体元件结构的此阶段的剖面侧视图；
9.图2是依照一些实施例的制造半导体元件结构的一阶段的剖面侧视图；
10.图3a至图3j是依照一些实施例的制造内连线结构的各阶段的剖面侧视图；
11.图4是依据一些实施例的沿图3g所示的截面a-a的内连线结构的剖面俯视图。
12.【符号说明】
13.100:半导体元件结构
14.102:基材
15.108:通道区
16.114:隔离区
17.122:栅极间隙壁
18.123:鳍式侧壁间隙壁
19.124:源极/漏极区
20.126:接触蚀刻停止层
21.128:层间介电层
22.136:栅极介电层
23.138:栅极电极层
24.140:栅极堆叠
25.200:元件
26.300:内连线结构
27.302:金属间介电层
28.304:导电特征
29.306:导电特征
30.310:介电层
31.312:导电特征
32.314:第一蚀刻停止层
33.316:第二蚀刻停止层
34.318:介电层
35.320:罩幕结构
36.322:第一层
37.324:第二层
38.326:第三层
39.328:开口
40.329:弯曲的顶部
41.330:多层结构
42.332:底层
43.334:中间层
44.336:光阻层
45.338:开口
46.340:底部
47.342:阻障层
48.344:导电特征
49.346:第一部分
50.348:第二部分
51.a:介层窗开口角度
52.a-a:线、截面
53.cd1:关键尺寸
54.cd2:底部关键尺寸
55.d:距离
56.t:覆盖误差
具体实施方式
57.以下揭露提供许多不同的实施方式或实施例，以实施所提供标的的不同特征。以下所描述的构件及配置的特定实施例，以简化本揭露。当然，这些仅为实施例而非旨在限制。例如，在描述中，形成第一特征于第二特征的上方或上可包含第一特征与第二特征以直接接触方式形成的实施方式，亦可包含额外特征形成在第一特征与第二特征之间，使第一特征与第二特征可能并非直接接触的实施方式。此外，本揭露可在各实施例中重复参考数字及/或文字。此重复是基于简化及清楚的目的，以其本身而言并非用以其来指定所讨论的各实施方式及/或架构间的关系。
58.此外，本文可能使用空间关系用语，例如“在
…
下方(beneath)”、“在较低处(below)”、“下面的(lower)”、“在
…
较高处(above)”、“在
…
上方(over)”、“在
…
上面(on)”、“顶端(top)”、“较高的(upper)”及类似用语，来简明描述，以描述附图中所绘示的一部件或一特征与另一(另一些)部件或特征的关系。除了附图中所描绘的方向外，空间关系用语意欲涵盖装置在使用或操作上的不同方向。设备可以其他方式定向(旋转90度或其他方向)，因此可以同样的方式来解释本文使用的空间关系描述词。
59.图1a及图1b绘示制造半导体元件结构100的一个阶段。如图图1a及图1b所示，半导体元件结构100包含基材102及形成于基材102上的一或多个元件200。基材102可为半导体基材。在一些实施例中，基材102包含至少在基材102的表面上的单晶半导体层。基材102可包含结晶半导体材料，例如但不限于硅(si)、锗(ge)、硅锗(sige)、砷化镓(gaas)、锑化铟(insb)、磷化镓(gap)、锑化镓(gasb)、砷化铟铝(inalas)、砷化铟镓(ingaas)、磷化镓锑(gasbp)、锑化镓砷(gaassb)、及磷化铟(inp)。例如，基材102由si制成。在一些实施例中，基材102为绝缘层上硅(soi)基材，包含绝缘层(未显示)设于二个硅层之间。在一态样中，绝缘层为含氧材料，例如氧化物。
60.基材102可包含一或多个缓冲层(未显示)位于基材102的表面上。缓冲层可用来渐进地改变从基材的晶格常数至源极/漏极区的晶格常数。缓冲层可由磊晶成长的结晶半导
体材料，例如但不限于si、ge、锡化锗(gesn)、sige、gaas、insb、gap、gasb、inalas、ingaas、gasbp、gaassb、gan、gap、及inp形成。在一实施例中，基材102包含磊晶成长于硅基材102上的sige缓冲层。sige缓冲层的锗浓度可从缓冲层最底层的30原子百分比的锗，增加至缓冲层最顶层的70原子百分比的锗。
61.基材102可包含已以杂质(例如p型或n型杂质)适当地掺杂的不同区域。掺质为例如用于n型鳍式场效晶体管(finfet)的磷及用于p型finfet的硼。
62.如上所述，元件200可为任何合适的元件，例如晶体管、二极管、影像感测器、电阻、电容、电感、记忆单元、或其组合。在一些实施例中，元件200为晶体管，例如平面场效晶体管(fet)、finfet、纳米结构晶体管、或其他合适的晶体管。纳米结构晶体管可包含纳米片晶体管、纳米线晶体管、栅极全环(gaa)晶体管、多桥通道(mbc)晶体管、或任何具有围绕通道的栅极电极的晶体管。形成于基材102上的元件200的一例子为finfet，示于图1a及图1b中。元件200包含源极/漏极(s/d)区124及栅极堆叠140(于图1a中仅显示一个)。每个栅极堆叠140可设于作为源极区的源极/漏极区124及作为漏极区的源极/漏极区124之间。例如，每个栅极堆叠140可在一或多个作为源极区的源极/漏极区124及一或多个作为漏极区的源极/漏极区124之间沿着y轴延伸。如图1b所示，二个栅极堆叠140形成于基材102上。在一些实施例中，多于二个栅极堆叠140形成于基材102上。通道区108形成于作为源极区的源极/漏极区124及作为漏极区的源极/漏极区124之间。
63.源极/漏极区124可包含半导体材料，例如si或ge、iii-v族化合物半导体、ii-vi族化合物半导体、或其他合适的半导体材料。示范的源极/漏极区124可包含但不限于ge、sige、gaas、algaas、gaasp、sip、inas、alas、inp、gan、ingaas、inalas、gasb、alp、gap、及类似材料。源极/漏极区124可包含p型掺质，例如硼；n型掺质，例如磷或砷；及/或包含其组合的其他合适掺质。源极/漏极区124可以使用化学气相沉积(cvd)、原子层沉积(ald)、或分子束磊晶(mbe)的磊晶成长方法形成。通道区108可包含一或多个半导体材料，例如si、ge、gesn、sige、gaas、insb、gap、gasb、inalas、ingaas、gasbp、gaassb、gan、gap、或inp。在一些实施例中，通道区108包含相同于基材102的半导体材料。在一些实施例中，元件200为finfet，而通道区108为复数个鳍片设于栅极堆叠140下方。在一些实施例中，元件200为纳米结构晶体管，而栅极堆叠140围绕通道区108。
64.如图图1a及图1b所示，每个栅极堆叠140包含栅极电极层138设于通道区108上方(或围绕纳米结构晶体管的通道区108)。栅极电极层138可为含金属材料，例如钨(w)、钴(co)、铝(al)、钌(ru)、铜(cu)、其多层、或类似材料，并可以ald、电浆增强化学气相沉积(pecvd)、mbd、物理气相沉积(pvd)、或任意合适的沉积技术来沉积。每个栅极堆叠140可还包含设于通道区108上方的栅极介电层136。栅极电极层138可设于栅极介电层136上方。在一些实施例中，界面层(未显示)可设于通道区108及栅极介电层136之间，而一或多个功函数层(未显示)可形成于栅极介电层136及栅极电极层138之间。界面介电层可包含介电材料，例如含氧材料或含氮材料，或其多层，并可以任何合适的沉积方法，例如cvd、pecvd、或ald来形成。栅极介电层136可包含介电材料，例如含氧材料或含氮材料、具有k值高于二氧化硅的k值的高k介电材料、或其多层，栅极介电层136可以任何合适的方法，例如cvd、pecvd、或ald来形成。在一些实施例中，栅极介电层136可为共形层。本文可使用用语“共形(conformal)”来简明描述在不同区域上方具有实质上相同的厚度的层。一或多个功函数层
可包含碳化铝钛、氧化铝钛、氮化铝钛、或类似材料。
65.栅极间隙壁122沿栅极堆叠140的侧壁(例如，栅极介电层136的侧壁)形成。栅极间隙壁122可包含碳氧化硅、氮化硅、氮氧化硅、氮化碳硅、类似材料、其多层、或其组合，并可以cvd、ald、或其他合适的沉积技术来沉积。
66.如图1a所示，鳍式侧壁间隙壁123可设于每个源极/漏极区124的相对侧上，鳍式侧壁间隙壁123可包含相同于栅极间隙壁122的材料。部分的栅极堆叠140、栅极间隙壁122、及鳍式侧壁间隙壁123可设于隔离区114上。隔离区114设于基材102上。隔离区114可包含绝缘材料，例如含氧材料、含氮材料、或其组合。在一些实施例中，隔离区114为浅沟渠隔离(sti)。绝缘材料可以高密度电浆化学气相沉积(hdp-cvd)、流动式化学气相沉积(fcvd)、或其他合适的沉积来制程。在一态样中，隔离区114包含以fcvd制程形成的氧化硅。
67.如图1a及图1b所示，接触蚀刻停止层(cesl)126形成于源极/漏极区124及隔离区114上，而层间介电(ild)层128形成于接触蚀刻停止层126上。在层间介电层128内形成开口时，接触蚀刻停止层126可提供停止蚀刻制程的机制。接触蚀刻停止层126可共形地沉积于源极/漏极区124及隔离区114的表面上。接触蚀刻停止层126可包含含氧材料或含氮材料，例如氮化硅、氮化碳硅、氮氧化硅、氮化碳、氧化硅、氧化碳硅、或类似材料、或其组合，并可以cvd、pecvd、ald、或任何合适的沉积技术来沉积。层间介电层128可包含利用正硅酸四乙酯(teos)形成的氧化物、未掺杂的硅酸盐玻璃、或掺杂的硅氧化物，例如硼磷硅酸盐玻璃(bpsg)、熔融石英玻璃(fsg)、磷硅酸盐玻璃(psg)、硼掺杂硅酸盐玻璃(bsg)、有机硅酸盐玻璃(osg)、碳氧化硅(sioc)、及/或任何合适的低k介电材料(例如，具有介电常数低于二氧化硅的介电常数的材料)，并可以旋转涂布、cvd、fcvd、pecvd、pvd、或任何合适的沉积技术来沉积。
68.导电接触(未显示)可设于层间介电层128中及源极/漏极区124上方。导电接触可导电并包含具有ru、钼(mo)、co、镍(ni)、w、钛(ti)、钽(ta)、cu、al、氮化钛(tin)或氮化钽(tan)中一或多个的材料，而导电接触可以任何合适的方法，例如电化学电镀(ecp)或pvd来形成。硅化物层(未显示)可设于导电接触与源极/漏极区124之间。
69.如图2所示，半导体元件结构100可还包含内连线结构300设于元件200及基材102上方。内连线结构300包含许多导电特征，例如第一复数的导电特征304及第二复数的导电特征306，及用来分开并隔离各导电特征304及306的金属间介电(imd)层302。在一些实施例中，第一复数的导电特征304为导电线，而第二复数的导电特征306为导电介层窗。内连线结构300包含数层的导电特征304，而导电特征304配置于每一层中来为设于下方的各元件200提供电性通路。导电特征306提供了从元件200至导电特征304，以及导电特征304之间的垂直电性布线。例如，内连线结构300的最底部的导电特征306可电性连接至设于源极/漏极区124(图1b)与栅极电极层138上方(图1b)的导电接触。导电特征304及导电特征306可由一或多个导电材料，例如金属、金属合金、金属氮化物、或硅化物来制成。例如，导电特征304及导电特征306可由铜、铝、铝铜合金、钛、氮化钛、钽、氮化钽、氮化钛硅、锆、金、银、钴、镍、钨、氮化钨、氮化钨硅、铂、铬、钼、铪、其他合适的导电材料、或其组合来制成。
70.金属间介电层302包含一或多个介电材料，以为各导电特征304及306提供隔离的功能。金属间介电层302可包含嵌入数层导电特征304与306的数个介电层。金属间介电层302是由介电材料，例如sio
x
、sio
xcyhz
、或sio
xcy
来制成，其中x、y、及z为整数或非整数。在一
些实施例中，金属间介电层302包含具有范围从约1至约5的k值的介电材料。
71.图3a至图3j为依照一些实施例的制造内连线结构300的各阶段的剖面侧视图。如图3a所示，内连线结构300包含介电层310，而其可为层间介电(ild)层或金属间介电(imd)层。例如，介电层310可为层间介电层128(图1a及图1b)或金属间介电层302(图2)。介电层310可包含相同于层间介电层128或金属间介电层302的材料。在一些实施例中，介电层310可包含低k介电材料，例如sioch。介电层310可以cvd、fcvd、ald、旋转涂布、或其他合适的制程来形成。介电层310包含一或多个导电特征312(仅显示一个)设于介电层310中。导电特征312可包含导电材料，例如cu、co、ru、mo、cr、w、mn、rh、ir、ni、pd、pt、ag、au、al、其合金、或其他合适的材料。在一些实施例中，导电特征312包含金属。导电特征312可以pvd、cvd、ald、或其他合适的制程来形成。在一些实施例中，导电特征312可为设于层间介电层128中的导电接触，或设于金属间介电层302中的导电特征304或306。在一些实施例中，导电特征312包含阻障层(未显示)设于介电层310与导电特征312的导电材料之间。阻障层可包含导电材料，例如金属或金属氮化物。
72.第一蚀刻停止层314设于介电层310上。第一蚀刻停止层314可包含含氮材料或含氧材料。例如，第一蚀刻停止层314可为氮化物或氧化物，例如氮化硅、金属氮化物、氧化硅、或金属氧化物。在一些实施例中，第一蚀刻停止层314包含相同于接触蚀刻停止层126(图1a及图1b)的材料。第一蚀刻停止层314可以任何合适的制程，例如cvd、pecvd、ald、peald、或任何合适的制程来形成。在一些实施例中，第一蚀刻停止层314为以ald形成的共形层。第二蚀刻停止层316设于第一蚀刻停止层314上。第二蚀刻停止层316可包含含氮材料或含氧材料，像是氮化物或氧化物，例如氮化硅、金属氮化物、氧化硅、或金属氧化物。第二蚀刻停止层316可以相同于第一蚀刻停止层314的制程来形成。第二蚀刻停止层316包含不同于第一蚀刻停止层314的材料。在一些实施例中，不存在第二蚀刻停止层316。在一些实施例中，第三蚀刻停止层(未显示)可设于第二蚀刻停止层316上。
73.另一介电层318设于第二蚀刻停止层316上。介电层318可包含相同于介电层310的材料，并可以相同于介电层310的制程来形成。
74.如图3b所示，罩幕结构320设于介电层318上。罩幕结构320包含第一层322、设于第一层322上的第二层324、以及设于第二层324上的第三层326。第一层322及第三层326可包含相同的材料，而第二层324包含不同于第一层322及第三层326的材料。第一层322及介电层318包含不同的材料。在一些实施例中，第一层322及第三层326各包含氧化物，例如二氧化硅，且其包含的材料不同于介电层318的低k材料，例如sioch。第二层324可包含氮化物，像是金属氮化物，例如氮化钛(tin)。
75.如图3b所示，开口328形成于第三层326及第二层324中。开口328可以二个蚀刻制程形成。在一些实施例中，开口328以使用感应耦合电浆(icp)的二个干蚀刻制程来形成。例如，进行第一icp蚀刻制程来形成开口328于第三层326中，再进行第二icp蚀刻制程来将开口328延伸至第二层324。使用于二个icp蚀刻制程中的蚀刻剂是不同的，以提供第二层324及第三层326的蚀刻选择性。由于高的自由基密度，icp蚀刻制程提供高的蚀刻速率。因此，如图3b所示，在形成开口328于第二层324中时，可能移除部分的第一层322。所以，开口328可延伸至部分的第一层322。
76.如图3c所示，开口328延伸至第一层322，而暴露出介电层318。藉由移除部分的第
一层322，来使开口328延伸至第一层322中。可以使用电容耦合电浆(ccp)的干蚀刻制程来进行部分的第一层322的移除。不像使用icp的干蚀刻制程，ccp蚀刻制程具有较低的自由基密度，将降低过度蚀刻的可能性。所以，介电层318实质上不受影响。在一些实施例中，ccp蚀刻制程可为具有范围从约30mhz至约80mhz的高射频(rf)频率及范围从约2mhz至约15mhz的低rf频率的双频蚀刻制程。高rf频率的rf功率的范围可从约200w至约1000w，而低rf频率的rf功率的范围可从约50w至约500w。因为第一层322中的开口328为沟渠，所以大部分的cpp蚀刻制程使用高rf频率，例如约90％的时间使用高rf频率。cpp蚀刻制程的腔室压力的范围从约10mt至约80mt，而制程温度的范围从约摄氏0度至约摄氏50度。cpp蚀刻制程使用的蚀刻剂可包含c
xfy
，其中x及y为整数。例如，使用c4f6作为蚀刻剂。在蚀刻制程中可使用额外的气体，例如n2、o2、ar、h2、或ch
xfy
。除了c
xfy
之外或代替c
xfy
，可使用这些气体。c
xfy
的流率的范围可从约20sccm至约50sccm，n2的流率的范围可从约0sccm至约100sccm，o2的流率的范围可从约0sccm至约25sccm，ar的流率的范围可从约600sccm至约1200sccm，h2的流率的范围可从约0sccm至约100sccm，ch
xfy
的流率的范围可从约0sccm至约100sccm。cpp蚀刻制程的直流(dc)自偏压的范围可从约0v至约500v。cpp蚀刻制程也可具有小于的线中心与边缘的沟渠深度偏差。
77.透过上述的cpp蚀刻制程，开口328在第一层322中延伸，并暴露出介电层318，而没有介电层318的过度蚀刻。如图3c所示，由于第三层326包含与第一层322相同的材料，因此cpp蚀刻制程的结果移除了第三层326(图3b)。而且，相邻的开口328之间的第二层324的剩余部分具有弯曲的顶部329。弯曲的顶部329有助于后续在介电层318中形成介层窗开口。
78.如图3d所示，多层结构330设于第二层324上。多层结构330包含底层332、设于底层332上的中间层334、及设于中间层334上的光阻层336。在一些实施例中，多层结构330为三层光阻。底层332及中间层334由不同材料制成，使底层332及中间层334的光学特性及/或蚀刻特性彼此不同。在一些实施例中，底层332可为吸收层，例如铬层。在一些实施例中，底层332可设于开口328(图3c)中及介电层318的暴露部分上。中间层334可为富硅层，设计以提供中间层334及底层332之间的蚀刻选择性。光阻层336可为化学放大光阻层，并可为正型光阻或负型光阻。光阻层336可包含聚合物，例如酚醛树脂、聚(降冰片烯)-马来酸酐共聚物[poly(norbornene)-co-malaic anhydride(coma)polymer]、聚对羟基苯乙烯[poly(4-hydroxystyrene)](phs)聚合物、酚醛(电木)[phenol-formaldehyde(hakelite)]聚合物、聚乙烯(pe)聚合物、聚丙烯(pp)聚合物、聚碳酸酯聚合物、聚酯纤维聚合物、或丙烯酸酯基(acrylate-based)聚合物，像是聚甲基丙烯酸甲酯(pmma)聚合物或聚甲基丙烯酸(pmaa)。光阻层336可以旋转涂布形成。
[0079]
如图3d所示，将光阻层336图案化。光阻层336的图案化可包含透过光罩(未显示)将光阻层336暴露于曝光的光/光束。曝光的光/光束可为深紫外(duv)光，例如krf准分子激光及arf准分子激光，具有约13.5nm的波长的极紫外(euv)光，x光，及/或电子束。在一些实施例中，进行多个曝光制程。在曝光制程后，进行显影制程来形成图案化的光阻层336。作为图案化制程的结果，开口338形成于光阻层336中，且暴露出部分的中间层334。开口338可为在尺寸上较可能为沟渠的开口328(图3c)小的介层窗开口。
[0080]
如图3e所示，将光阻层336的图案转移至中间层334及底层332。在一些实施例中，以二个蚀刻制程来移除部分的底层332及中间层334，以将开口338转移至其上。例如，先以
第一蚀刻制程移除中间层334的暴露部分来暴露出部分的底层332，再以第二蚀刻制程移除底层332的暴露部分。在一些实施例中，形成于光阻层336中的开口338可与设于罩幕结构320间的部分的底层332稍微错位。然而，因为底层332与第一层322及第二层324之间的蚀刻选择性实质上不同，无论错位是否发生，在开口338中暴露出的部分的介电层318具有实质相同的关键尺寸(cd)。因此，开口338的覆盖误差t可更高，例如从约2nm至约3nm，且在介电层318中的开口338的关键尺寸cd1保持实质一致。换言之，即使因覆盖而发生错位，在介电层318中的开口338的关键尺寸cd1不会因为大的覆盖误差t而受到实质影响。
[0081]
如图3f所示，透过移除部分的介电层318，将开口338延伸至介电层318中。可以蚀刻制程，例如干蚀刻制程，来移除部分的介电层318。蚀刻制程可为不实质影响第一层322及第二层324的选择性蚀刻制程。形成于介电层318中的开口338未延伸穿过介电层318。如图3f所示，形成于介电层318中的开口338的底部340与第二蚀刻停止层316相距一距离d。在一些实施例中，距离d的范围从介电层318的厚度的约5％至约10％。随后移除设于开口338下方的部分的介电层318，以形成介层窗开口。因此，若距离d小于介电层318的厚度的约5％，随后形成的介层窗开口可能具有较大的关键尺寸。另一方面，若距离d大于介电层318的厚度的约10％，介层窗开口可能未延伸穿过介电层318。
[0082]
如图3g所示，移除了多层结构330。可以一或多个蚀刻制程来移除多层结构330。例如，进行第一蚀刻制程来移除光阻层336(图3f)，进行第二蚀刻制程来移除中间层334(图3f)，再进行第三蚀刻制程来移除底层332(图3f)。因为蚀刻制程可为选择性蚀刻制程，所以不实质影响罩幕结构320及介电层318。作为蚀刻制程的结果，开口328形成于第一层322及第二层324中。如上所述，开口328为沟渠，而形成于介电层318中的开口338为介层窗开口。
[0083]
图4为依照一些实施例的沿图3g所示的截面a-a的内连线结构300的剖面俯视图。如图4所示，可能为沟渠的开口328形成于第一层322中，而部分的介电层318于开口328中暴露出。可为介层窗开口的开口338形成于介电层318中。
[0084]
回到图3h，可为沟渠的开口328延伸至介电层318，而可为介层窗开口的开口338延伸穿过介电层318以暴露出部分的第二蚀刻停止层316。此外，最初形成于介电层318中的部分的开口338变成开口328。换言之，最初形成于如图3g所示的介电层318中的部分的介层窗开口(开口338)，扩大，而成为形成于如图3h所示的介电层318中的沟渠(开口328)。所以，开口328(沟渠)及开口338同时形成于介电层318中。以单一蚀刻制程进行将开口328从第一层322延伸至介电层318、将部分的开口338改变为开口328、及将开口338延伸穿过介电层318以暴露出部分的第二蚀刻停止层316。例如，蚀刻制程移除部分的介电层318，来形成开口328于介电层318中并将开口338延伸穿过介电层318。如图3f所述，因为底部340与第二蚀刻停止层316之间的距离d为介电层318的厚度的约5％至约10％，所以与开口328同时形成的开口338具有相对小的底部关键尺寸cd2。此外，因为以移除部分的介电层318来形成图3h所示的最终的开口328及338，所以蚀刻时间相较于以移除部分的第一层322及部分的介电层318来形成开口328及338的制程短。例如，在另一实施例中，多层结构330形成于图3b所示的内连线结构300上，再以一或多个蚀刻制程来形成介层窗开口于第一层322及介电层318中。接着以一或多个蚀刻制程来形成沟渠于第一层322及介电层318中。因为以数个制程来移除不同的材料及更多的材料来形成开口328及开口338于介电层318中，所以蚀刻时间更长，并可能造成过度蚀刻，导致扩大的介层窗开口的底部关键尺寸及扩大的介层窗开口角度。因
此，在形成最初开口338于介电层318中之前，于第一层中形成开口328的制程，如图3c至图3f所示的制程，有助于缩小底部关键尺寸cd2、缩小介层窗开口角度a、及扩大介层窗开口路径。在一些实施例中，介层窗开口角度a的范围从约115度至约120度。若介层窗开口角度a超出上述的范围，底部关键尺寸cd2可能过大，导致减少的介电层318的崩溃电压。
[0085]
如图3i所示，进行一或多个蚀刻制程来移除部分的第二蚀刻停止层316及部分的第一蚀刻停止层314，以暴露出部分的导电特征312。此一或多个蚀刻制程可为不实质影响介电层318的选择性蚀刻制程。
[0086]
如图3j所示，移除罩幕结构320，形成阻障层342于开口328及338中，且形成导电特征344于阻障层342上。罩幕结构320可以任何合适的制程来移除。阻障层342可包含导电材料，例如金属或金属氮化物，而导电特征344可包含相同于导电特征312的材料。导电特征344包含形成于各个开口338中的第一部分346及形成于各个开口328中的第二部分348。形成于开口328中的导电特征344的第二部分348可为导电线，而形成于开口338中的导电特征344的第一部分346可为导电介层窗。第一部分346具有较第二部分348的尺寸小的尺寸。可进行平坦化制程，例如化学机械研磨(cmp)制程，来平坦化图3j所示的内连线结构300的顶面。应用图3a至图3j所描述的制程来形成导电特征，例如导电线及介层窗，而制程可为改善的双镶嵌制程。
[0087]
本揭露在各实施例中提供了形成导电特征于介电层中的方法。此方法可为双镶嵌制程。在一些实施例中，此方法包含形成开口328于设在介电层318上的第一层322中，再形成开口338于介电层318中，接着同时将开口328从第一层322延伸至介电层318以及将开口338延伸穿过介电层318。一些实施例可获得优点。例如，在形成最初开口338于介电层318前先形成开口328于第一层中的制程，有助于减少底部关键尺寸cd2、减少介层窗开口角度a、及扩大介层窗开口路径。
[0088]
一个实施例是一种内连线结构的形成方法。此方法包含形成罩幕结构于介电层上，而罩幕结构包含设于介电层上的第一层、设于第一层上的第二层、及设于第二层上的第三层。此方法还包含形成具有第一尺寸的第一开口于第一层中，及形成多层结构于第一层上方。多层结构包含设于第一开口中及第一层上方的底层、设于底层上的中间层、及设于中间层上的光阻层。底层包含不同于第一层、第二层、及第三层的材料。此方法还包含在底层中形成具有第二尺寸的第二开口，以暴露出部分的介电层，而第二尺寸小于第一尺寸。第二开口各具有范围从约2nm至约3nm的覆盖误差。此方法还包含延伸第二开口至介电层。在一些实施例中，第一层包含第一材料，第二层包含不同于第一材料的第二材料，而第三层包含第一材料。在一些实施例中，第一开口为沟渠，且第二开口为介层窗开口。在一些实施例中，方法还包含在形成第一开口于第一层中之前，形成第一开口于第二层及第三层中。在一些实施例中，利用第一制程形成第一开口于第三层中，及利用不同于第一制程的第二制程形成第一开口于第一层中。在一些实施例中，第一制程为感应耦合电浆蚀刻制程，第二制程为电容耦合电浆蚀刻制程。在一些实施例中，方法还包含在形成第二开口于底层中之前，形成第二开口于光阻层及中间层中。在一些实施例中，底层包含铬，介电层包含sioch。
[0089]
另一实施例为一种内连线结构的形成方法。此方法包含在设于介电层上的第一层中形成具有第一尺寸的第一开口、形成第二层于第一开口中及第一层上方、及在第二层中形成具有第二尺寸的第二开口以暴露出部分的介电层。第一层及第二层包含不同的材料。
第二尺寸小于第一尺寸。此方法还包含将第二开口延伸至介电层中、移除第二层、及同时将第一开口延伸至介电层中以及将第二开口延伸穿过介电层。第二开口的一部分改变为第一开口。每个第二开口具有范围从约115度至约120度的开口角度。此方法还包含形成第二导电特征于介电层中的第一开口及第二开口中。每个第二导电特征包含设于第二部分上方的第一部分，而第一部分具有较第二部分的尺寸大的尺寸。在一些实施例中，第一开口为沟渠，第二开口为介层窗开口。在一些实施例中，方法还包含在同时延伸第一开口至介电层中，与延伸第二开口穿过介电层之后，移除第一层。在一些实施例中，方法还包含形成第一蚀刻停止层，形成第二蚀刻停止层于第一蚀刻停止层上，形成介电层于第二蚀刻停止层上，形成第一层于介电层上，形成第三层于第一层上，以及形成第四层于第三层上。在一些实施例中，在形成第一开口于第一层中的期间移除第四层。在一些实施例中，方法还包含在移除第一层之后，移除部分的第一蚀刻停止层与部分的第二蚀刻停止层，以暴露出部分的第一导电特征。在一些实施例中，方法还包含形成复数个阻障层于介电层中的第一开口及第二开口中，其中阻障层中的至少一些与第一导电特征接触。在一些实施例中，第二导电特征的第一部分为导电线，而第二导电特征的第二部分为导电介层窗。
[0090]
又一实施例为一种内连线结构的形成方法。此方法包含形成罩幕结构于介电层上，罩幕结构包含设于介电层上的第一层、设于第一层上的第二层、及设于第二层上的第三层。此方法还包含形成具有第一尺寸的第一开口于第一层中、形成第四层于第一开口中及第一层上方、及形成具有第二尺寸的第二开口于第四层中，以暴露出部分的介电层。第二尺寸小于第一尺寸。此方法还包含将第二开口延伸至介电层中，第二开口各具有离设于介电层下的蚀刻停止层一距离的底部，而此距离为介电层厚度的约5％至约10％。此方法还包含移除第二层，及同时将第一开口延伸至介电层与将第二开口延伸穿过介电层。在一些实施例中，方法还包含在形成第一开口于第一层中之前，形成第一开口于第二层及第三层中。在一些实施例中，在形成第一开口于第一层中的期间，移除第三层。在一些实施例中，在形成第一开口于第一层中的期间，移除部分的第二层，以形成弯曲的顶部。
[0091]
前面概述了几个实施例的特征，因此熟悉此技艺者可更加了解本揭露的态样。熟悉此技艺者应理解他们可轻易使用本揭露作为基础，来设计与修改其他制程与结构，以完成与本文所介绍的实施方式相同的目的及/或达到相同的优点。熟悉此技艺者也应明白此类等效的构造不脱离本揭露的精神与范围，且他们可在不偏离此本揭露的精神与范围的情况下，做出各种改变、代换、及修改。