互连结构及其制备方法与流程

1.本发明涉及半导体制备工艺技术领域，特别是涉及一种互连结构及其制备方法。


背景技术：

2.随着芯片尺寸的不断减小，互连结构的尺寸也越来越小，这对互连结构的制备工艺提出了挑战。
3.传统的互连结构制备工艺中，由于现有研磨机台及工艺的制程等问题,钨层在cmp（化学机械研磨）后容易出现严重的金属侵蚀问题,导致相邻的互连结构之间发生桥接，使得器件直接失效。
4.并且，在向互连孔中填充导电材料时，容易发生互连孔内部还未完全填充，顶部就已经封口的情况，从而在互连结构内部产生缝隙（seam）。缝隙的存在不仅增加了互连结构的阻抗，还会影响到器件的抗电迁移能力，影响产品良率和寿命。


技术实现要素：

5.基于此，有必要针对背景技术部分指出的问题，提供一种互连结构及其制备方法，以降低互连结构的阻抗，提高产品良率。
6.本技术公开了一种互连结构的制备方法，包括：提供衬底，衬底表面形成有器件结构；于衬底上形成叠层结构，叠层结构包括从上到下依次叠置的第一停止层、第一介质层、第二停止层和第二介质层，其中，第二介质层包覆器件结构；提供光罩，形成具有第一特征尺寸的第一互连孔，第一互连孔贯穿第一停止层和第一介质层，暴露出第二停止层；基于同一光罩，形成具有第二特征尺寸的第二互连孔，第二互连孔贯穿第二停止层和第二介质层，暴露出衬底和/或器件结构；其中，第二特征尺寸小于第一特征尺寸；形成互连结构，互连结构无缝隙填满第一互连孔和第二互连孔。
7.上述互连结构的制备方法，通过形成具有第一互连孔和第二互连孔的双层互连孔，且第一互连孔的尺寸较大、第二互连孔的尺寸较小，从而可以在互连孔中填充导电材料制备互连结构时，防止在互连孔的顶部拐角发生材料堆积而提前封口，避免在互连结构内部产生空隙，降低了互连结构的阻抗，提高了器件的抗电迁移能力，同时也提高了产品良率，延长了产品寿命。并且，通过设置第一停止层，可以防止导电材料在研磨后出现金属侵蚀问题，避免互连结构之间发生桥接。
8.在其中一个实施例中，器件结构包括栅极结构，栅极结构包括栅极层和位于栅极层相对两侧的侧墙结构；衬底内还形成源区、漏区及金属硅化物层，源区及漏区分别位于栅极结构相对的两侧，金属硅化物层位于源区的表面及漏区的表面。
9.在其中一个实施例中，于衬底上形成叠层结构，包括：于衬底上形成第二介质层；于第二介质层的上表面形成第二停止层；于第二停止层的上表面形成第一介质层，并对第一介质层的上表面进行平整化处理；于第一介质层的上表面形成第一停止层。
10.在其中一个实施例中，形成具有第一特征尺寸的第一互连孔，包括：于第一停止层
的上方形成第一图案化光阻层，第一图案化光阻层定义出第一互连孔的位置和尺寸；基于第一图案化光阻层刻蚀第一停止层和第一介质层，直至暴露出第二停止层；去除第一图案化光阻层。
11.在其中一个实施例中，形成第一停止层之后且形成第一图案化光阻层之前，还包括：于第一停止层的上表面形成牺牲层。
12.通过形成牺牲层，可以在后续的研磨工艺中研磨去除牺牲层，进而彻底清除残留在牺牲层上的导电材料，确保互连孔外的导电材料被去除干净，避免相邻的互连结构发生桥接问题。
13.在其中一个实施例中，形成牺牲层之后且形成第一图案化光阻层之前，还包括：于牺牲层的上表面形成抗反射涂层，抗反射涂层包括底部抗反射涂层和可显影抗反射涂层中的至少一种；其中，形成第一互连孔之后去除抗反射涂层。
14.抗反射涂层可以减小光的反射，降低反射光对第一图案化光阻层的影响，提高光刻质量。
15.在其中一个实施例中，形成具有第二特征尺寸的第二互连孔，包括：于第二停止层的上方形成第二图案化光阻层，第二图案化光阻层定义出第二互连孔的位置和尺寸；基于第二图案化光阻层刻蚀第二停止层和第二介质层，以暴露出衬底和/或器件结构；去除第二图案化光阻层。
16.在其中一个实施例中，形成互连结构的步骤包括：于第一互连孔内、第二互连孔内及牺牲层的上表面形成导电材料层；对所得结构进行研磨，去除牺牲层及位于牺牲层上表面的导电材料层，直至保留的导电材料层的上表面与第一停止层的上表面相平齐。
17.第一停止层可以有效防止因为研磨机台的世代落后等客观局限因素而导致的金属侵蚀问题，减小相邻的互连结构发生桥接的概率，提高互连结构的表面平坦度。此外，通过去除牺牲层来清除残留在牺牲层上的导电材料，可以进一步确保第一互连孔和第二互连孔外的导电材料被研磨去除干净，确保相邻的互连结构不会出现桥接问题。
18.在其中一个实施例中，导电材料层包括金属层和金属阻挡层；金属层包括钨层或铜层，金属阻挡层包括钛层或氮化钛层。
19.本技术还公开了一种互连结构，采用前述任一实施例中的方法制备得到。
20.上述互连结构，采用前述实施例中的方法制备得到，可以防止研磨金属材料后出现的金属侵蚀，解决了金属侵蚀引发的互连结构桥接问题；并且，互连结构内部不会形成空隙，降低了互连结构的阻抗，提高了器件的抗电迁移能力，同时也提高了产品良率，延长了产品寿命。
附图说明
21.图1为本技术一实施例中互连结构的制备方法的流程框图；图2为本技术一实施例中衬底和栅极结构的截面结构示意图；图3为本技术一实施例中形成第二介质层后所得半导体结构的截面结构示意图；图4为本技术一实施例中形成第二停止层后所得半导体结构的截面结构示意图；图5a-图5c为本技术一实施例中形成第一介质层的工艺过程示意图；图6为本技术一实施例中形成第一停止层后所得半导体结构的截面结构示意图；
图7为本技术一实施例中形成牺牲层后所得半导体结构的截面结构示意图；图8为本技术一实施例中形成抗反射涂层后所得半导体结构的截面结构示意图；图9为本技术一实施例中形成第一图案化光阻层后所得半导体结构的截面结构示意图；图10为本技术一实施例中形成第一互连孔后所得半导体结构的截面结构示意图；图11为本技术一实施例中去除第一图案化光阻层和抗反射涂层后所得半导体结构的截面结构示意图；图12为本技术一实施例中形成第二图案化光阻层后所得半导体结构的截面结构示意图；图13为本技术一实施例中形成第二互连孔后所得半导体结构的截面结构示意图；图14为本技术一实施例中去除第二图案化光阻层后所得半导体结构的截面结构示意图；图15为本技术一实施例中形成导电材料层后所得半导体结构的截面结构示意图；图16为本技术一实施例中形成互连结构后所得半导体结构的截面结构示意图。
22.附图标号：10、衬底；11、金属硅化物层；20、栅极结构；21、栅氧化层；22、侧墙结构；23、栅极层；24、互连结构接触层；30、叠层结构；31、第二介质层；32、第二停止层；33、第一介质层；34、第一停止层；35、牺牲层；36、抗反射涂层；361、底部抗反射涂层；362、可显影抗反射涂层；41、第一图案化光阻层；42、第二图案化光阻层；51、第一互连孔；52、第二互连孔；61、导电材料层；62、互连结构。
具体实施方式
23.为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳的实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
24.除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的和所有的组合。
25.在描述位置关系时，除非另有规定，否则当一元件例如层、膜或基板被指为在另一膜层“上”时，其能直接在其他膜层上或亦可存在中间膜层。进一步说，当层被指为在另一层“下”时，其可直接在下方，亦可存在一或多个中间层。亦可以理解的是，当层被指为在两层“之间”时，其可为两层之间的唯一层，或亦可存在一或多个中间层。
26.在使用本文中描述的“包括”、“具有”、和“包含”的情况下，除非使用了明确的限定用语，例如“仅”、“由
……
组成”等，否则还可以添加另一部件。除非相反地提及，否则单数形式的术语可以包括复数形式，并不能理解为其数量为一个。
27.如图1所示，本技术的一个实施例公开了一种互连结构的制备方法，包括：s10：提供衬底，衬底表面形成有器件结构；
s20：于衬底上形成叠层结构，叠层结构包括从上到下依次叠置的第一停止层、第一介质层、第二停止层和第二介质层，其中，第二介质层包覆器件结构；s30：提供光罩，形成具有第一特征尺寸的第一互连孔，第一互连孔贯穿第一停止层和第一介质层，暴露出第二停止层；s40：基于同一光罩，形成具有第二特征尺寸的第二互连孔，第二互连孔贯穿第二停止层和第二介质层，暴露出衬底和/或器件结构；其中，第二特征尺寸小于第一特征尺寸；s50：形成互连结构，互连结构无缝隙填满第一互连孔和第二互连孔。
28.上述互连结构的制备方法，使用同一光罩形成上层开口略大，下层开口略小的双层互连孔结构，在向互连孔中填充导电材料、制备互连结构时，可以防止在互连孔的顶部拐角发生材料堆积而提前封口，避免在互连结构内部产生空隙，降低了互连结构的阻抗，提高了器件的抗电迁移能力，同时也提高了产品良率，延长了产品寿命；并且，第一互连孔和第二互连孔的深度比可以根据工艺需求做出灵活调整，只需改变第一介质层和第二介质层的厚度即可，具有非常强的实际操作性。
29.如图2所示，在步骤s10中，衬底10的表面形成有器件结构。器件结构可以是与互连结构相连接的任意器件，示例地，器件结构具有保护侧墙，保护侧墙的材质与第二介质层的材质不同。作为示例，器件结构可以包括但不限于栅极结构20。栅极结构20包括栅极层23和位于栅极层23相对两侧的侧墙结构22。其中，栅极层23可以包括但不限于多晶硅层，侧墙结构22可以包括但不限于氮化硅层。示例地，栅极结构20还包括栅氧化层21和互连结构接触层24，栅氧化层21位于栅极层23和衬底10之间，将栅极层23和衬底10隔开，栅氧化层21例如可以是二氧化硅层。互连结构接触层24位于栅极层的上方，用于和互连结构电连接。
30.请继续参考图2，衬底10内还形成源区、漏区及金属硅化物层11，源区及漏区分别位于栅极结构20相对的两侧，金属硅化物层11位于源区的表面及漏区的表面。示例地，金属硅化物层11可以包括但不限于硅化镍层（nisi）。互连结构接触层24可以与金属硅化物层11的材质相同，例如均为硅化镍层。
31.在步骤s20中，如图3至图6所示，于衬底10上形成叠层结构30的步骤包括：s21：于衬底10上形成第二介质层31，如图3所示。
32.示例地，可以采用沉积工艺形成第二介质层31。第二介质层31覆盖衬底10的上表面，并包覆器件结构。由于衬底10表面形成有器件结构，并非平整的平面，因此第二介质层31的上表面也具有一定的高低起伏，如图3所示。示例地，第二介质层31可以包括但不限于氧化硅层。其中，可以通过改变第二介质层31的厚度来调整第二互连孔的深度。
33.s22：于第二介质层31的上表面形成第二停止层32，如图4所示。
34.示例地，可以采用沉积工艺形成第二停止层32，第二停止层32覆盖第二介质层31的上表面。与第二介质层31的上表面类似，第二停止层32的上表面的不同区域也存在高低落差。示例地，第二停止层32可以包括但不限于氮化硅层。
35.s23：于第二停止层32的上表面形成第一介质层33，并对第一介质层33的上表面进行平整化处理，如图5a-图5c所示。
36.示例地，可以采用沉积工艺在第二停止层32的上表面沉积氧化硅层，得到如图5a所示的第一介质层33。然后采用化学机械研磨工艺（cmp）对第一介质层33的上表面进行平整化处理，使得第一介质层33的上表面与第二停止层32的顶面齐平，如图5b所示。最后，再
次沉积氧化硅层，得到如图5c所示的第一介质层33。
37.由于氮化硅层的硬度大于氧化硅层，因此，可以使用第二停止层32作为研磨停止层，当研磨至第二停止层32的上表面时，研磨进程受到阻挡，反复在同一高度进行研磨，直至晶圆上各个区域的第一介质层33的上表面均与第二停止层32的顶面齐平。在此基础上，再进行氧化硅层的沉积，可以得到具有高均匀度、高平坦度的第一介质层33，使得晶圆上各个区域的厚度差异很小。
38.s24：于第一介质层33的上表面形成第一停止层34，如图6所示。
39.示例地，可以采用沉积工艺形成第一停止层34，第一停止层34可以包括但不限于氮化硅层。形成第一停止层34、第一介质层33、第二停止层32和第二介质层31的工艺可以包括：原子层沉积工艺、等离子体沉积工艺、化学气相沉积工艺或物理气相沉积工艺。
40.在步骤s30中，如图7至图11所示，形成第一互连孔51的步骤包括：s31：于第一停止层34的上方形成第一图案化光阻层41，第一图案化光阻层41定义出第一互连孔51的位置和尺寸。
41.可选地，在一些实施例中，如图7所示，在形成第一停止层34之后且形成第一图案化光阻层41之前，还可以在第一停止层34的上表面形成牺牲层35。示例地，牺牲层35可以为二氧化硅层。在第一停止层34的上表面形成一定厚度的牺牲层35，目的是在后续研磨工艺中，通过去除牺牲层35来清除残留在牺牲层35上的导电材料，确保第一互连孔51和第二互连孔52外的导电材料被研磨去除干净，避免相邻的互连结构发生桥接问题。
42.可选地，在一些实施例中，如图8所示，形成牺牲层35之后且形成第一图案化光阻层41之前，还包括：于牺牲层35的上表面形成抗反射涂层36，其中，形成第一互连孔51之后去除抗反射涂层36。其中，抗反射涂层36可以包括底部抗反射涂层361（bottom anti-reflection coating，barc）和可显影抗反射涂层362（developable anti-reflection coating，darc）中的至少一种。示例地，在图8中，抗反射涂层36包括从上到下依次叠置的底部抗反射涂层361（barc层）和可显影抗反射涂层362（darc层）。通过将darc层设置在barc层的底部，既可以在光刻过程中减少光的反射，减小反射光对图案化光阻层的影响；又可以在形成图案化光阻层之后，通过显影将抗反射涂层36完全去除。
43.示例地，如图9所示，第一图案化光阻层41形成于抗反射涂层36的上表面。具体地，可以先在抗反射涂层36的上表面形成光阻层，然后提供光罩，按照第一特征尺寸对光阻层进行曝光和显影，以得到第一图案化光阻层41。第一图案化光阻层41定义出第一互连孔51的位置和尺寸。作为示例，第一特征尺寸可以为65nm-95nm，例如为65nm、75nm、85nm或95nm。需要注意的是，第一特征尺寸不局限于上述尺寸数据，还可以是光刻工艺可以实现的其他特征尺寸。
44.s32：基于第一图案化光阻层41刻蚀第一停止层34和第一介质层33，直至暴露出第二停止层32，如图10所示。
45.示例地，可以基于第一图案化光阻层41依次对抗反射涂层36、牺牲层35、第一停止层34和第一介质层33进行刻蚀，以形成第一互连孔51。在对第一介质层33进行刻蚀时，充分利用第二停止层32和第一介质层33之间的刻蚀选择比，可以对第一介质层33进行过刻蚀，以最大程度地去除第一互连孔51中的二氧化硅层。
46.通过将第二停止层32设置在第一介质层33和第二介质层31之间，并且第二停止层
32不与器件结构（例如栅极结构20）相接触，可以在不损伤器件结构的情况下进行过刻蚀，使得各个第一互连孔51下方的膜层厚度基本一致（第二介质层31与第二停止层32的厚度之和），从而在后续工艺中形成第二互连孔时，无需过刻蚀或只需少量的过刻蚀，即可完全打开第二互连孔。
47.s33：去除第一图案化光阻层41，如图11所示。
48.示例地，可以采用dhf清洗技术去除第一图案化光阻层41和反射涂层36。同时，第一互连孔51中残留的二氧化硅层也会被去除掉，确保第一互连孔51中不会有残留物影响第二互连孔的刻蚀效果。
49.在步骤s40中，如图12至图14所示，形成具有第二特征尺寸的第二互连孔52的步骤包括：s41：于第二停止层32的上方形成第二图案化光阻层42，第二图案化光阻层42定义出第二互连孔52的位置和尺寸，如图12所示。
50.示例地，第二图案化光阻层42的形成方法包括：先在第二停止层32的上方形成光阻层，光阻层覆盖残留的第一介质层33、第一停止层34和牺牲层35，并填满第一互连孔51，然后，调小光罩的特征尺寸参数，得到第二特征尺寸，按照第二特征尺寸对光阻层进行曝光和显影，得到第二图案化光阻层42，如图12所示。光罩具有一定的特征尺寸窗口（cd window），通过调整聚焦点以及能量剂量，可以将光罩的特征尺寸参数在一定范围内进行调节。
51.示例地，第二特征尺寸与第一特征尺寸之间的差值以5nm以上为佳，例如可以是5nm至20nm。第二特征尺寸可以在第一特征尺寸的基础上减小20nm、15nm、10nm或5nm。例如，当第一特征尺寸为65nm时，第二特征尺寸为60nm、55nm或50nm；当第一特征尺寸为85nm时，第二特征尺寸为80nm、75nm或70nm；当第一特征尺寸为95nm时，第二特征尺寸为90nm、85nm或80nm。
52.s42：基于第二图案化光阻层42刻蚀第二停止层32和第二介质层31，以暴露出衬底10和/或器件结构，如图13所示。
53.示例地，以第二停止层32作为硬掩膜层，可以先基于第二图案化光阻层42将第二停止层32（例如氮化硅层）刻蚀断开，然后持续刻蚀第二介质层31（例如二氧化硅层），直至暴露出金属硅化物层11，或暴露出互连结构接触层24，或同时暴露出金属硅化物层11和互连结构接触层24。由于金属硅化物层11上方的第二介质层31厚度与互连结构接触层24上方的第二介质层31的厚度相同或差值很小，所以在刻蚀第二介质层31以形成第二互连孔52时，无需因为衬底10表面与器件结构表面之间存在高度差而进行过刻蚀，器件结构不受到过刻蚀的影响，完美地保护了器件结构的功能和有效性。
54.可选地，在一些实施例中，在刻蚀第二介质层31时，可以增加一定量的二氧化硅过刻蚀，以确保第二互连孔52被完全打开。由于第二介质层31（二氧化硅层）与侧墙结构22（氮化硅层）之间刻蚀选择比差异较大，因此，在刻蚀去除二氧化硅层时，不会对侧墙结构22造成损伤，可以保护栅极结构20的完整性和有效性，防止发生漏电。
55.在上述工艺中，第二停止层32远离衬底10表面的器件结构，器件结构被第二介质层31包覆，在形成第二互连孔52时，利用第二介质层31与保护侧墙的材料差异，即使对第二介质层31执行过刻蚀，也不会损伤器件结构中的保护侧墙，确保与互连结构相连接的器件
结构的功能正常。
56.s43：去除第二图案化光阻层42，如图14所示。
57.至此，在叠层结构30中形成了相互连通的第一互连孔51和第二互连孔52，且第一互连孔51的特征尺寸大于第二互连孔52的特征尺寸。在本实施例中，基于同一光罩即可制备得到特征尺寸较大的第一互连孔51和特征尺寸稍小的第二互连孔52，简化了工艺流程，降低了成本。
58.在步骤s50中，如图15和图16所示，形成互连结构62的步骤包括：s51：于第一互连孔51内、第二互连孔52内及牺牲层35的上表面形成导电材料层61，如图15所示。
59.示例地，导电材料层61包括金属层和金属阻挡层。可以先在第一互连孔51内壁、第二互连孔52内壁以及牺牲层35的上表面沉积形成金属阻挡层，然后在金属阻挡层的表面沉积金属层，其中，金属层填满第一互连孔51和第二互连孔52。作为示例，金属层包括钨层或铜层，金属阻挡层包括钛层或氮化钛层。
60.由于第一互连孔51的特征尺寸大于第二互连孔52的特征尺寸，因此，在沉积导电材料层61时，不容易在互连孔顶部拐角处发生材料堆积而提前封口的现象，避免了在互连结构62内部形成缝隙，从而可以降低互连结构62的阻抗，提高器件的抗电迁移能力，同时也提高了产品良率，延长了产品寿命。
61.s52：对所得结构进行研磨，去除牺牲层35及位于牺牲层35上表面的导电材料层61，直至保留的导电材料层61的上表面与第一停止层34的上表面相平齐，如图16所示。
62.示例地，可以采用化学机械研磨工艺对所得结构进行研磨，去除牺牲层35以及位于牺牲层35上表面的导电材料层61，直至暴露出第一停止层34的上表面，得到互连结构62。由于第一停止层34为氮化硅层，相比于牺牲层35（二氧化硅层）具有更高的硬度，因此，采用氮化硅层作为研磨阻挡层，可以有效防止因为化学机械研磨机台的世代落后等客观因素而导致的金属侵蚀，防止相邻的互连结构62发生桥接问题。此外，通过研磨去除牺牲层35，可以将残留在牺牲层35表面的导电材料层61完全去除，进一步确保不会出现桥接问题。
63.形成互连结构62之后，互连结构62可以与互连结构接触层24相接触，或者与金属硅化物层11相接触。在一些实施例中，例如在6个mos晶体管组成的sram结构（6t-sram）中，互连结构62同时与互连结构接触层24和金属硅化物层11相接触。
64.本技术还公开了一种互连结构62，如图16所示，该互连结构62采用前述任一实施例中的方法制备得到。
65.上述互连结构，可以防止研磨金属材料后出现的金属侵蚀，解决了金属侵蚀引发的互连结构桥接问题；并且，互连结构内部不会形成空隙，降低了互连结构的阻抗，提高了器件的抗电迁移能力，同时也提高了产品良率，延长了产品寿命。
66.以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
67.以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护
范围。因此，本发明专利的保护范围应以所附权利要求为准。